【課題】高速動作に対応可能とし、出力段の貫通電流を抑制可能とした出力回路を提供する。
【解決手段】差動増幅段５０、出力増幅段３０、増幅加速回路１０、容量接続制御回路２０を備え、出力増幅段３０は出力端子２とトランジスタ１０１、１０２を備え、増幅加速回路１０は、差動増幅段の第１、第２の出力３、４と出力端子２間に夫々接続されたスイッチＳＷ１とトランジスタ１０３並びにトランジスタ１０４とスイッチＳＷ２を備え、容量接続制御回路２０は、一端が出力端子に接続された容量素子Ｃ１、Ｃ２と、Ｃ１の他端と第１の電圧供給端子ＮＥ１との間に接続されたスイッチＳＷ２１と、Ｃ１の他端と前記差動増幅段の第１の差動対の出力７の間に接続されたスイッチＳＷ２２と、Ｃ２の他端と第２の電圧供給端子ＮＥ２との間に接続されたスイッチＳＷ２３と、Ｃ２の他端と差動増幅段の第２の差動対の出力８の間に接続されたスイッチＳＷ２４と、を備える。 （もっと読む）

【課題】定常消費電流を大きくせずスルーレートを高速化したオペアンプを提供し、また、外部端子数を増大せず、閾値電圧などのパラメータを任意に設定することが可能なパラメータ設定回路、並びに、これを備えた半導体装置、電源装置を提供する。
【解決手段】オペアンプは、一対のトランジスタから成る差動対を用いて正相入力信号と逆相入力信号との電位差に応じた電圧信号を生成する少なくとも一の差動入力部１０、２０と、前記差動入力部で生成される前記電圧信号に応じた論理レベルの出力信号を生成して出力する出力部３０と、前記正相入力信号または前記逆相入力信号が急峻に変動したことを検出して補助電流Ｉｄ１、Ｉｄ２を生成する少なくとも一の補助電流生成部４０、５０と、所定の基準電流Ｉｄ０と前記補助電流Ｉｄ１、Ｉｄ２とを足し合わせて前記差動入力部の駆動電流Ｉｄを生成する駆動電流生成部６０と、を有する。 （もっと読む）

【課題】出力端子の電位の変動が位相補償キャパシタを介して出力トランジスタのゲートの電位を変動させることによる貫通電流の発生を防ぐ。
【解決手段】演算増幅器１が、出力ＰＭＯＳトランジスタＭＰ６と、出力ＮＭＯＳトランジスタＭＮ６と、ノードＮ１と出力端子Ｖｏｕｔの間に接続された位相補償キャパシタＣ１と、ノードＮ２と出力端子Ｖｏｕｔの間に接続された位相補償キャパシタＣ２と、浮遊電流源６を構成しているＰＭＯＳトランジスタＭＰ５Ａ及びＮＭＯＳトランジスタＭＮ５Ａと、ノードＮ１と浮遊電流源６の間に接続されたＰＭＯＳトランジスタＭＰ５Ｂと、浮遊電流源６とノードＮ２の間に接続されたＮＭＯＳトランジスタＭＮ５Ｂとを備えている。ＰＭＯＳトランジスタＭＰ５Ａ、ＭＰ５Ｂのゲートは共通に接続され、ＮＭＯＳトランジスタＭＮ５Ａ、ＭＮ５Ｂのゲートは共通に接続されている。 （もっと読む）

【課題】全ての位相補償容量に対して充放電の加速電流を供給することでスルーレートを増大させた演算増幅器を提供する。
【解決手段】ゲートが正転入力端子ＩＮ＋に接続されたトランジスタ１１ａ、ゲートが反転入力端子ＩＮ−に接続されたトランジスタ１１ｂ、トランジスタ１１ａ，１１ｂのソースに共通接続された電流源ＣＳ１、及びトランジスタ１１ａ、１１ｂのドレインに接続された負荷を有する第１の差動回路１１と、該第１の差動回路１１の正転出力信号を増幅する１又は２段以上縦続接続された増幅器１２１〜１２ｎと、増幅器１２１〜１２ｎの入力側と出力端子ＯＵＴの間に接続された位相補償容量ＣＣ１〜ＣＣｎとを備えた演算増幅器において、正転入力端子ＩＮ＋の電圧が反転入力端子ＩＮ-の電圧よりもＶdif1より高くなると位相補償容量ＣＣ１〜ＣＣｎに対し放電電流を追加し、Ｖdif３より低くなると充電電流を追加する電流制御部１３を備えた。 （もっと読む）

【課題】２組のプシュプル型CMOS反転増幅器を有する差動増幅回路において、同相入力電圧変動に対する出力動作点の変動を抑制するとともに、電源電圧除去比も高くする。
【解決手段】差動入力端子Vip,Vimに与えられる入力信号が直接または容量を介してゲートに与えられるpMOSトランジスタペア１と、容量C1,C2と、それらを介して入力信号が与えられるnMOSトランジスタペア２と、nMOSトランジスタペア２のゲート・ドレイン間に設けられたスイッチS1,S2と、で構成される２組のプシュプル型CMOS反転増幅器による差動増幅回路において、nMOSトランジスタペア２の共通ソースとGNDの間にゲートが出力端子Vom,Vopに接続されたnMOSトランジスタM5,M6を設ける。 （もっと読む）

【課題】簡単な構成で基準信号の温度補正を行うことができる半導体集積回路装置及びその温度補正方法を提供することを目的とする。
【解決手段】少なくとも３つの異なる温度で半導体集積回路の信号発生手段２１，２２の出力する基準信号の値を測定し、測定した基準信号の値を目標値とするため信号発生手段のトリミング手段に与える補正制御データを求め、３つの温度で得た信号発生手段のトリミング手段に与える補正制御データから半導体集積回路の使用温度範囲における各温度の補正制御データを算出し、各温度の補正制御データを温度と対応付けて格納手段５６に格納し、半導体集積回路の温度検出手段２３で検出した温度に応じて格納手段から信号発生手段のトリミング手段に与える補正制御データを読み出して信号発生手段のトリミング手段に設定し、信号発生手段が出力する基準信号の温度補正を行う。 （もっと読む）

【解決手段】実施形態によれば、高い供給電圧源と、低い供給電圧源と、２つの並列信号パスとを具備する増幅器を提供する。それぞれの信号パスは、前記高い供給電圧源及び前記低い供給電圧源に接続され、第１増幅器と第２増幅器とを具備する。前記２つの信号パスは共通の入力ノード及び共通の出力ノードでのみ互いに接続され、その結果前記それぞれの第１増幅器は互いに独立に動作する。前記第１増幅器は、入力電圧信号の少なくとも一部を信号電流へ変換する。複数の前記信号パスは、使用中の前記信号電流がそれぞれの前記第２増幅手段を駆動して増幅された出力電流を前記共通の出力ノードへ提供する。 （もっと読む）

【課題】歪を抑制しつつ音量感を向上させる。
【解決手段】 入力信号Ｖｉｎのレベルの絶対値が所定の入力範囲では、小さな利得を付与することにより波形整形した第１信号Ｖ１を生成する波形整形部１Ａと、第１信号Ｖ１を増幅しつつ振幅を調整して出力信号Ｖｏｕｔを生成する可変利得部２０と、出力信号Ｖｏｕｔにクリップが発生しないように可変利得部２０の利得を制御する制御回路２３とを備え、制御回路２３が出力信号Ｖｏｕｔにクリップが発生しないように可変利得部２０の利得を下げるように制御する第１信号Ｖ１の所定範囲は、所定の入力範囲の入力信号Ｖｉｎのレベルに対応する第1信号Ｖ１のレベルの範囲を含む。 （もっと読む）

【課題】出力インピーダンスが大きい信号源を接続した場合でも大きなバイパスコンデンサを必要とせず、かつ電源電圧変動除去特性の良い差動入力段回路を提供する。
【解決手段】差動入力段回路を、差動入力部を構成し、ソースが結合されたトランジスタＭ１，Ｍ２と、トランジスタＭ１，Ｍ２とグランドとの間に接続された定電流源Ｉｃと、カレントミラー段を構成し、ソースが電源に接続されたトランジスタＭ３，Ｍ４と、トランジスタＭ３のドレーンにドレーンが接続され、トランジスタのドレーンにソースが接続され、ゲートが基準電圧源Ｖｂｉａｓに接続された、トランジスタＭ１と同一の導電型のトランジスタＭ５と、トランジスタＭ４のドレーンにドレーンが接続され、トランジスタＭ２のドレーンにソースが接続され、ゲートが基準電圧源Ｖｂｉａｓに接続された、トランジスタＭ２と同一の導電型のトランジスタＭ６と、で構成する。 （もっと読む）

【課題】バイアス信号を切りかえに伴う動作特性の悪化を低減した半導体集積回路を提供する。
【解決手段】半導体集積回路１０は、入力電流Ｉｉｎを受け、それに応じた出力電流Ｉｏｕｔ１を別の回路に供給する。第１可変抵抗Ｒ１の第１端子は、入力端子Ｐ１と接続される。第１トランジスタＭ１および第２トランジスタＭ２は、電源端子と第１可変抵抗Ｒ１の第２端子の間に順に直列に設けられる。第３トランジスタＭ３および第４トランジスタＭ４は、電源端子と出力端子Ｐ２との間に順に直列に設けられる。第１トランジスタＭ１および第３トランジスタＭ３それぞれのゲートは第１可変抵抗Ｒ１の第２端子に接続される。第２トランジスタＭ２および第４トランジスタＭ４それぞれのゲートは入力端子Ｐ１に接続されている。第１可変抵抗Ｒ１は、その抵抗値が入力電流Ｉｉｎに応じて切りかえ可能に構成される。 （もっと読む）

【課題】差動入力信号の伝達遅延時間を小さくすることができるオペアンプ回路を提供することである。
【解決手段】本発明にかかるオペアンプ回路１０は、第１の差動対を構成するトランジスタ１１、１２を備える第１の差動入力部１と、第１の差動対を構成するトランジスタ１１、１２よりもトランジスタサイズが大きい第２の差動対を構成するトランジスタ２１、２２を備える第２の差動入力部２と、第１および第２の差動入力部１、２からの出力に応じて信号を生成する中間段３と、中間段３で生成された信号に応じて出力信号を生成する出力段トランジスタＭＰ１、ＭＮ１を備えた出力段８と、中間段３で生成された信号に応じて、第１の差動入力部１を使用する場合または第１の差動入力部１および第２の差動入力部２を使用する場合のいずれかを選択する差動入力部選択回路と、を有する。 （もっと読む）

【課題】構成素子数を最小限に抑えて消費電流の増加を抑え、且つ過渡応答時のクロスオーバー歪を改善する。
【解決手段】ＮチャネルＭＯＳトランジスタＭ１，Ｍ２，Ｍ６と、ＰチャネルＭＯＳトランジスタＭ３，Ｍ４，Ｍ５を備える出力回路において、ドレインとゲートがＭＯＳトランジスタＭ２のドレインおよびトランジスタＭ５のゲートに接続され、ソースがＭＯＳトランジスタＭ４のドレインに接続されたＭＯＳトランジスタＭ７を設けた。 （もっと読む）

【課題】受信回路のチャンネル選択フィルタの信号帯域幅を低い値に設定する際、帰還容量の容量値の増加を軽減して雑音特性の劣化を軽減する。
【解決手段】半導体集積回路は、ＲＦ受信信号を受信する受信回路とチャンネル選択フィルタとを具備する。チャンネル選択フィルタは、第１段と第２段のフィルタの従属接続によって構成される。第１段フィルタは、第１段演算増幅器ＯＰＡ２と、第１入力抵抗Ｒ１と、第１帰還容量Ｃを含む完全積分器によって構成される。第２段フィルタは、第２段演算増幅器ＯＰＡ１と、第２入力抵抗Ｒ１と、第２帰還容量Ｃと可変帰還抵抗Ｒ３との並列接続を含む不完全積分器によって構成される。低カットオフ周波数に設定される際の抵抗値の比(Ｑ＝Ｒ３／Ｒ１)は、高カットオフ周波数に設定される際の抵抗値の比より小さな値に設定される。 （もっと読む）

【課題】入出力範囲を電源電圧まで可能とする。
【解決手段】入力段に第１の演算増幅器５１が、出力段に第２の演算増幅器５２が、それぞれ配されると共に、第１の演算増幅器５１の帰還路に第１のトランスコンダクタンス増幅器５３が、第１及び第２の演算増幅器５１，５２の間に、第２のトランスコンダクタンス増幅器５４が、それぞれ配されてなり、第１の演算増幅器５１には第１の抵抗器６１を介して入力信号を印加可能とし、その第１の抵抗器５１に流れる電流と、第１の演算増幅器５１の負帰還電流を等しくする一方、第２の演算増幅器５２の入出力端子間に第２の抵抗器６２を設けると共に、第２の演算増幅器５２には、その終段がフルスイング可能に構成されたものを用い、第２の抵抗器６２に流れる電流と第２のトランスコンダクタンス増幅器５４の出力電流を等しくすることで、入出力範囲が電源電圧まで広げられたものとなっている。 （もっと読む）

【課題】チップ間の特性ばらつきを抑え、消費電力を低減することが可能な小型の対数増幅回路を提供する。
【解決手段】
増幅器３０と、
可変利得増幅回路の入力端子ＶＩ（Ｎ）と増幅器３０の入力端子ＡＭＰ＿ＩＮ（Ｎ）との間に接続された入力容量３Ｎと、入力端子ＡＭＰ＿ＩＮ（Ｎ）と増幅器３０の出力端子ＶＯ（Ｎ）との間に接続された帰還容量２Ｎとを備え、入力容量３Ｎ及び帰還容量２Ｎは、入力端子ＡＭＰ＿ＩＮ（Ｎ）と入力端子ＶＩ（Ｎ）との間に接続された第一の容量（容量７３ａ）と、入力端子ＡＭＰ＿ＩＮ（Ｎ）と出力端子ＶＯ（Ｎ）との間に第一の容量に対して並列に接続された第二の容量（７２ａ）と、入力端子ＶＩ（Ｎ）及び出力端子ＶＯ（Ｎ）の各々と前記第二の容量との間に設けられ、前記第二の容量と入力端子ＶＩ（Ｎ）とを接続した状態及び前記第二の容量と出力端子ＶＯ（Ｎ）とを接続した状態を切り替えるスイッチ（Ｓ１）とを含む容量可変用ブロック７０ａを少なくとも１つ有するラダー容量で構成されている。 （もっと読む）

【課題】低消費電流でかつ十分な位相余裕を有して、高速動作することが可能な演算増幅器を提供する。
【解決手段】演算増幅器に、差動増幅器２０３の出力電圧に応じた抵抗を有する抵抗用ＭＯＳトランジスタ１７を設ける。そして、抵抗用ＭＯＳトランジスタ１７の抵抗値を、制御回路２０によって調整する。さらに、制御回路２０を、抵抗用ＭＯＳトランジスタ１７と同じ抵抗値を有する制御用ＭＯＳトランジスタ２０１に接続される反転入力端子と、リファレンス信号が印加される非反転入力端子、抵抗用ＭＯＳトランジスタ１７のゲート及び制御用ＭＯＳトランジスタ２０１のゲートに接続される出力端子とを有する差動増幅器２０３、図１のＭＯＳトランジスタ１６のトランスコンダクタンス値に比例したトランスコンダクタンス値を有し、差動増幅器２０３の反転入力端子に出力信号を供給するトランスコンダクタンスアンプ２０２によって構成する。 （もっと読む）

【課題】利得の変化量を大きくさせ得る増幅回路を提供する。
【解決手段】演算増幅器２の反転入力端子に一端が接続された入力抵抗３と、非反転入力端子に一端が接続され、他端が入力抵抗３の他端に接続された入力抵抗４と、演算増幅器２の反転入力端子と出力端子との間に接続された抵抗５と、演算増幅器２の反転入力端子にドレイン端子が接続され、かつゲート端子およびソース端子がグランド電位ＧＮＤに規定されたＦＥＴ６と、演算増幅器２の非反転入力端子にドレイン端子が接続され、ソース端子がグランド電位ＧＮＤに規定されたＦＥＴ６と同型のＦＥＴ７とを備え、各入力抵抗３，４が各ＦＥＴ６，７の作動時のドレイン・ソース間の抵抗値Ｒ_ＦＥＴよりも大きな抵抗値に規定され、ＦＥＴ７のゲート端子に増幅率制御用の制御電圧Ｖｃが入力される。 （もっと読む）

【課題】非反転入力端子の電圧が変化した場合でも、出力トランジスタに流れる電流を一定にすることができる、差動増幅器を提供する。
【解決手段】非反転入力端子１４３と、反転入力端子１４４と、Ｐ型ＭＯＳトランジスタ１０７及び１０８とＮ型ＭＯＳトランジスタ１０１及び１０２と定電流源１２１とからなる差動増幅回路と、Ｐ型ＭＯＳトランジスタ１０３及び１０４とＮ型ＭＯＳトランジスタ１１３及び１１４と定電流源１２２とからなる差動増幅回路と、Ｐ型ＭＯＳトランジスタ１０７及び１０８に電流を流す定電流源１２４とで構成される相補型フォールデッドカスコード増幅回路に、さらにＰ型ＭＯＳトランジスタ１０７及び１０８に電流を流す電流制御回路である、定電流源１２３とＮ型ＭＯＳトランジスタ１０５を備え、相補型差動対の負荷であるカスコード増幅回路に流れる電流を、非反転入力端子の電圧によって制御する構成とした。 （もっと読む）

【課題】入力端子に接続される素子のオフセット電圧を補正することができるオペアンプを提供する。
【解決手段】入力端子を共通に接続したメインアンプとオフセット補正用アンプとを備えたオペアンプであって、メインアンプは、測定用の第１トランスコンダクタンスアンプとオフセット補正用の第２トランスコンダクタンスアンプと第２トランスコンダクタンスアンプの入力端子に接続された第１の容量とを備え、オフセット補正用アンプは、測定用の第３トランスコンダクタンスアンプとオフセット補正用の第４トランスコンダクタンスアンプと第４トランスコンダクタンスアンプの一方の入力端子に接続された第２の容量とを備え、オフセット補正用アンプは第４トランスコンダクタンスアンプの他方の入力端子にオフセット電圧調整回路を設けた。 （もっと読む）

【課題】応用範囲が広く、かつ、静的なオフセット電圧の補正が可能であり出力電圧の時間変動が小さい演算増幅器を提供する。
【解決手段】演算増幅器１は、差動入力回路３と、電流−電圧変換部５と、オフセット調整回路７とを備える。差動入力回路３は、ソース同士が接続され各ゲートが入力端子となる入力用トランジスタＭ２，Ｍ３を有している。オフセット調整回路７は、ソース同士が接続された調整用トランジスタＭ５，Ｍ６と、調整用トランジスタＭ５，Ｍ６のゲートに接続されたデジタル−アナログ変換部７ａとを有する。調整用トランジスタＭ５と入力用トランジスタＭ２とはドレイン同士が接続され、調整用トランジスタＭ６と入力用トランジスタＭ２とはドレイン同士が接続されている。デジタル−アナログ変換部７ａの出力に基づいたオフセット電圧分に対応する電流が調整用トランジスタＭ５，Ｍ６に流れる。これにより、オフセット電圧が調整される。 （もっと読む）