【課題】低消費電力化および高速化の双方が可能な増幅回路，積分回路および光検出装置を提供する。
【解決手段】光検出装置１は、フォトダイオードＰＤおよび積分回路１１を備える。積分回路１１は、増幅回路２０、容量素子Ｃ_２および第２スイッチＳＷ_２を含む。増幅回路２０は、ＰＭＯＳトランジスタＴ_１およびＮＭＯＳトランジスタＴ_２それぞれのドレイン端子が互いに接続されてなる駆動部を有する。ＰＭＯＳトランジスタＴ_１０により構成される第１スイッチＳＷ_１は、ゲート端子に入力される第１リセット信号Reset１のレベルに応じて開閉動作する。第１リセット信号Reset１がローレベルであるときには、第１スイッチＳＷ_１は、閉状態となって、ＰＭＯＳトランジスタＴ_１のゲート端子に電源電位ＶDDを印加し、これによりＰＭＯＳトランジスタＴ_１をオフ状態とする。 （もっと読む）

例えば、通信受信機中で使用するための非常に差動なシングルエンド／差動変換器を設計するための技術。例示的な実施形態では、ｃａｓｃｏｍｐトランジスタを含む補助電流経路が、入力トランジスタ及びカスコードトランジスタを含む主電流経路に結合される。トランジスタは、補助電流経路によって生成された混近変調ひずみ結果物が主電流経路によって生成された混近変調ひずみ結果物を打ち消すように、バイアスされる。別の例示的な実施形態では、主電流経路の電流源トランジスタは、受信した入力信号のレベルに応じて適応的にバイアスされる。例示的な実施形態では、上記技術は、シングルエンド低雑音増幅器（ＬＮＡ）出力電圧を、通信受信機の差動混合器入力にインタフェースするための変換器を設計するために適用されることができる。
（もっと読む）

【課題】全差動増幅回路において、コモンモードフィードバック動作を行う際における消費電力を低減する。
【解決手段】全差動増幅回路は、入力差動対を成す第１の入力信号及び第２の入力信号を差動増幅して、対を成す第１の中間信号及び第２の中間信号を生成する差動増幅部と、前記第１の中間信号を増幅して第１の出力信号を生成する第１のＡＢ級増幅部と、前記第２の中間信号を増幅して第２の出力信号を生成する第２のＡＢ級増幅部とを備える。前記第１の出力信号及び前記第２の出力信号は、出力差動対を成し、前記第１のＡＢ級増幅部は、前記第１の出力信号及び前記第２の出力信号のコモンモード成分である第１のフィードバック信号によって調整された基準電圧を基準として前記第１の中間信号を増幅し、前記第２のＡＢ級増幅部は、前記第１の出力信号及び前記第２の出力信号のコモンモード成分である第２のフィードバック信号によって調整された基準電圧を基準として前記第２の中間信号を増幅する。 （もっと読む）

信号ピークを正確に検出できる検出回路が記載される。例示設計では、検出回路は、バイアス電圧発生器とＭＯＳトランジスタを含む。バイアス電圧発生器は、温度の関数としてバイアス電圧を供給する。ＭＯＳトランジスタは、入力ＲＦ信号及びバイアス電圧を受け、整流信号を供給し、この整流信号は、入力ＲＦ信号の線形関数でもよく、バイアス電圧のため低減された温度による偏差を有し得る。バイアス電圧発生器は、温度による整流信号の偏差を低減するために選択された勾配を有する温度依存性電流に基づきバイアス電圧を発生する場合がある。オフセットキャンセラは、整流信号から基準電圧を打ち消し、出力信号を供給し得る。バルクバイアス発生器は、より高い温度での動作速度を改善するために温度の関数としてＭＯＳトランジスタのバルクのためのバルク電圧を発生する場合がある。
（もっと読む）

デバイスのダメージを引き起こしうる短絡条件における過度の出力電流からスイッチング出力段を保護するための、スイッチ型出力段における短絡保護が説明される。この目的を達成するための設計技術は、ドレイン電圧を実質的に等しくするための回路と組み合わせて、スケールされたトランジスタをスイッチングトランジスタと並列に置くことによって、それらスイッチングトランジスタにおける電流を測定することを含む。短絡保護のための様々な技術は、（ａ）トランジスタと演算増幅器とを組み合わせて使用すること、（ｂ）演算増幅器の代わりに単一のトランジスタを使用すること、（ｃ）過電流検出信号を生成するための回路を使用すること、（ｄ）出力電流を低減するために、ドライバに過電流検出信号を提供すること、（ｅ）出力電流をフィードバック調整するためにインバータを使用すること、（ｆ）通常動作中に電流調整器をバイパスするためにスイッチを使用すること、および（ｇ）過電流状態において、このスイッチを自動的に開くこと、を具備する。
（もっと読む）

例示的な実施形態において、デバイスは、対応するトランジスタブレークダウン閾値を有する電力ステージを有する無線周波数電力増幅器の前に結合されたゲインコントロールエレメントを含み、少なくとも１つの電力ステージドレイン−ソース電圧パラメータ値、少なくとも１つの電力ステージドレイン−ゲート電圧パラメータ値、及び少なくとも１つの電力ステージドレイン−ソース電流パラメータ値を受け取るように構成され、パラメータ値を処理する第１のセクションと、対応するトランジスタブレークダウン閾値内において電力ステージに対する最適な電力追加効率（ＰＡＥ）によってゲインコントロールエレメントを調整するためにゲイン補正信号を発生する第２のセクションとを含んだ適応パラメトリックＰＡ保護回路を有する。
（もっと読む）

【課題】所定の振幅範囲でレベルが変化するＰＷＭ信号から振幅範囲の異なるＰＷＭ信号に変換するレベルシフト回路の簡単化を図る。
【解決手段】スイッチングアンプはオーディオ信号ＥｓをＰＷＭ信号に変換して出力するパルス幅変調回路１１の後段にシフトレベル回路１２が設けられる。パルス幅変調回路１１はＰＷＭ信号ＰsとＰＷＭ信号Ｐsに対して逆相関係のＰＷＭ信号Ｐs’を出力する出力端子ｏｕｔ１，ｏｕｔ２を有する。シフトレベル回路１２を抵抗Ｒ１、Ｐ型トランジスタＱ１、Ｎ型トランジスタＱ２および抵抗Ｒ２がこの順で直列接続された回路で構成し、この回路の両端を電源電圧＋Ｖ_B，−Ｖ_Bが入力される一対の電源端子に接続し、トランジスタＱ１，Ｑ２のベースにパルス幅変調回路１１のｏｕｔ１を接続し、トランジスタＱ１，Ｑ２の接続点ｍにパルス幅変調回路１１のｏｕｔ２を接続する構成とした。 （もっと読む）

【課題】相対精度のばらつきの増加が原因で生じる出力対の２つのトランジスタのオフセット電圧を低減させる。
【解決手段】入力信号ＩＮａをゲートに入力する第１のＮｃｈトランジスタＭＮ１と、入力信号ＩＮｂをゲートに入力するＮｃｈトランジスタＭＮ２と、ＮｃｈトランジスタＭＮ１、ＭＮ２のソースを接続して電流源となるＮｃｈトランジスタＭＮ３と、ＮｃｈトランジスタＭＮ１のドレインとＰｃｈトランジスタＭＰ５のバックゲートとをソースに接続してドレインから出力信号ＯＵＴｂを出力するＰｃｈトランジスタＭＰ４と、ＮｃｈトランジスタＭＮ２のドレインとＰｃｈトランジスタＭＰ４のバックゲートとをソースに接続してドレインから出力信号ＯＵＴａを出力するＰｃｈトランジスタＭＰ５と、を備える。 （もっと読む）

【課題】レール・ツー・レール型の増幅回路において適正なオフセット調整等を実現できる増幅回路、集積回路装置、電子機器等の提供。
【解決手段】増幅回路は、Ｐ型差動部ＰＤＦとＮ型差動部ＮＤＦと出力部ＱＰを有する増幅部１０と、増幅部１０のオフセット調整を行うオフセット調整部３０と、Ｐ型差動部用の第１のオフセット調整値を記憶する第１のオフセット調整レジスターＲＧＰと、Ｎ型差動部用の第２のオフセット調整値を記憶する第２のオフセット調整レジスターＲＧＮと、Ｐ型差動部ＰＤＦを動作させる第１の動作モードでは、第１のオフセット調整値をオフセット調整部３０に設定し、Ｎ型差動部ＮＤＦを動作させる第２の動作モードでは、第２のオフセット調整値をオフセット調整部３０に設定する制御部５０を含む。 （もっと読む）

【課題】スイッチサイズを大きくすることなく、消費電力を約半分にすること。
【解決手段】本発明の演算増幅器は、１つの入力と２つの出力とを有する入力差動段１と、２つの出力段２、３と、２つの出力段２、３の入力と前記入力差動段１の２つの出力との間に設けられたスイッチ部ＳＷ１、ＳＷ２と、を具備している。スイッチ部ＳＷ１、ＳＷ２は、入力差動段１の２つの出力のうちの第１の出力及び２つの出力段２、３のうちの正専用出力段２の入力と、入力差動段１の２つの出力のうちの第２の出力及び２つの出力段２、３のうちの負専用出力段３の入力と、を交互に接続する。 （もっと読む）

【課題】 レベルシフタ、集積回路、システムおよびレベルシフタの動作方法を提供する。
【解決手段】 第１電圧状態から第２電圧状態への第１状態遷移を含む入力電圧信号を受けるように構成された入力端、第３電圧状態から入力電圧信号の第１状態遷移に対応した第２電圧状態への第２状態遷移を有する出力電圧信号を出力するように構成された出力端、及び入力端と出力端の間に結合され、第１トランジスタと第２トランジスタを含み、第１電圧状態と第２電圧状態の電圧レベルの約平均値に対応した時間からほぼ直ちに、第２電圧状態がトランジスタのゲートに実質的に印加されることがなくなり、第１トランジスタを実質的にオフにするドライバ段を含むレベルシフタ。 （もっと読む）

【課題】応答性が良く、回路内の電流や電圧を制御する自由度の高い電流供給回路を提供する。
【解決手段】電流供給回路は、第１及び第２の入力端子と、出力端子とを有するオペアンプと、オペアンプの出力端子に接続された制御端子と、第１及び第２の主端子とを有するトランジスタと、オペアンプの第１の入力端子とトランジスタの第１の主端子との間に配置された第１の抵抗と、オペアンプの第１の入力端子と第１の抵抗との間のノードと、接地線との間に配置された第２の抵抗と、トランジスタの制御端子に接続された制御端子を有し、主端子から電流を出力する第１から第Ｎ（Ｎは２以上の整数）のトランジスタと、それぞれ、第１から第Ｎのトランジスタの主端子に接続された主端子を有する第１から第Ｎのスイッチングトランジスタとを備え、第１から第Ｎのスイッチングトランジスタの制御端子に供給される信号のパルス幅は、パルス周波数によらず一定に設定される。 （もっと読む）

【課題】電源電圧の変動やノイズによる影響による誤動作を防止したバイアス増幅器を提供する。
【解決手段】非反転入力端子が第１の基準電圧Ｖref１に接続され反転入力端子が出力端子１に接続され、且つ内部の出力トランジスタＭＮ３のゲートと出力端子１との間に接続された位相補償用容量Ｃ１および出力トランジスタＭＮ３をオフさせる遮断トランジスタＭＮ４を有するアンプ回路１０Ａと、出力端子１と接地ＧＮＤとの間に接続された安定化容量Ｃ２と、出力端子１の電圧Ｖoutが第２の基準電圧Ｖref２を下回ると検出信号を出力する誤動作検出回路２０と、安定化容量Ｃ２を充電させる電流源回路３０とを具備し、誤動作検出回路２０が検出信号を出力することにより、記遮断トランジスタＭＮ４が出力トランジスタＭＮ３をオフさせるとともに電流源回路３０が安定化容量Ｃ２を充電する。 （もっと読む）

【課題】電圧電流変換利得を高い精度あるいは広い範囲で可変することを可能とする電圧電流変換利得制御器、電圧電流変換利得制御方法及び電圧電流変換利得制御器を適用した無線装置を提供する。
【解決手段】電圧電流変換利得制御器１００は、最大電圧電流変換利得が所定の倍率に設定された複数の可変容量型の電圧電流変換部１１〜１４（「電圧電流変換部１ｎ」という。）が並列に接続される。その電圧電流変換部１ｎにそれぞれ供給されるクロックＣＫ２１〜２４のデューティ比に応じて各電圧電流変換部１ｎの電圧電流変換利得が独立に制御される。そして、電圧電流変換利得制御器１００は、独立に制御された電圧電流変換部１ｎによってそれぞれ電圧電流変換利得が設定され、電圧電流変換利得をそれぞれ加算した値から合成された電圧電流変換利得の制御が可能となる。 （もっと読む）

【課題】 差動増幅器のＤＣオフセット電圧を低減し、且つ出力インピーダンスの低下を抑制する。
【解決手段】 差動増幅器５０には、入力電圧Ｖｉｎ＋が入力されるＮｃｈ ＭＯＳトランジスタＮＭＴ１と、入力電圧Ｖｉｎ−が入力され、Ｎｃｈ ＭＯＳトランジスタＮＭＴ１と差動対をなすＮｃｈ ＭＯＳトランジスタＮＭＴ２とを有し、Ｎｃｈ ＭＯＳトランジスタＮＭＴ２のドレイン側から出力電圧Ｖｏｕｔ＋を出力し、Ｎｃｈ ＭＯＳトランジスタＮＭＴ１のドレイン側から出力電圧Ｖｏｕｔ−を出力する差動増幅部２と、出力電圧Ｖｏｕｔ＋及び出力電圧Ｖｏｕｔ−が入力され、電圧・電流変化した帰還電流Ｉｖｉｌ１及びＩｖｉｌ２を生成し、帰還電流Ｉｖｉｌ１をノードＮ２２、帰還電流Ｉｖｉｌ２をノードＮ２１にそれぞれ帰還入力するフィードバック部２とを備える。 （もっと読む）

【課題】チップサイズを小さくするとともに、出力電流の低下を抑制することができる電流駆動回路を提供する。
【解決手段】電流駆動回路１０の出力端子には、抵抗Ｒ３が接続される。この抵抗Ｒ３には、抵抗Ｒ２及びトランジスタＭ６のドレイン端子が接続されている。トランジスタＭ６のゲート端子には、トランジスタＭ２のゲート端子、接地された電流源ＣＳ２、トランジスタＭ４のソース端子が接続される。電源線には、電流源ＣＳ１、トランジスタＭ４が接続される。電流源ＣＳ１は、トランジスタＭ４のゲート端子、トランジスタＭ３のドレイン端子、トランジスタＭ１のドレイン端子、抵抗Ｒ１に接続される。電圧Ｖｄが下がってきた場合には、トランジスタＭ３のオン抵抗が上昇し、トランジスタＭ１がトランジスタＭ２に直列となり、トランジスタＭ６のゲート電圧を引き上げる。 （もっと読む）

【課題】複数の入力電圧から、より正確な一つの出力電圧を得る回路を提供する。
【解決手段】二入力一出力回路１００は、所定の電流を流す電流源トランジスタ１１０と、電流源トランジスタ１１０のドレイン側にカスコード接続され、同じ特性を有する２つのＭＯＳトランジスタ１２１及び１２２から成るカスコードトランジスタ部１２０と、互いのソース線を共有する第１入力側トランジスタＴ１１及び第１出力側トランジスタＴ１２から成る第１差動対１３１、並びに互いのソース線を共有する第２入力側トランジスタＴ２１及び第２出力側トランジスタＴ２２から成る第２差動対１３２を有する差動対部１３０と、カレントミラー回路部１４０とを備えている。カスコードトランジスタ部１２０のトランジスタ１２１及び１２２のドレイン線は、それぞれ第１差動対１３１及び第２差動対１３２のソース線１３３及び１３８に接続されている。 （もっと読む）

サブスレッショルド集積回路におけるプロセスばらつき防止方法とボディ電位変調回路が掲載されている。前記ボディ電位変調回路は、目標ＭＯＳデバイス（１１）と、誘導ＭＯＳデバイス（１２）と、電流−電圧変換回路（１３）とを備えている。前記電流−電圧変換回路は、誘導ＭＯＳデバイスから出力された誘導電流を誘導電圧に変換するとともに、その誘導電圧を目標ＭＯＳデバイスのボディ端にフィードバックして、目標ＭＯＳデバイスのボディ電位を変調するためのものである。
（もっと読む）

【課題】電源ノイズ耐性の優れ、かつ低消費電流でかつ多段接続が可能な増幅回路を実現する。
【解決手段】第１の電位変換用トランジスタ対（ＭＮ１，ＭＮ２）および第２のプリチャージトランジスタ対（ＭＰ３，ＭＰ４）を用いて電流／電圧変換用の容量素子（ＣＬ１，ＣＬ２）の対向電圧をそれぞれ第１の電源（ＶＤＤ）レベルおよび第２の電源（ＶＳＳ）レベルにプリチャージする。このプリチャージ完了後、第１の電源から差動トランジスタ対（ＭＰ１，ＭＰ２）を介して定電流を入力信号（ＶＩＰ，ＶＩＮ）に応じて振り分けて容量素子に供給する。この容量素子への電流供給停止後、第１のトランジスタ対（ＭＮ１，ＭＮ２）をオン状態、第２のトランジスタ対（ＭＰ３，ＭＰ４）をオフ状態に設定し、出力ノード（２ａ，２ｂ）の電圧のレベルシフトをして、出力信号（ＶＯＮ，ＶＯＰ）を生成する。 （もっと読む）

【課題】電源・温度の変動に対する感度を極めて低めた効率的に設計することが可能な基準回路の提供。
【解決手段】ｐＭＯＳ Ｍ_６とｐＭＯＳ Ｍ_７とからなりｐＭＯＳ Ｍ_６，Ｍ_７のソースが電源ノードに接続された第１電流ミラー回路と、ｐＭＯＳ Ｍ_９とｐＭＯＳ Ｍ_８とからなり、ｐＭＯＳ Ｍ_６，Ｍ_７のドレイン側にカスコード接続された第２電流ミラー回路と、ソースが電源に接続されゲートがｐＭＯＳ Ｍ_６のゲートに接続されたｐＭＯＳ Ｍ_５と、飽和領域のｎＭＯＳ Ｍ_１及び三極管領域のｎＭＯＳ Ｍ_２，Ｍ_３とを備え、Ｍ_１，Ｍ_２，Ｍ_３はＭ_５のドレインから接地にかけて直列に接続され、各々のゲートはＭ_５のドレインに共通に接続されており、Ｍ_８のソースはＭ_１のソース及びＭ_２のドレインとの共通接続ノードに接続されており、Ｍ_９のソースは、Ｍ_２のソース及びＭ_３のドレインとの共通接続ノードに接続された構成とした。 （もっと読む）