【課題】出力端子の電位の変動が位相補償キャパシタを介して出力トランジスタのゲートの電位を変動させることによる貫通電流の発生を防ぐ。
【解決手段】演算増幅器１が、出力ＰＭＯＳトランジスタＭＰ６と、出力ＮＭＯＳトランジスタＭＮ６と、ノードＮ１と出力端子Ｖｏｕｔの間に接続された位相補償キャパシタＣ１と、ノードＮ２と出力端子Ｖｏｕｔの間に接続された位相補償キャパシタＣ２と、浮遊電流源６を構成しているＰＭＯＳトランジスタＭＰ５Ａ及びＮＭＯＳトランジスタＭＮ５Ａと、ノードＮ１と浮遊電流源６の間に接続されたＰＭＯＳトランジスタＭＰ５Ｂと、浮遊電流源６とノードＮ２の間に接続されたＮＭＯＳトランジスタＭＮ５Ｂとを備えている。ＰＭＯＳトランジスタＭＰ５Ａ、ＭＰ５Ｂのゲートは共通に接続され、ＮＭＯＳトランジスタＭＮ５Ａ、ＭＮ５Ｂのゲートは共通に接続されている。 （もっと読む）

【課題】２組のプシュプル型CMOS反転増幅器を有する差動増幅回路において、同相入力電圧変動に対する出力動作点の変動を抑制するとともに、電源電圧除去比も高くする。
【解決手段】差動入力端子Vip,Vimに与えられる入力信号が直接または容量を介してゲートに与えられるpMOSトランジスタペア１と、容量C1,C2と、それらを介して入力信号が与えられるnMOSトランジスタペア２と、nMOSトランジスタペア２のゲート・ドレイン間に設けられたスイッチS1,S2と、で構成される２組のプシュプル型CMOS反転増幅器による差動増幅回路において、nMOSトランジスタペア２の共通ソースとGNDの間にゲートが出力端子Vom,Vopに接続されたnMOSトランジスタM5,M6を設ける。 （もっと読む）

【課題】 出力波形の割れや抜けを無くし、回路の誤動作が防止される低電圧動作のレベルシフト回路を提供する。
【解決手段】 レベルシフト回路は、電源端子ＶＤＤにソースを接続した第１のＰＭＯＳトランジスタＰ１と、接地端子ＧＮＤにソースを接続したＮＭＯＳトランジスタＮ１と、ＰＭＯＳＰ１のドレインとＮＭＯＳＮ１のドレインとの接続点に接続された出力端子ＯＵＴと、ＮＭＯＳＮ１のゲートに接続された入力端子ＩＮと、電源端子ＶＤＤにソースを接続し、ＰＭＯＳＰ１のゲートにドレイン及びゲートを接続し、このドレインを第２の抵抗Ｒ２を介して接地端子ＧＮＤに接続した第２のＰＭＯＳトランジスタＰ２とを有し、ＰＭＯＳＰ１及びＰ２は、カレントミラー回路を構成している。レベルシフト回路の出力波形の割れや抜けが無くなって誤動作を防止することが可能になる。 （もっと読む）

【課題】単電源駆動の構成において常に所望のバイアス条件が得られると共に、生産性の向上、コストの低減を図ることができるようにする。
【解決手段】Ｎ−ｃｈディプレッション型ＦＥＴ１を単一の正電源３で駆動する構成において、ＦＥＴ１のソースと接地との間に、ソース電圧を制御するための第１（ＮＰＮ）トランジスタＱ1 が接続され、この第１トランジスタＱ1 のベースには、このベースにＦＥＴ１のドレイン電流の大きさに応じた調整用電流を供給するための第２（ＰＮＰ）トランジスタＱ2 が接続される。また、ＦＥＴ１のドレインと正電源３との間に、ドレイン電流検出用の抵抗Ｒ_３が接続され、上記第１トランジスタＱ1 によりＦＥＴ１のソース電圧を制御することで、ＦＥＴ１のドレイン電流が常に一定となるように自動調整を行う。 （もっと読む）

雑音除去を備える低雑音増幅器（ＬＮＡ）を改善するための技術が説明される。ＬＮＡは、入力ステージ回路において生成された雑音を除去するために協働する第１及び第２の増幅器を含む。入力ステージ回路は、ＲＦ信号を受信し、第１のノード及び第２のノードによって特徴付けられる。第１の増幅器は、第１のノードにおける雑音電圧を、第１の増幅器の出力において第１の雑音電流に変換する。第２の増幅器は、第１の増幅器の出力に直接結合され、第２のノードにおける雑音電圧の関数として第２の増幅器によって生成された第２の雑音電流と第１の雑音電流とを加算することによって、雑音除去を提供する。提案された技術は、大きな交流結合コンデンサへのニーズを排除し、ＬＮＡによって占められるダイ・サイズを低減する。ＬＮＡの増幅ステージ間での交流結合コンデンサの排除によって、電流の再利用が可能になり、その結果電流の消費が低減される。
（もっと読む）

【課題】出力インピーダンスが大きい信号源を接続した場合でも大きなバイパスコンデンサを必要とせず、かつ電源電圧変動除去特性の良い差動入力段回路を提供する。
【解決手段】差動入力段回路を、差動入力部を構成し、ソースが結合されたトランジスタＭ１，Ｍ２と、トランジスタＭ１，Ｍ２とグランドとの間に接続された定電流源Ｉｃと、カレントミラー段を構成し、ソースが電源に接続されたトランジスタＭ３，Ｍ４と、トランジスタＭ３のドレーンにドレーンが接続され、トランジスタのドレーンにソースが接続され、ゲートが基準電圧源Ｖｂｉａｓに接続された、トランジスタＭ１と同一の導電型のトランジスタＭ５と、トランジスタＭ４のドレーンにドレーンが接続され、トランジスタＭ２のドレーンにソースが接続され、ゲートが基準電圧源Ｖｂｉａｓに接続された、トランジスタＭ２と同一の導電型のトランジスタＭ６と、で構成する。 （もっと読む）

【課題】 ＩＣチップ上のコンデンサ面積を小さくすることができる位相補償回路を提供する。
【解決手段】 エラーアンプの出力端子に容量と抵抗を直列接続し、容量に流れる電流を抵抗の両端に接続したトランスコンダクタンスアンプにより増幅してフィードバックすることにより、エラーアンプの周波数特性の主要極の周波数を低くする。 （もっと読む）

【課題】簡単な構成でデプレッション型ＭＯＳトランジスタの温度特性を補償する電流源回路を提供する。
【解決手段】２つのエンハンスメント型ＭＯＳトランジスタＱ２、Ｑ３から構成されたカレントミラー回路と、前記カレントミラー回路の入力側の前記エンハンスメント型ＭＯＳトランジスタＱ２のドレインに接続され、定電流源として機能するデプレッション型ＭＯＳトランジスタＱ１と、前記カレントミラー回路の入力側の前記エンハンスメント型ＭＯＳトランジスタＱ２のソースに接続された負の温度特性を有する抵抗と、を含むことを特徴とする。 （もっと読む）

【課題】不均一なデューティサイクルを有する入力信号のデューティサイクル補正を行う方法を提供する。
【解決手段】不均一なデューティサイクルを有する入力信号をコンデンサ・デジェネレイティング差動対回路に入力し、前記回路内の１つ以上のコンデンサの両端に、前記入力信号のデューティサイクルの正の部分と負の部分との継続時間の差を表わす直流電圧を形成し、差動対回路のスイッチング動作を通じてデューティサイクルを有する出力信号を形成し、それによって出力信号のデューティサイクルの正の部分と負の部分の継続時間が、入力信号とスイッチングレベルとの交差点により規定される。必要に応じて、出力信号のデューティサイクルが少なくとも実質的に均一になるまで、信号（およびスイッチングレベル）が調整される。 （もっと読む）

【課題】小振幅信号を高速に増幅して出力し、かつ、消費電力の少ないアンプを備える半導体装置を提供する。
【解決手段】クロックに同期してデータが更新される小振幅信号を受信するアンプ部と、アンプ部の出力に接続された出力部と、を備え、アンプ部はクロックに同期して小振幅信号の論理レベルが遷移しうるタイミングで電流源の電流を増加し、遷移しないタイミングで電流を減少する。出力部はクロックに同期してアンプ部の出力データの論理レベルが遷移しうるタイミングで出力インピーダンスを低下させて高速に負荷を駆動すると共に、論理レベルが遷移しないタイミングで出力インピーダンスを増加させて貫通電流が流れることを防ぐ。 （もっと読む）

【課題】増幅率を損ねることなく同相入力範囲を拡大することができる受信回路を提供する。
【解決手段】受信回路は、第１の抵抗Ｒ３と第２の抵抗Ｒ４との抵抗比に基づき差動信号の一方の信号ＢＰを分圧した第１の入力信号を出力する第１の分圧回路１０と、第３の抵抗Ｒ５と第４の抵抗Ｒ６との抵抗比に基づき差動信号の他方の信号ＢＭを分圧した第２の入力信号を出力する第２の分圧回路１１と、第１、第２の入力信号を増幅して出力する差動増幅器１２と、差動信号の同相電圧Ｖｃｍを検出する同相電圧検出回路１３と、同相電圧Ｖｃｍに基づきバイアス電圧Ｖｂの電圧値を切り替えるバイアス電圧切替回路１４と、を有する。 （もっと読む）

【課題】プッシュ側出力トランジスタの駆動回路とプル側出力トランジスタの駆動回路との対称性に優れ、これら出力トランジスタの駆動時における伝達特性の対称性が良好な出力回路を提供する。
【解決手段】電源レールＶ１と出力端子ＴOUTとの間に接続されたトランジスタＭＰ１と、出力端子ＴOUTと電源レールＶ２との間に接続されたトランジスタＭＮ１と、入力端子に入力される信号と基準電圧との差を増幅するｇｍアンプＡＰ１と、第１、第２の制御端子及び第１、第２の被制御端子を持ち、電源レールＶ１とｇｍアンプＡＰ１の第１の出力端との間に縦積みに接続されたカレントミラー回路ＣＭＰ１，ＣＭＰ２と、第１、第２の制御端子及び第１、第２の被制御端子を持ち、電源レールＶ２とｇｍアンプＡＰ１の第２の出力端との間に縦積みに接続されたカレントミラー回路ＣＭＰ１，ＣＭＰ２とを備える。 （もっと読む）

第１出力（Ｖｏ−）を規定し、第１入力端子（３３０Ａ）に結合されるゲートを各トランジスタ（３１５Ａ、３２０Ａ）が有する第１対のトランジスタ（３０５Ａ）、第２出力（Ｖｏ＋）を規定し、第２入力端子（３３０Ｂ）に結合されるゲートを各トランジスタ（３１５Ｂ、３２０Ｂ）が有する第２対のトランジスタ（３０５Ｂ）、第２出力端子（３１０Ｂ）に及び第１対のトランジスタの第１トランジスタ（３１５Ａ）のゲートに結合される第１キャパシタ（３５０Ａ）、第２出力端子（３１０Ｂ）に及び第１対の第２トランジスタ（３２０Ａ）のゲートに結合される第２キャパシタ（３５５Ａ）、第１出力端子（３１０Ａ）に及び第２対の第３トランジスタ（３１５Ｂ）のゲートに結合される第３キャパシタ（３５０Ｂ）、及び第１出力端子（３１０Ａ）に及び第２対の第４トランジスタ（３２０Ｂ）のゲートに結合される第４キャパシタ（３５５Ｂ）を含む増幅器（２３０）。

（もっと読む）

【課題】入出力範囲を電源電圧まで可能とする。
【解決手段】入力段に第１の演算増幅器５１が、出力段に第２の演算増幅器５２が、それぞれ配されると共に、第１の演算増幅器５１の帰還路に第１のトランスコンダクタンス増幅器５３が、第１及び第２の演算増幅器５１，５２の間に、第２のトランスコンダクタンス増幅器５４が、それぞれ配されてなり、第１の演算増幅器５１には第１の抵抗器６１を介して入力信号を印加可能とし、その第１の抵抗器５１に流れる電流と、第１の演算増幅器５１の負帰還電流を等しくする一方、第２の演算増幅器５２の入出力端子間に第２の抵抗器６２を設けると共に、第２の演算増幅器５２には、その終段がフルスイング可能に構成されたものを用い、第２の抵抗器６２に流れる電流と第２のトランスコンダクタンス増幅器５４の出力電流を等しくすることで、入出力範囲が電源電圧まで広げられたものとなっている。 （もっと読む）

【課題】 負荷駆動部の電源電圧を電界効果トランジスタの閾値電圧以下に低下させることが可能であり、消費電力を十分に低減させることができる電力増幅回路を提供する。
【解決手段】 Ｎチャネルトランジスタ７０５Ａおよび７０５Ｂ並びに７０６Ａおよび７０６Ｂは、高電位電源線７０１Ｐおよび低電位電源線７０１Ｍ間に直列に介挿され、負荷８０１および８０２を各々駆動する。プリドライバ７０３は、Ｌチャネル入力信号に基づきＮチャネルトランジスタ７０５Ａおよび７０５Ｂに対する各ゲート電圧を各々発生する。プリドライバ７０４は、Ｒチャネル入力信号に基づきＮチャネルトランジスタ７０６Ａおよび７０６Ｂに対する各ゲート電圧を各々発生する。可変電源７０１は、負荷８０１に対する出力信号ＯＵＴＬ、負荷８０２に対する出力信号ＯＵＴＲが高電位電源線７０１Ｐおよび低電位電源線７０１Ｍ間の電源電圧の範囲内に収まるように同電源電圧を制御する。 （もっと読む）

【課題】ジッタ特性に優れる演算増幅器を提供すること。
【解決手段】各ゲートに差動入力信号が入力される第１ＰＭＯＳトランジスタ対ＰＭ６、ＰＭ７を有する第１差動増幅器ＰＡと、各ゲートに差動入力信号が入力される第１ＮＭＯＳトランジスタ対ＮＭ１３、ＮＭ１４を有する第２差動増幅器ＮＡと、差動入力信号の同相成分を検出する同相成分検出部１と、同相成分から高周波成分を除去する高周波成分除去部２と、高周波成分が除去された同相成分に基づいて、差動入力信号のコモンモード電圧が第１基準電圧より高い場合、第１差動増幅器ＰＡの動作を停止し、コモンモード電圧が第２基準電圧より低い場合（ただし、当該第２基準電圧は前記第１基準電圧より低い）、第２差動増幅器ＮＡの動作を停止するための制御信号を発生する制御信号発生部３と、を備えた演算増幅器。 （もっと読む）

【課題】変換利得のばらつきを極めて小さく抑制された周波数変換回路を実現する。
【解決手段】入力電圧信号を電流信号に変換するＧＭアンプ１０と、該変換して得られた電流信号をローカル信号でミキシングして周波数変換を行うスイッチング回路部（ミキサ）２０と、該周波数変換によって得られた電流信号を電圧信号に変換するＩＶ変換部（ＩＶ変換アンプ）３０と、ＧＭアンプ１０へバイアス電圧を供給するバイアス回路（ＧＭ校正回路）４０と、を備えＧＭ校正回路４０は、ＧＭアンプ１０に用いるトランジスタとそのサイズあたりの相互コンダクタンスを同一としたトランジスタを用いたレプリカアンプを内部に有し、該レプリカアンプに、抵抗と第１電流源からの電流との積に相当するＤＣ電圧を入力し、該レプリカアンプからの電流出力が所定値になるように、該レプリカアンプの電圧バイアスを設定し、抵抗の分割点の電圧をＧＭアンプ１０に供給する。 （もっと読む）

【課題】スルーレートを適切に調整可能なバッファ回路を提供する。
【解決手段】
ＣＭＯＳ出力バッファ回路は、バッファ回路Ｂｕｆｆｅｒ［１］〜［４］を備えている。各バッファ回路は、電源電圧端子又は接地端子と出力端子との間にトランジスタＰＯ及びＮＯを有している。各バッファ回路中の複数個のトランジスタＰＯ及びＮＯは、外部からの制御信号に従い選択的に動作可能な状態とされる。各バッファ回路中の３個のトランジスタＰＯは、所定のサイズ比を有するように形成されている。 （もっと読む）

【課題】誤差増幅器における、受動素子の定数のばらつきに起因する帰還回路の定数のばらつきを抑制する。
【解決手段】誤差増幅器における帰還回路の定数が、受動素子の定数だけでなく、能動素子の利得にも依存して決定される構成にする。この誤差増幅器は、能動素子である電圧電流変換器２０を含む構成である。また、第１の端子１１、第２の端子１３、オペアンプ１６、第１の抵抗Ｒ１、第２の抵抗Ｒ２、第１乃至第５のトランジスタ、第１の電流源１４および第２の電流源１５を一体の集積回路とし、コンデンサＣ１を外付けしてもよい。 （もっと読む）

【課題】固定電位と入力信号を比較するカレントミラー型差動増幅器において、入力信号の立ち下り時に出力信号の遷移の遅れを改善して入力信号の立ち上がり時と立ち下がり時で出力信号の遷移時間差を少なくする。
【解決手段】カレントミラー型差動増幅器1-1 のミラートランジスタの共通ゲート端子のノードGPと定電流源回路TNCSの一端との間に、差動増幅器の出力信号OUTnをゲート入力とするトランジスタTNK1と、差動増幅回路の出力信号とは逆の論理の信号OUTpをゲート入力とするトランジスタTNK2とを直列に接続する。 （もっと読む）