【課題】差動対を構成する２つのＰＭＯＳトランジスターにおけるＮＢＴＩの発生を可能な限り防ぐことにより出力オフセット電圧の発生を抑制可能な差動増幅回路及び集積回路装置を提供すること。
【解決手段】差動増幅回路１は、第１の信号が入力されるＰＭＯＳトランジスター１０（第１のＰＭＯＳトランジスターの一例）と、第２の信号が入力されるＰＭＯＳトランジスター２０（第２のＰＭＯＳトランジスターの一例）と、制御信号ＸＳＴＢに基づいて、ＰＭＯＳトランジスター１０のゲートとバックゲートを同電位にするか否かを選択するＰＭＯＳトランジスター１４（第１のスイッチ部の一例）と、制御信号ＸＳＴＢに基づいて、ＰＭＯＳトランジスター２０のゲートとバックゲートを同電位にするか否かを選択するＰＭＯＳトランジスター２４（第２のスイッチ部の一例）と、を含む。 （もっと読む）

【課題】電源電圧の変動に対する出力電流の変動が小さいカレントミラー回路を提供すること。
【解決手段】カレントミラー回路5は，トランジスタM12の第2のドレイン電流を第2の比率で複製した第2の複製電流を生成する第2の複製電流生成回路J2と，基準電流と第2の複製電流が流入する接続ノード接続ノードQ1とグランドとの間に設けられ，トランジスタM11の第1のドレイン電流を第1の比率で複製した第1の複製電流を生成する第1の複製電流生成回路J1とを有し，出力トランジスタM10のゲートとトランジスタM11，M12のゲートと接続ノードQ1とが接続されている。 （もっと読む）

【課題】電圧制御によりゲイン調整を行うゲイン可変増幅器制御用の制御電圧を、基準電圧を用いることなく生成し、電圧制御ゲイン可変増幅器全体の小型化および消費電力の削減を図る。
【解決手段】ゲイン可変増幅器制御回路を構成する差動対として、ｎチャネル型トランジスタＴＲ１１とｐチャネル型トランジスタＴＲ１２とを用い、共通のゲイン制御電圧Ｓ１をこれらトランジスタＴＲ１１およびＴＲ１２のゲートに供給する。各トランジスタＴＲ１１、ＴＲ１２を流れる電流は、ゲイン制御電圧Ｓ１が増加するにつれて一方は増加し、他方は減少する特性となり、基準電圧を用いたゲイン可変増幅器制御回路と同一特性のゲイン可変増幅器制御電圧を得ることができる。よって、基準電圧発生回路を設ける必要がないため、装置全体の小型化および消費電力の削減を図ることができる。 （もっと読む）

【課題】出力バッファーの面積・体積・部品点数の増加を抑制するとともに、ドライブ能力を向上させることが可能な出力バッファー回路を提供する。
【解決手段】第一駆動信号ＬＩＮを伝達する第一入力経路４ａ、第二駆動信号ＲＩＮを伝達する第二入力経路４ｂ、第一入力経路４ａと対応する第一出力バッファー６ａ及び第二入力経路４ｂと対応する第二出力バッファー６ｂを備える出力バッファー回路１において、入力経路切り替え手段８が、ステレオモード及びモノラルモードのうち、モノラルモードでは、第一入力経路４ａと第一出力バッファー６ａ及び第二出力バッファー６ｂとを電気的に接続させ、出力経路切り替え手段１０が、第一出力バッファー６ａ及び第二出力バッファー６ｂと、第一入力経路４ａ及び第一出力バッファー６ａと対応する第一負荷２ａとを、電気的に接続させる。 （もっと読む）

【課題】プロセス変動があった場合でも広い出力電圧範囲が得られるカレントミラー回路を提供する。
【解決手段】この低電圧カスコードカレントミラー回路は、ＮチャネルＭＯＳトランジスタＱ１〜Ｑ５と抵抗素子１を備える。トランジスタＱ３のオーバードライブ電圧Ｖｏｖ＿Ｑ３は、トランジスタＱ４，Ｑ５のオーバードライブ電圧Ｖｏｖ＿Ｑ４，Ｖｏｖ＿Ｑ５の和に等しい。定電流Ｉｃと抵抗素子１の抵抗値Ｒ１との積は、トランジスタＱ５の飽和マージンＶｄｓｍ＿Ｑ５となる。したがって、プロセス変動があった場合でも、トランジスタＱ５の飽和マージンＶｄｓｍ＿Ｑ５は変化しない。 （もっと読む）

【課題】 電流値のバラツキの小さい定電流回路を提供する。
【解決手段】 Ｐチャネルトランジスタ３および９は、互いに比例した定電流を出力する第１および第２の定電流源として機能する。キャパシタ５は、Ｐチャネルトランジスタ３に直列接続されている。放電用スイッチであるＮチャネルトランジスタ６は、周期的にキャパシタ５の充電電荷を放電させる。コンパレータ７は、キャパシタ５の充電電圧Ｖ１が基準電圧Ｖａ以内である期間だけＰチャネルトランジスタ４および１０をＯＮにすることにより第１および第２の定電流源による電流の出力を行わせる。キャパシタ１１、抵抗１２およびキャパシタ１３からなる平滑化回路１９は、第２の定電流源の出力電流を平滑化する。Ｎチャネルトランジスタ１４および１５からなる出力用カレントミラーは、この平滑化回路１９により平滑化された電流に比例した電流を出力する。 （もっと読む）

【課題】フィルタ回路の遮断周波数精度を悪化させること無く、回路規模を低減することができるフィルタ回路を提供する。
【解決手段】駆動電流生成回路３０３は、容量Ｃ１に第１の基準電流を一定期間充電することにより生成される充電電圧を用いて、容量Ｃ１と第１の基準電流の比に比例した第１の駆動電流を生成する。ＯＴＡ３０１は、正入力端子と負入力端子間の電位差に応じて、第１の駆動電流から、容量Ｃ１と第１の基準電流の比に逆比例した第２の駆動電流を生成して電圧に変換し、この電圧に応じて第２の基準電流を分配する。ＯＴＡ３０１は、第２の基準電流を分配した電流と同量の電流を折り返して供給するカレントミラー回路を有し、正入力端子と負入力端子間の電位差に応じた電流をカレントミラー回路により折り返して負荷容量３０２に供給する。 （もっと読む）

【課題】送信状態とスタンバイ状態との間の遷移時間の増大を抑制しつつ、電流の変動を低減する。
【解決手段】メインドライバ１は、差動信号ＰＲＥＰ、ＰＲＥＮのレベル変換を行い、バイパス回路２は、メインドライバ１の動作状態とスタンバイ状態との間の遷移時に高電源電位ＶＤＤから低電源電位ＶＳＳに流れる電流Ｉ５の変化量が一定の範囲内に収まるようにメインドライバ１に流れる電流Ｉ５をバイパスさせる。 （もっと読む）

【課題】ローパスフィルタのインダクターの回生電流に起因するデジタル増幅器の電源雑音を低減する。
【解決手段】半導体集積回路は、ハイサイドとローサイドの出力デバイス３１、３２とドライバ３３を含むデジタル増幅器３０と、正の動作電圧Ｖｏｐが供給され正と負の電源電圧＋Ｖcc、−Ｖccを生成するチャージポンプユニット５０を具備する。デジタル増幅器３０の出力端子はインダクター３６と容量３７を含むローパスフィルタＬＰＦと接続され、ユニット５０はスイッチング制御される第１スイッチＳＷ１乃至第６スイッチＳＷ６と第１容量Ｃ１乃至第４容量Ｃ４を含む。インダクター３６とオン状態のハイサイド出力デバイス３１またはローサイド出力デバイス３２とを介して容量３７と正の電源電圧＋Ｖccまたは負の電源電圧−Ｖccとの間の回生電流を、第６スイッチＳＷ６をオン状態に制御して、第２容量Ｃ２で吸収する。 （もっと読む）

【課題】より十分な出力電流を流せる出力回路を提供する。
【解決手段】ＰＭＯＳトランジスタ１２のドレイン電流が大きい場合、ＰＭＯＳトランジスタ１３は非飽和領域で動作する。このときＮＭＯＳトランジスタ１４及び１７のゲート電圧は電源端子電圧付近まで上昇している。このため、ＮＭＯＳトランジスタ１７のゲート・ソース間電圧は大きくなり、十分な出力電流が流れる。 （もっと読む）

【課題】セトリング速度を向上させる。
【解決手段】差動入力信号を増幅する差動対（Ｍ１、Ｍ２、Ｍ１９）と、差動対の一方および他方の出力端にそれぞれ接続される一方および他方のカスコード増幅器対（Ｍ９、Ｍ１０）と、カスコード増幅器対の一方および他方の出力端にそれぞれゲートを接続し、差動対の一方および他方の出力端にそれぞれドレインを接続するソース接地の第１のＭＯＳトランジスタ対（Ｍ１１ａ、Ｍ１２ａ）と、を備える。カスコード増幅器対の一方および他方の出力端にそれぞれゲートを接続し、差動対の他方および一方の出力端にそれぞれドレインを接続する、第１のＭＯＳトランジスタ対と同一の導電型であるソース接地の第２のＭＯＳトランジスタ対（Ｍ３ａ、Ｍ４ａ）をさらに備える。 （もっと読む）

【課題】トランジスタなどのデバイスにバイアス電圧を供給するバイアス発生回路であって、電流消費を最小化し、かつ、性能を最大化するバイアス発生器を提供する。
【解決手段】第１のトランジスタと第２のトランジスタを備えたバイアス発生器であって、第２のトランジスタの制御ポートは第１のトランジスタの制御ポートと第２のトランジスタの入力ポートに接続され、第１のトランジスタを流れる第１の電流よりも第２のトランジスタを流れる第２の電流が大きい。同等のサイズを有する２つのトランジスタに異なる大きさの電流を供給することによって、バイアス発生器を流れる電流が最小化される。 （もっと読む）

【課題】寄生スイッチングデバイスのアクティビティを減らす電力変換器の増幅器システムを提供すること。
【解決手段】
電力変換器のための増幅器システムは、少なくとも、半導体の基板における集積回路に形成された第１のスイッチングデバイスおよび第２のスイッチングデバイスを含む。第１のスイッチングデバイスおよび第２のスイッチングデバイスは、ハーフブリッジの構成で形成され得、半導体の出力ノード上に増幅出力信号を生成するために、協働的に切り替え可能であり得る。抵抗器およびコンデンサは、半導体に含まれる、電源入力ノードと基板ノードとの間に並列に連結され得る。コンデンサは、集積回路に現れる寄生スイッチングデバイスのバイアスを逆転させるために、第１スイッチングデバイスおよび第２のスイッチングデバイスのスイッチングサイクルの間に、選択的にバイアスを下げる電圧に充電され得る。 （もっと読む）

【課題】電流源の誤差やカレントミラーのミラー精度の誤差による同相出力電圧の出力オフセット電圧を補正し、より正確に同相出力電圧を制御することができる演算増幅回路を提供する。
【解決手段】入力切替回路14がコモンモード参照電圧を選択してコモンモード基準電圧として出力したときの全差動増幅回路10の同相出力電圧をコモンモード検出回路11が検出した後、S/H回路12がコモンモード検出回路11の出力のサンプル及びホールドを行い、演算回路13がS/H回路12の出力とコモンモード参照電圧とのずれ量とコモンモード参照電圧とに基づく電圧を出力し、入力切替回路14が演算回路13の出力を選択してコモンモード基準電圧として出力する。 （もっと読む）

【課題】 仮想接地ノードの電位に誤差が生じた場合でも制御性良く動作する低消費電力のスイッチトキャパシタ型積分器を提供する。
【解決手段】 入力信号の電荷をサンプリングするサンプリングキャパシタＣ１と、サンプリングキャパシタＣ１の電荷を仮想接地ノード４を介して蓄積する蓄積キャパシタＣ２と、蓄積キャパシタＣ２にサンプルキャパシタＣ１の電荷を供給する主トランジスタＭＰ１、ＭＮ１と、そのゲート端子と仮想接地ノード４との間に挿入された校正キャパシタＣ３，Ｃ４と、校正キャパシタＣ３，Ｃ４に対して、仮想接地ノード４が基準電位Ｖｃｍとなる電位差が生じるように電荷を供給する校正装置１２と、仮想接地ノードの電位を増幅した電位を主トランジスタＭＰ１，ＭＮ１に出力する増幅器とを備える。 （もっと読む）

【課題】入力信号を適切に減衰させるとともに減衰時にも音量を変化させる
【解決手段】増幅部２０は、入力端１２pおよび１２nの各々に互いに逆相で供給される入力信号ＳpおよびＳnに応じてパルス幅変調された出力信号ＱpおよびＱnを生成する。第１減衰部３０は、トランジスタＴR1と電圧印加回路３２とを含む。トランジスタＴR1は、入力端１２pから増幅部２０に至る入力経路１６aと入力端１２nから増幅部２０に至る入力経路１６bとの間に介挿される。電圧印加回路３２は、入力信号ＳpおよびＳnのレベルが所定値を上回る範囲で増加するほどトランジスタＴR1の両端間に流れる電流が増加するように、所定値に対応する制御電圧ＶCをトランジスタＴR1の制御端子に印加する。 （もっと読む）

【課題】演算増幅回路を安定に動作させつつスルーレートを向上させる。
【解決手段】第１差動増幅部（３１１）は、Ｐ型差動対（Ｐ１／Ｐ２）のソースと正側電源電圧（ＶＤＤ）との間に、並列に接続される第１電流源（Ｉ１）と第１容量（Ｃ１）とを備え、Ｐ型差動対（Ｐ１／Ｐ２）のソースと第１容量（Ｃ１）との間に挿入される第１スイッチ（ＳＷ１）をさらに備える。第２差動増幅部（３１２）は、Ｎ型差動対（Ｎ１／Ｎ２）のソースと負側電源電圧（ＶＳＳ）との間に、並列に接続される第２電流源（Ｉ２）と第２容量（Ｃ２）とを備え、Ｎ型差動対（Ｎ１／Ｎ２）のソースと第２容量（Ｃ２）との間に挿入される第２スイッチ（ＳＷ２）をさらに備える。第１スイッチ（ＳＷ１）と第２スイッチ（ＳＷ２）とは、第１差動増幅部（３１１）および第２差動増幅部（３１２）に入力される入力差動信号に同期して交互に回路を開閉する。 （もっと読む）

【課題】製造上の素子の特性ばらつきや電源電圧の変更やばらつきに対しても安定化させる。
【解決手段】入力端子２と、入力端子に入力された入力信号を増幅するトランジスタ１と、トランジスタの出力信号を出力する出力端子３と、トランジスタの出力信号の帰還量として振幅を調整して出力する帰還量調整回路１０と、トランジスタに供給されるバイアス電流を生成するバイアス回路９と、帰還量調整回路の出力電圧と参照電圧とを比較して入力信号が前記トランジスタの利得抑圧を発生させることを判定したときトランジスタのバイアス電流を増加させるようにバイアス回路を動作させる差動電圧比較器１１と、参照電圧を生成して差動電圧比較器の一方の入力端に印加させる第１の第１の入力バイアス回路１２と、帰還量調整回路の出力電圧にバイアス電圧を付加して差動電圧比較器の他方の入力端に印加させる第２の第２の入力バイアス回路１３と、を備える低雑音増幅器。 （もっと読む）

【課題】各動作モードにおいてレベルシフト回路を用いることなく所望の入力電圧範囲となる多入力差動増幅器を提供する。
【解決手段】差動部１は、バイアス部２と出力部３との間に設けられ、第一入力部１０と第二入力部２０とを有する。第一入力部１０は、ソースがバイアス部２と接続され、ドレインが出力部３と接続された１個のｎ型ＭＯＳＦＥＴ（Ｍ１１）からなる。第二入力部２０は、直列接続される２個のｎ型ＭＯＳＦＥＴ（Ｍ２１）、（Ｍ２２）と、直列接続される２個のｎ型ＭＯＳＦＥＴ（Ｍ２３）、（Ｍ２４）とが２列に並列接続される。また、入力端ＩＮａはＭ１１のゲートに接続され、入力端ＩＮｘはＭ２２とＭ２３のゲートに接続され、入力端ＩＮｙはＭ２１とＭ２４のゲートに接続される。バイアス部２は１つの定電流源２１を有し、出力部３は２つのｐ型ＭＯＳＦＥＴ（Ｑ１、Ｑ２）で構成のカレントミラー回路を有する。 （もっと読む）

【課題】従来の差動増幅器は出力誤差が増大する問題がある。
【解決手段】本発明の差動増幅器は、内挿機能を有し、第１導電型トランジスタで形成される第１、第２の差動対（２１、２２）と、第２導電型トランジスタで形成される第３、第４の差動対（２３、２４）と、第１、第２の差動対に動作電流を供給する第１、第２の電流源（４１、４２）と、第３、第４の差動対に動作電流を供給する第３、第４の電流源（４３、４４）と、第１、第２の差動対にそれぞれ流れる電流量が第１、第２の電流源が出力する動作電流よりも小さくなる第１の動作範囲において、第１の差動対に供給される動作電流の変化点を制御する第１の制御回路５１と、第３、第４の差動対にそれぞれ流れる電流量が第３、第４の電流源が出力する動作電流よりも小さくなる第２の動作範囲において、第４の差動対に供給される動作電流の変化点を制御する第２の制御回路５２と、を有する。 （もっと読む）