【課題】サブミクロンＣＭＯＳプロセスで製造されることができかつ良好な線形性および信頼性を有する相補型増幅器を提供する。
【解決手段】ＰＭＯＳトランジスタ４２２とそれにスタック結合されたＮＭＯＳトランジスタ４１２で構成した相補型増幅器４００で、ＮＭＯＳトランジスタ４１２およびＰＭＯＳトランジスタ４２２は、別々のバイアス電圧を有し、それらのバイアス電圧は、各トランジスタの相互コンダクタンスの低高および高低遷移をオーバーラップさせるように選択され、各トランジスタの幅および長さ寸法は、中反転領域におけるＮＭＯＳトランジスタ４１２の入力容量の変化および相互コンダクタンスの変化を中反転領域におけるＰＭＯＳトランジスタ４２２の入力容量の変化および相互コンダクタンスの変化と整合させるように選択される。それによりほぼ一定の総入力容量およびほぼ一定の総相互コンダクタンスを有しうる。 （もっと読む）

【課題】消費電力の少ない基準電圧を発生する回路を、従来並みのサイズで提供することを目的とする。
【解決手段】
半導体接合に異なる電流密度の電流を流したときの差電圧に比例する電圧と、半導体接合に生ずる順方向電圧に比例する電圧とを加算して出力電圧とするバンドギャップリファレンス回路において、
前記差電圧が印加される第一のトンネル電流素子と、
第二のトンネル電流素子もしくは第二の複数のトンネル電流素子を直列接続した回路と、
前記第一のトンネル電流素子に流れる電流に比例した電流を前記第二のトンネル電流素子に流す手段によって、
上記「差電圧に比例する電圧」を発生させることを特徴とする。 （もっと読む）

【課題】レールツーレールＤＭＯＳ増幅器の出力ステージにバイアスをかけるための方法及び装置を提供する。
【解決手段】本願発明は、増幅器であって、入力信号を受け取るための入力ステージと、前記入力ステージに連結されると共に、前記入力信号に応答して出力ドライバステージに対して駆動信号を提供する高利得ステージと、前記出力ドライバステージに連結された出力端子とを具備することを特徴とする。前記出力ドライバステージは、前記高利得ステージから第１の駆動信号“ｐｄｒｉｖｅ”を受け取る第１の端子、第１の電圧降下を通じてＶＤＤに連結された第２の端子、及び、前記増幅器の前記出力端子に連結された第３の端子を有する高電位側ドライバ回路を備える。 （もっと読む）

【課題】完全差動型オペアンプの動作の安定度を向上し、高速動作を可能にする。
【解決手段】差動増幅部は、第１ステージの第１の差動増幅回路と、第２ステージの第２の差動増幅回路２から構成される。位相補償回路５は、第２の差動増幅回路２の差動入力端子と差動出力端子との間に接続されている。第１のＣＭＦＢ回路３は、第１ステージの差動増幅回路１の差動出力電圧ＶＰ，ＶＮの第１の同相電圧ＶＣ１が第１の基準電圧になるように、第１の差動増幅回路１をフィードバック制御する。第２のＣＭＦＢ回路４は、第２の差動増幅回路２の差動出力電圧ＶＯＵＴＰ，ＶＯＵＴＮの第２の同相電圧ＶＣ２が第２の基準電圧になるように、第２の差動増幅回路２をフィードバック制御する。 （もっと読む）

【課題】効果的に雑音レベルを低減した半導体集積回路を提供する。
【解決手段】差動入力トランジスタであるＰチャネル型ＭＯＳトランジスタＭ１，Ｍ２は、雑音レベルを低減するために薄いゲート酸化膜を有している。これらのＰチャネル型ＭＯＳトランジスタＭ１，Ｍ２を過電圧から保護する保護回路は、Ｐチャネル型ＭＯＳトランジスタＭ３，Ｍ４を含んで構成されている。Ｐチャネル型ＭＯＳトランジスタＭ３はＰチャネル型ＭＯＳトランジスタＭ１を過電圧から保護する第１の保護トランジスタであり、Ｐチャネル型ＭＯＳトランジスタＭ１のドレイン側に直列に接続されている。Ｐチャネル型ＭＯＳトランジスタＭ４は、Ｐチャネル型ＭＯＳトランジスタＭ２を過電圧から保護する第２の保護トランジスタであり、Ｐチャネル型ＭＯＳトランジスタＭ２のドレイン側に直列に接続されている。 （もっと読む）

【課題】加工コストを増大させず、適応型バイアシング出力段を用いた高スイング演算増幅器を提供する。
【解決手段】出力段１２３は、ＶＤＤＡノードと出力ノードとの間のプルアップ電流経路内において直列に結合された２つのトランジスタ（スイッチングトランジスタＴ３及びバイアシングトランジスタＴ４）を含み、前記出力ノードと接地ノードとの間のプルダウン電流経路内において直列に結合された２つのトランジスタ（スイッチングトランジスタＴ１及びバイアシングトランジスタＴ２）も含む。前記バイアシングトランジスタＴ４，Ｔ２を提供することは、前記トランジスタＴ３，Ｔ４において低下される最大電圧を低減させ、それによって前記トランジスタＴ１〜Ｔ４がＶＤＤＡよりも低い破壊電圧を有するのを可能にする。 （もっと読む）

【課題】トランジスタは作製工程や使用する基板の相違によって生じるゲート絶
縁膜のバラツキや、チャネル形成領域の結晶状態のバラツキの要因が重なって、
しきい値電圧や移動度にバラツキが生じる。
【解決手段】本発明は、容量素子の両電極がある特定のトランジスタのゲート
・ソース間電圧を保持できるように配置した電気回路を提供する。そして本発明
は、容量素子の両電極間の電位差を定電流源を用いて設定できる機能を有する電
気回路を提供する。 （もっと読む）

【課題】簡易な構成で歪を抑制しつつ消費電流を低減する。
【解決手段】増幅回路１００は、正入力端子Ｔ１と負入力端子Ｔ２とに供給される電圧の差分を増幅し差分電圧Ｖａを出力する差動増幅部１０と、入力信号Ｖｉｎの電圧を検出し検出電圧Ｖｂを出力する入力電圧検出部２０と、正電源電圧＋Ｖｃｃが供給される正電源端子Ｔ６と出力端子Ｔｏｕｔとの間に設けられ、出力端子Ｔｏｕｔから電流を吐き出すＰＭＯＳ３１と、負電源電圧−Ｖｃｃが供給される負電源端子Ｔ７と出力端子Ｔｏｕｔとの間に設けられ、出力端子Ｔｏｕｔから電流を吸い込むＮＭＯＳ３２とを有する出力部３０とを備える。 （もっと読む）

【課題】差動増幅回路における入力オフセット電圧の上昇を抑制しつつ、同相入力電圧範囲を拡張する。
【解決手段】本発明による差動増幅回路は、ソース及びバックゲートが第１電流源２０５に共通接続された差動対トランジスタ２０１、２０２を備える差動入力段回路１１１と、差動入力段回路１１１の出力端子に接続される出力段回路１２１と、第１電流源２０５と出力段回路１２１の第２電流源２０６のそれぞれの電流Ｉ１、Ｉ２を、差動入力段回路１１１への入力電圧ＶＩＮ１、ＶＩＮ２に応じた大きさに調整する電流制御回路１０１とを具備する。 （もっと読む）

【課題】追加プロセスなしに、コモンモード入力電圧が定格電源電圧の任意倍数の電圧でも耐えることができる高耐圧の入力段とすることが可能な増幅回路を提供する。
【解決手段】増幅回路の入力段は、入力端子ＩＮ₁，ＩＮ₂が接続された第１の差動対トランジスタ１０と、Ｎ１ＶＤＤに接続された第１の入力段電流バイアス手段２０と、第１の差動対トランジスタ１０と第１の入力段電流バイアス手段２０に接続された第１の入力段カスコードトランジスタ群３０と、第１の差動対トランジスタ１０に接続された第２の入力段カスコードトランジスタ群４０と、０ＶからＮ１ＶＤＤまで変化するコモンモード入力電圧が入力されたときに、第１の差動対トランジスタ１０、第１の入力段カスコードトランジスタ群３０、第２の入力段カスコードトランジスタ群４０のＶ_GSとＶ_GDの絶対値がＶＤＤ以内となるバイアス電圧に調整する入力段バイアス調整回路６０を備えている。 （もっと読む）

【課題】差動入力部を有するとともに、出力部を構成するカレントミラー回路のミラー比を調整して入力オフセット電圧をもたせた電圧電流変換回路において、差動入力部および入力オフセット電圧の温度特性を平坦なものにする。
【解決手段】平坦な温度特性を有する第１の定電流Ｉｂ１に正の温度特性を有する第２の定電流Ｉｂ２を加えた電流をバイアス電流として、ＭＰ１０及びＭＰ１１からなる差動入力部に供給することにより、差動入力部の温度特性とバイアス電流の温度特性とを相殺させて差動入力部の温度特性をゼロ（平坦なもの）にすることができる。また、電流吐き出し型の第１のカレントミラー回路の出力と、電流吸い込み型の第２のカレントミラー回路の出力との接続点を電圧電流変換回路の出力端子Ｏｕｔ２とし、この接続点に第１の定電流Ｉｂ１に比例した電流を加える構成により、温度特性のない入力オフセット電圧も実現することができる。 （もっと読む）

【課題】高音の音声信号が所定のレベル以上で所定時間以上入力されたときに、利得を低減させて高音過電流が発生することを防止する。
【解決手段】出力ドライバのパワートランジスタに流れる電流が所定時間以上にわたって所定値を超えた場合に高音過電流検出信号を発生する高音過電流検出手段と、前記高音過電流検出信号が発生されると前記プリアンプの通過周波数帯域を低くさせる通過周波数帯域切替手段とを設けた。 （もっと読む）

【課題】 オフセット補正後の電力増幅器の動作開始時に電力増幅器に接続されたスピーカからポップ音が発生するのを防止する。
【解決手段】 直流電圧発生回路１７０は、Ｄ級増幅器内の差動増幅器のオフセットキャンセルを行わせるためにＤ級増幅器の出力端子Ｔ２１およびＴ２２に直流電圧を供給する。この直流電圧発生回路１７０の出力端子Ｔ３０と接地線との間には放電用抵抗ＲＤＩＳとＮチャネルトランジスタ１８３が介挿されている。オフセットキャンセルが終わった後、Ｄ級増幅器の増幅動作が開始される前の安定期間に、Ｎチャネルトランジスタ１８３はＯＮとされ、出力端子Ｔ２１およびＴ２２に接続された容量Ｃ１およびＣ２の充電電荷が放電用抵抗ＲＤＩＳおよびＮチャネルトランジスタ１８３を介して放電される。これによりポップ音の発生を防止することができる。 （もっと読む）

【課題】監視対象の素子の破壊を直接的に検知することを可能にする。
【解決手段】監視対象の半導体素子近傍にモニタ用配線を敷設する一方、所定のクロックを出力するクロック出力手段を当該モニタ用配線の一端に接続し、同モニタ用配線の他端に監視手段を接続する。そして、クロック出力手段からモニタ用配線へ出力されるクロックを伝播を監視手段に監視させ、クロックの伝播が途絶えたことを検出した場合に、監視対象の半導体素子の破壊が生じた旨を通知する破壊通知信号を出力させる。 （もっと読む）

【課題】変調信号のオンデューティー比が上限付近の状態が継続しても、Ｄ級増幅器を正
常に動作させて駆動信号を出力が可能とする。
【解決手段】駆動波形信号から生成した変調信号を電力増幅した後、平滑化することによ
って駆動信号を生成する。変調信号を電力増幅するデジタル電力増幅器では、電源とグラ
ンドとの間で２つのＮチャンネル（以下ｃｈ）ＭＯＳＦＥＴをプッシュ・プル接続し、更
に、電源側のＮｃｈＭＯＳＦＥＴに対して並列にＰｃｈＭＯＳＦＥＴを接続する。こうす
れば、電源側のＮｃｈＭＯＳＦＥＴをＯＮにするためのブートストラップコンデンサーに
蓄えられた電荷が不足してＮｃｈＭＯＳＦＥＴをＯＮにすることができない場合でも、Ｐ
ｃｈＭＯＳＦＥＴをＯＮにすることで電力増幅を行うことができ、駆動信号を出力するこ
とが可能となる。 （もっと読む）

【課題】低い電源電圧に対応する生産プロセスで生産された製品に対して高い電源電圧を供給した場合にも、ホットキャリアに起因するオペアンプ特性の劣化を回避することができるオペアンプを提供する。
【解決手段】バイアス電源回路が、２つのカレントミラー回路の間に挿入された一対の抵抗部を有して定電流バイアス電位の他に付加バイアス電位を生成し、差動増幅器が、差動入力トランジスタ対と能動負荷トランジスタ対との間に挿入され且つ当該付加バイアス電位によってバイアスされる電圧降下用トランジスタ対を含むオペアンプ。 （もっと読む）

【課題】チップ面積を小さくする。
【解決手段】一端がグランド端子１４に接続される定電流源１３と、ソースが共通に定電流源１３の他端に接続され、ゲートが入力端子Ａ、Ｂにそれぞれ接続される第１および第２の差動対（Ｑ１１、Ｑ１２およびＱ１３、Ｑ１４に相当）と、第１の差動対のそれぞれのドレインにそれぞれのソースを接続するｎＭＯＳトランジスタＱ１５、Ｑ１６と、ｎＭＯＳトランジスタＱ１５、Ｑ１６のそれぞれのドレインを出力端子Ｃ、Ｄとし、出力端子Ｃ、Ｄと電源端子１１との間に接続される負荷部（図１のＱ１７、Ｑ１８に相当）と、を備え、第１の差動対のそれぞれのドレインを第２の差動対の逆相となるそれぞれのドレインに接続し、ｎＭＯＳトランジスタＱ１５、Ｑ１６のそれぞれのゲートは、ｎＭＯＳトランジスタＱ１５、Ｑ１６のドレインにそれぞれ接続する。 （もっと読む）

【課題】ゲート容量が大きなトランジスタを有する増幅器に接続しても発振を防止できる定電圧回路及び増幅回路を提供する。
【解決手段】定電圧回路４０は、所定の電圧が印加される第１の入力端子４４と、出力端子４６に接続された第２の入力端子とを備えた差動増幅部４１と、ソースが接地され、ドレインが出力端子４６に接続され、ゲートに差動増幅部４１の出力が与えられるトランジスタＴ46を備えたソース接地型増幅器４２とを有する。そして、トランジスタＴ46のゲートとドレインとの間には、抵抗４７とコンデンサ４８とが直列に接続されている。定電圧回路４０から出力される電圧Ｖｇは、増幅器２０のバイアス端子２６ｂからバイアス給電用インダクタ２５ａ，２５ｂを介してトランジスタＴ3，Ｔ4に供給される。 （もっと読む）

【課題】動作電流を減少させることが可能となり、低消費電力化が可能となる増幅回路の提供。
【解決手段】この発明は、差動対を構成し、互いに逆相の差動入力信号ｖｉｐｘ、ｖｉｎｘが入力されるＭＯＳトランジスＭ１、Ｍ２と、ＭＯＳトランジスタＭ１、Ｍ２のそれぞれの負荷となるＭＯＳトランジスタＭ３、Ｍ４とを備えている。また、ＭＯＳトランジスタＭ３のバルクには、抵抗Ｒ５を介してバイアス電圧が印加されるととともに、キャパシタＣ３を介して反転出力信号ｖｏｎが入力される。さらに、ＭＯＳトランジスタＭ４のバルクには、抵抗Ｒ６を介してバイアス電圧が印加されるととともに、キャパシタＣ４を介して出力信号ｖｏｐが入力される。 （もっと読む）

【課題】スイッチに流れるオフリーク電流の影響を抑制し、利得の発振を抑える。
【解決手段】差動増幅器１６は、入力信号が入力される入力端子２７，２８と、前記入力信号が増幅された出力信号を出力する出力端子２５，２６と、を備える差動増幅器１６であって、前記入力信号を増幅し前記出力信号を生成する増幅部２１と、前記増幅部２１と電源端子との間に接続され、第１導電型トランジスタＴ３４，Ｔ３５と、前記第１導電型トランジスタＴ３４，Ｔ３５のゲート端子をドレイン端子に接続するかまたは前記出力端子２５，２６に接続するかを切り替える切り替えスイッチ２２と、を有する負荷回路２３と、前記切り替えスイッチ２２のオフリーク電流を低減するキャンセル電流を生成するリークキャンセルスイッチ３０と、を備える。 （もっと読む）