【課題】混合信号プロセスにおいてアナログ回路の性能を向上させる方法および装置を提供すること
【解決手段】順方向バイアスおよび修正された混合信号プロセスを用いた回路設計を用いて、アナログ回路性能を向上させる方法が提示される。複数のＮＭＯＳトランジスタおよびＰＭＯＳトランジスタを含む回路が規定される。ＮＭＯＳトランジスタのボディ端子は、第１の電圧ソースに連結され、ＰＭＯＳトランジスタのボディ端子は、第２の電圧ソースに連結される。回路内のトランジスタは、各選択されたＮＭＯＳトランジスタのボディ端子に該第１の電圧ソースを適用することと、各選択されたＰＭＯＳトランジスタのボディ端子に該第２の電圧ソースを適用することとによって、選択的にバイアスされる。一実施形態において、第１の電圧ソースおよび第２の電圧ソースは、順方向バイアスおよび逆方向バイアスをトランジスタのボディ端子に提供するように修正可能である。 （もっと読む）

【課題】利得可変手段として連続したバイアス電流制御と、離散的に利得を変化させる可変利得手段を併せ持ち、出力電力に応じてバイアス電流を削減することで最大出力電力以外の出力条件でも消費電流の削減が可能な手段を提供する。
【解決手段】線形電力増幅器の初段増幅器１０２−１、１０２−２のバイアス電流を内部温度補償電流制御回路１０５が生成する。この内部温度補償電流制御回路１０５が出力する電流値は設定回路１０６によって決定される。設定回路１０６は線形電力増幅器の期待する後段増幅器１０３−１、１０３−２の増幅率及び線形電力増幅器の内部温度によって２つの温度補正特性を有する。 （もっと読む）

【課題】従来の差動増幅器は出力誤差が増大する問題がある。
【解決手段】本発明の差動増幅器は、内挿機能を有し、第１導電型トランジスタで形成される第１、第２の差動対（２１、２２）と、第２導電型トランジスタで形成される第３、第４の差動対（２３、２４）と、第１、第２の差動対に動作電流を供給する第１、第２の電流源（４１、４２）と、第３、第４の差動対に動作電流を供給する第３、第４の電流源（４３、４４）と、第１、第２の差動対にそれぞれ流れる電流量が第１、第２の電流源が出力する動作電流よりも小さくなる第１の動作範囲において、第１の差動対に供給される動作電流の変化点を制御する第１の制御回路５１と、第３、第４の差動対にそれぞれ流れる電流量が第３、第４の電流源が出力する動作電流よりも小さくなる第２の動作範囲において、第４の差動対に供給される動作電流の変化点を制御する第２の制御回路５２と、を有する。 （もっと読む）

【課題】出力期間の切替時における出力信号の遅延発生を抑制する出力回路、データドライバと表示装置の提供。
【解決手段】出力回路は差動増幅回路１１０、１０５，出力増幅回路１２０と第１の制御回路１６０、入力端子１０１、出力端子１０４、第１乃至第３の電源端子ＶＤＤ、ＶＳＳ、ＶＭＬを備える。差動増幅回路は前記入力端子の入力信号と前記出力端子の出力信号を入力する差動入力段１１０と第１及び第２のカレントミラー１３０、１４０を備える。出力増幅回路１２０は第１の電源端子ＶＤＤと出力端子１０４との間に接続された第１導電型の第１のトランジスタ１２１と出力端子１０４と第３の電源端子ＶＭＬとの間に接続された第２導電型の第２のトランジスタ１２２とを備える。第１の制御回路１６０は、第１導電型の第３のトランジスタ１６１と第１のスイッチ１６２を備える。 （もっと読む）

【課題】消費電流を増加させずにスルーレートを向上する差動増幅回路、表示用駆動回路を提供する。
【解決手段】差動増幅回路は、差動信号を入力する入力段と、入力段の出力に基づいて容量性負荷を駆動する出力段とを具備する。入力段は、差動信号を入力する差動信号入力部（ＭＮ１／ＭＮ２、ＭＮ１１／ＭＮ１２／ＭＰ２１／ＭＰ２２）と、差動入力部にバイアス電流を供給する電流源（ＭＮ３、ＭＮ１０／ＭＰ２０）と、電流源（ＭＮ３、ＭＮ１０／ＭＰ２０）に並列に挿入される可変容量（Ｃｓ）を含むスルーレート調整部（４１４、４１５）とを備える。 （もっと読む）

【課題】単一の演算増幅器を使用して積分器と加算器の両方を実現するスイッチトキャパシタ回路を提供する。
【解決手段】１つの入力信号は、（１）１つまたは複数の積分ブランチと、（２）１つまたは複数の第１の加算ブランチとを介して演算増幅器の入力に送られる。第２の入力信号は、１つまたは複数の第２の加算ブランチを介して演算増幅器の入力に送られる。ブランチの各々は、キャパシタと、異なるクロック位相によって制御されるいくつかのスイッチとを含む。スイッチトキャパシタ回路はシングルエンドまたは差動とすることができる。 （もっと読む）

【課題】受信雑音性能の低下をともなうことなく簡易な構成により受信用トランジスタを過入力による破壊から防ぐことのできるバイアス回路を得る。
【解決手段】過入力保護回路を有さない受信用増幅器に用いられるバイアス回路であって、受信用増幅器を構成する受信用トランジスタ２のゲート端子に接続されたゲートバイアス回路８と、受信用トランジスタ２のドレイン端子に接続されたドレインバイアス回路９とを備える。ゲートバイアス回路８は、過入力時における受信用トランジスタ２のゲート電流Ｉｇまたはゲート電圧Ｖｇの変化を検知して変化信号を生成する変化検知手段を有する。ドレインバイアス回路９は、過入力時の変化信号に応答して、受信用トランジスタ２に対するドレイン電圧Ｖｄを低減させる。 （もっと読む）

【課題】高い周波数までの二次歪成分を除去し、出力電流信号の線形性を向上させることができ、二次歪耐性（IIP２）を向上させることができる広帯域増幅器を実現する。
【解決手段】第１及び第２のＭＯＳトランジスタＱ１，Ｑ２による差動対が発生する二次歪成分電流と逆極性の電流信号を差動対の負荷電流源となる第３及び第４のＭＯＳトランジスタＱ３，Ｑ４によって発生し、逆極性の二次歪電流を相互に打ち消し合うように作用させて線形性を向上させ、更に、第１及び第２のＭＯＳトランジスタＱ１，Ｑ２の入力へのバイアスを設定する第１のバイアス回路を第１及び第２のＭＯＳトランジスタのドレイン電流が流れるように、且つ、該ドレイン電流をゲート電圧で二回微分した成分の絶対値が極小となるようなバイアス値を得るようにし、且つ、第３及び第４のＭＯＳトランジスタＱ３，Ｑ４のサイズを二次歪み成分が主成分である電流を生成するように設定する。 （もっと読む）

【課題】ＤＣオフセットキャンセル回路の回路規模と消費電力とを低減する。
【解決手段】差動増幅器５の非反転出力端子と反転出力端子にＤＣオフセットキャンセル回路５１の差動入力端子が接続され、キャンセル回路５１の出力信号は差動増幅器５の出力ＤＣオフセット電圧を低減する。回路５１はオンチップローパスフィルタ５１と直流制御増幅器５１２を有し、フィルタ５１１は第１定電流源ＣＳ１、差動対の第１と第２のトランジスタ素子Ｍp1、Ｍp2、オンチップ容量Ｃ１を含む。第１定電流源ＣＳ１は素子Ｍp1、Ｍp2の共通電極に接続され、回路５１の差動入力端子Ｖinp、Ｖiinは素子Ｍp1、Ｍp2の制御入力電極に接続される。オンチップ容量Ｃ１の一端と他端に素子Ｍp1、Ｍp2の出力電極とが接続され、直流制御増幅器５１２は容量Ｃ１の両端の電圧に直流的に応答する。 （もっと読む）

【課題】ＲＦで動作するシングルエンド出力であるフィードバック型の広帯域増幅器における二次歪み耐性を向上させる。
【解決手段】主増幅ＭＯＳトランジスタＱ１を含むシングルエンド出力であるフィードバック型の主増幅器３１０における電圧−電流変換抵抗素子Ｒ１と並列に主増幅器３１０とは逆極性のＭＯＳトランジスタで構成されたバイパス回路３２０を設け、このバイパス回路３２０の副増幅ＭＯＳトランジスタＱ３へのバイアス値を所定値に合わせ込むことによって、主増幅器３１０に生じる二次歪成分のみに対し逆極性で且つ相似な特性を呈するバイパス作用信号を生成し、該バイパス作用信号で主増幅器３１０に生じる二次歪成分をバイパス回路３２０側に引き込むことによって、主増幅器３１０とバイパス回路３２０とを含む広帯域増幅器３００の二次歪み耐性を向上させる。 （もっと読む）

【課題】０ＶからＶＤＤの範囲でダイナミックに変化する差動入力電圧の全ての入力電圧範囲において出力電流を変化させることができる電圧電流変換回路を提供する。
【解決手段】電圧電流変換回路は、第１および第２の負荷抵抗と第１の電流源との間に接続された第１および第２のＭＯＳトランジスタと、第１および第２の負荷抵抗と第２の電流源との間に接続された第３および第４のＭＯＳトランジスタとを備える。第１および第４のＭＯＳトランジスタのゲートには差動入力電圧の一方および他方が入力され、第２および第３のＭＯＳトランジスタのゲートにはバイアス電圧が入力される。バイアス電圧は、差動入力電圧のいずれかが電源電圧のときを除いて第２および第３のＭＯＳトランジスタの両方がオンする電圧に設定されている。 （もっと読む）

【課題】線形性能が優れたＧｍアンプ、このＧｍアンプを用いて高速動作が可能で、入力電圧範囲が広く、かつ線形性能の優れたＧｍ−Ｃフィルタを提供する。
【解決手段】入力信号が端子１７、１８から供給され、ソース端子が電源端子に接続されるＭＯＳトランジスタ１１、１２、同相制御信号がゲート端子から供給されるＭＯＳトランジスタ１３、１４、出力信号を出力する出力端子対の平均電圧を一定にするためＭＯＳトランジスタ１３、１４のゲート端子に同相制御信号を出力する同相制御アンプ１５、入力信号を入力して、ＭＯＳトランジスタ１１、１２に入力される入力信号の大小に応じて基板電圧を制御する基板制御信号をＭＯＳトランジスタ１１、１２の基板端子に供給する基板電圧制御回路２１、２２によってＧｍアンプを構成する。 （もっと読む）

【課題】外部から入力される電圧の変動による演算増幅器の入力電圧の変動を増幅器としての機能を維持したまま十分に低減することができるシングル差動変換回路を提供する。
【解決手段】シングル差動変換回路を、入力信号と基準電圧を示す信号とがそれぞれ入力され、互いに極性が逆である反転入力端子１０４ａ、非反転入力端子１０４ｃと、互いに極性が逆である非反転出力端子１０４ｂ、反転出力端子１０４ｄと、を備える演算増幅器１０４と、２つの入力端子のうちの一の入力端子と、２つの出力端子のうち、この一の入力端子と極性が同じである出力端子との間に接続される正帰還インピーダンス素子１０３ａ）と、を含むように構成する。 （もっと読む）

【課題】出力電圧におけるひずみを低減すること。
【解決手段】制御回路２７は、第１の差動対２１と高電位電源ＶＤとの間に接続されたトランジスタＴＰ１１に流れるバイアス電流ｉａ１と等しい電流ｉａ３を高電位電源ＶＤとノードＮ１３との間に生成する。また、制御回路２７は、バイアス電圧ＶＧ１に応じた電流ｉｂ２をノードＮ１３とグランドＧＮＤとの間に生成する。ノードＮ１３は、トランジスタＴＰ１３に接続され、電流源として動作するトランジスタＴＰ１２は、トランジスタＴＰ１３に流れる電流ｉａ５と等しいバイアス電流ｉａ２を第２の差動対２２に供給する。そして、制御回路２７は、入力電圧ＶＰがゲートに供給されるトランジスタＴＮ３３により、ノードＮ１３とグランドＧＮＤとの間に流れる電流を制限する。 （もっと読む）

【課題】回路構成を簡素化した電流電圧変換回路を提供することである。
【解決手段】ＮＰＮトランジスタＱ１のエミッタとＰＮＰトランジスタＱ２のエミッタとが入力端子ＩＮに接続される。ＮＰＮトランジスタＱ１のコレクタが定電源Ｖ１ラインに接続され、ＰＮＰトランジスタＱ２のコレクタが電源Ｃ２ラインにされる。ＮＰＮトランジスタＱ１のベースと、ＰＮＰトランジスタＱ２のベースとの間に、バイアス回路２０が接続され、フローティング状態とされる。 （もっと読む）

【課題】100kHz程度以上の高周波領域でも正弦波入力での低ノイズ動作が可能であり、かつ安価な乗算器を提供する。
【解決手段】トランスリニア回路よりなる乗算器要素回路１０１，１０２を備え、乗算器要素回路１０１の入力信号電流源Ｉin１および乗算器要素回路１０２の入力信号電流源Ｉin３の各電流として、いずれも直流のバイアス電流と変調信号の電流との和の電流を入力するとともに、乗算器要素回路１０１の入力信号電流源Ｉin２および乗算器要素回路１０２の入力信号電流源Ｉin４の各電流として、それぞれ直流のバイアス電流とキャリア信号の電流との和の電流，および，直流のバイアス電流とキャリア信号の電流との差の電流を入力し、変調信号の電流とキャリア信号の電流との積に比例した電圧値として、乗算器要素回路１０１，１０２の各出力電圧の電位差Ｖoutを乗算出力信号とする。 （もっと読む）

【課題】消費電流が小さな駆動回路を提供する。
【解決手段】駆動回路７６は、入力電位ＶＩよりも所定電圧高い電位をノードＮ２２に出力するレベルシフト回路６１と、ノードＮ２２の電位よりも所定電圧低い電位をノードＮ３０に出力するプルアップ回路３０と、入力電位ＶＩよりも所定電圧低い電位をノードＮ２７に出力するレベルシフト回路６３と、ノードＮ２７の電位よりも所定電圧高い電位をノードＮ３０に出力するプルダウン回路３３と、一方電極がそれぞれ信号φＢ，／φＢを受け、他方電極がそれぞれノードＮ２２，Ｎ２７に接続されたキャパシタ７６，７７とを備える。入力電位ＶＩの変化時、信号φＢ，／φＢは、それぞれパルス的に「Ｈ」レベルおよび「Ｌ」レベルになる。したがって、低消費電流化と応答速度の高速化が図られる。 （もっと読む）

【課題】バイアス調整回路やプリドライバ回路が不要で、しかも出力波形の波形歪みを低減することが可能なドライバアンプ回路および通信システムを提供する。
【解決手段】スイッチングトランジスタＭ１１〜Ｍ１４を駆動するゲート電圧を均一にするため、スイッチングトランジスタＭ１１〜Ｍ１４を電源およびＧＮＤ側に配置し、さらに、スイッチングトランジスタＭ１１〜Ｍ１４の駆動振幅を安定させるために、各スイッチングトランジスタＭ１１のドレインと出力ノードＮＤ１１、ＮＤ１２間にそれぞれ第１から第４の抵抗素子Ｒ１１〜Ｒ１４を接続している。 （もっと読む）

【課題】消費電流と回路規模を削減しつつ、同相信号除去比を高めることが可能な増幅回路を提供する。
【解決手段】P型トランジスタM１のソース端子がN型トランジスタM３のゲート端子に接続され、P型トランジスタM２のソース端子がN型トランジスタM４のゲート端子に接続され、P型トランジスタM１のドレイン端子がN型トランジスタM３のソース端子に接続され、P型トランジスタM２のドレイン端子がN型トランジスタM４のソース端子に接続され、入力差動対と出力差動対が逆極性を有するトランジスタで構成される。 （もっと読む）

【課題】水晶発振回路の一定の電力消耗を維持できる水晶発振回路用の電圧源回路を提供する。
【解決手段】水晶発振回路用の電圧源回路が提供され、そのうち、電圧源回路および水晶発振回路が同一プロセスにより形成される。電圧源回路が、電流源と、第１ＰＭＯＳと、第１ＮＭＯＳと、調整器ユニットとを含む。電流源が電圧源および出力端間に連結され、そのうち、出力端が参考電圧を出力する。第１ＰＭＯＳおよび第１ＮＭＯＳ双方のゲートおよびドレインが互いに連結されるとともに、第１ＰＭＯＳおよび第１ＮＭＯＳが出力端ならびに接地間に連結される。調整器ユニットが、参考電圧に従って水晶発振回路の電圧源として水晶発振回路への作業電圧を発生させる。 （もっと読む）