定電流回路
【課題】 電流値のバラツキの小さい定電流回路を提供する。
【解決手段】 Ｐチャネルトランジスタ３および９は、互いに比例した定電流を出力する第１および第２の定電流源として機能する。キャパシタ５は、Ｐチャネルトランジスタ３に直列接続されている。放電用スイッチであるＮチャネルトランジスタ６は、周期的にキャパシタ５の充電電荷を放電させる。コンパレータ７は、キャパシタ５の充電電圧Ｖ１が基準電圧Ｖａ以内である期間だけＰチャネルトランジスタ４および１０をＯＮにすることにより第１および第２の定電流源による電流の出力を行わせる。キャパシタ１１、抵抗１２およびキャパシタ１３からなる平滑化回路１９は、第２の定電流源の出力電流を平滑化する。Ｎチャネルトランジスタ１４および１５からなる出力用カレントミラーは、この平滑化回路１９により平滑化された電流に比例した電流を出力する。
【解決手段】 Ｐチャネルトランジスタ３および９は、互いに比例した定電流を出力する第１および第２の定電流源として機能する。キャパシタ５は、Ｐチャネルトランジスタ３に直列接続されている。放電用スイッチであるＮチャネルトランジスタ６は、周期的にキャパシタ５の充電電荷を放電させる。コンパレータ７は、キャパシタ５の充電電圧Ｖ１が基準電圧Ｖａ以内である期間だけＰチャネルトランジスタ４および１０をＯＮにすることにより第１および第２の定電流源による電流の出力を行わせる。キャパシタ１１、抵抗１２およびキャパシタ１３からなる平滑化回路１９は、第２の定電流源の出力電流を平滑化する。Ｎチャネルトランジスタ１４および１５からなる出力用カレントミラーは、この平滑化回路１９により平滑化された電流に比例した電流を出力する。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、各種のアナログ回路等に用いられる定電流回路に関する。
【背景技術】
【０００２】
一般的によく用いられる定電流回路として、基準抵抗の両端間電圧を定電圧化し、このとき基準抵抗に流れる電流に比例した電流をカレントミラーにより出力する構成のものが知られている。図６はこの種の基準抵抗を利用した定電流回路の構成例を示す回路図である。この定電流回路では、ＰチャネルのＭＯＳ（Metal Oxide Semiconductor）型電界効果トランジスタ（以下、単にトランジスタという）２１および２２によりカレントミラーが構成されている。ここで、Ｐチャネルトランジスタ２１および２２は、Ｐ型半導体基板に形成されたＮ型の孤立領域であるＮウェルに各々形成されている。そして、Ｐチャネルトランジスタ２１のソースおよびＰチャネルトランジスタ２１の形成されたＮウェルは電源ＶＤＤに接続されている。また、Ｐチャネルトランジスタ２２のソースおよびＰチャネルトランジスタ２２の形成されたＮウェルも電源ＶＤＤに接続されている。この例ではＰチャネルトランジスタ２１および２２は同じトランジスタサイズを有している。基準抵抗２３は、抵抗値ｒを有しており、Ｐチャネルトランジスタ２１のドレインと接地線との間に介挿されている。コンパレータ２４は、反転入力端子に抵抗２３およびＰチャネルトランジスタ２１のドレインの共通接続点の電圧が与えられ、非反転入力端子に基準電圧Ｖｒｅｆが与えられる。このコンパレータ２４の出力電圧はＰチャネルトランジスタ２１および２２の各ゲートに与えられる。そして、Ｐチャネルトランジスタ２２のドレインがこの定電流回路の出力端子となっている。
【０００３】
この構成によれば、コンパレータ２４により、基準抵抗２３の両端間電圧が基準電圧Ｖｒｅｆとなるように、Ｐチャネルトランジスタ２１および２２の各ゲートに与える電圧が制御される。この結果、基準抵抗２３およびＰチャネルトランジスタ２１に電流Ｖｒｅｆ／ｒが流れ、Ｐチャネルトランジスタ２１とともにカレントミラーを構成するＰチャネルトランジスタ２２から電流Ｉ＝Ｖｒｅｆ／ｒが出力される。なお、このような基準抵抗を利用した定電流回路は例えば特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−２８２３３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述した基準抵抗を利用した定電流回路では、定電流の精度は、基準抵抗の抵抗値の精度に依存する。しかしながら、基準抵抗を半導体集積回路内に形成する場合、抵抗値に±２０％のバラツキが発生するため、定電流回路により得られる定電流のバラツキを２０％以下にすることが困難であるという問題があった。
【０００６】
本発明は以上説明した事情に鑑みてなされたものであり、電流値のバラツキの小さい定電流回路を提供することを目的としている。
【課題を解決するための手段】
【０００７】
この発明は、互いに比例した定電流を出力する第１および第２の定電流源と、キャパシタと、周期的なクロックに同期して、前記キャパシタの充電電圧を初期化し、この初期化後、前記第１の定電流源による前記キャパシタの充電または放電を開始させ、充電または放電による前記キャパシタの充電電圧の変化量が基準電圧に達するまでの間、前記第１の定電流源による前記キャパシタの充電または放電を継続させるとともに、前記第１の定電流源による前記キャパシタの充電または放電を継続させる間だけ前記第２の定電流源による電流の出力を継続させる動作を繰り返す制御回路と、前記第２の定電流源の出力電流を平滑化する平滑化回路とを具備することを特徴とする定電流回路を提供する。
【０００８】
かかる発明によれば、第１の定電流源による充電または放電によりキャパシタの充電電圧を基準電圧だけ変化させるまでの期間、第２の定電流源から平滑化回路への定電流の出力が行われる。このため、第２の定電流源から平滑化回路に供給される平均電流は、基準電圧と、キャパシタの容量値と、キャパシタの充電または放電の周期と、第１の電流源と第２の電流源との電流比により決定され、この平均電流に相当する定電流が平滑化回路から出力される。ここで、キャパシタおよび抵抗を半導体集積回路に形成する場合、キャパシタの容量値のバラツキを抵抗値のバラツキよりも小さくすることが可能である。従って、基準抵抗を利用した定電流回路よりも電流値の精度の高い定電流回路を実現することができる。
【図面の簡単な説明】
【０００９】
【図１】この発明の第１実施形態である定電流回路の構成を示す回路図である。
【図２】同定電流回路の各部の波形を示すタイムチャートである。
【図３】この発明の第２実施形態である定電流回路の構成を示す回路図である。
【図４】この発明の第３実施形態である定電流回路の構成を示す回路図である。
【図５】同定電流回路の各部の波形を示すタイムチャートである。
【図６】従来の定電流回路の構成例を示す回路図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照し、この発明の実施形態について説明する。
【００１１】
＜第１実施形態＞
図１は、この発明の第１実施形態である定電流回路の構成を示す回路図である。図１において、Ｎチャネルトランジスタ６、１４および１５は、Ｐ型半導体基板に各々形成されている。そして、Ｐ型半導体基板は、接地電位に固定されている。また、Ｐチャネルトランジスタ１、３、４、９および１０は、Ｐ型半導体基板に形成された孤立したＮ型不純物領域であるＮウェルに各々形成されている。
【００１２】
Ｐチャネルトランジスタ１および定電流源２は、電源ＶＤＤおよび接地線間に直列に介挿されている。さらに詳述すると、Ｐチャネルトランジスタ１のソースとＰチャネルトランジスタ１の属するＮウェルは電源ＶＤＤに接続され、Ｐチャネルトランジスタ１のゲートおよびドレインは共通接続されている。そして、このＰチャネルトランジスタ１のゲートおよびドレインの共通接続点と接地線との間に電流値Ｉａの定電流源２が介挿されている。この定電流源２は、例えば前掲図６の定電流回路のような抵抗を利用した構成のものでもよい。本実施形態の特徴は、この定電流源２の電流の精度が良くなくても、高精度の出力電流ＩＯＵＴが定電流回路から得られるようにした点にある。なお、定電流源２の電流の精度が良くなくても高精度の出力電流ＩＯＵＴが得られる理由については後述する。
【００１３】
Ｐチャネルトランジスタ１および３は、第１のカレントミラーを構成している。さらに詳述すると、Ｐチャネルトランジスタ３のソースとＰチャネルトランジスタ３の属するＮウェルは電源ＶＤＤに接続され、Ｐチャネルトランジスタ３のゲートは、Ｐチャネルトランジスタ１のゲートおよびドレインの共通接続点に接続されている。そして、Ｐチャネルトランジスタ３のドレインが第１のカレントミラーの電流出力端子となっている。
【００１４】
Ｐチャネルトランジスタ１および９は、第２のカレントミラーを構成している。さらに詳述すると、Ｐチャネルトランジスタ９のソースとＰチャネルトランジスタ９の属するＮウェルは電源ＶＤＤに接続され、Ｐチャネルトランジスタ９のゲートは、Ｐチャネルトランジスタ１のゲートおよびドレインの共通接続点に接続されている。そして、Ｐチャネルトランジスタ９のドレインが第２のカレントミラーの電流出力端子となっている。
【００１５】
ここで、Ｐチャネルトランジスタ１、３および９は、同じチャネル長を有している。また、Ｐチャネルトランジスタ１のチャネル幅をＷとした場合、Ｐチャネルトランジスタ３のチャネル幅はＷ、Ｐチャネルトランジスタ９のチャネル幅はｎＷ（ｎは任意の定数）となっている。従って、Ｐチャネルトランジスタ３は電流値Ｉａの定電流源、Ｐチャネルトランジスタ９は電流値ｎＩａの定電流源として機能する。このように、本実施形態において、Ｐチャネルトランジスタ３および９は、互いに比例した定電流を出力する第１および第２の定電流源として機能する。
【００１６】
キャパシタ５は、容量値Ｃを有しており、一方の電極が接地されている。第１のスイッチであるＰチャネルトランジスタ４は、ドレインがキャパシタ５の他方の電極に接続されている。また、Ｐチャネルトランジスタ４のソースとＰチャネルトランジスタ４が形成されたＮウェルは、第１のカレントミラーの出力端子であるＰチャネルトランジスタ３のドレインに接続されている。
【００１７】
Ｎチャネルトランジスタ６は、キャパシタ５の充電電荷を周期的に放電させる放電用スイッチとして設けられたものである。このＮチャネルトランジスタ６のドレインは、Ｐチャネルトランジスタ４のドレインとキャパシタＣの電極との共通接続点に接続され、ソースは接地線に接続されている。そして、Ｎチャネルトランジスタ６のゲートには、一定周波数ｆのクロックＣＬＫが与えられる。
【００１８】
Ｐチャネルトランジスタ１０は、第２のスイッチとして設けられたものである。このＰチャネルトランジスタ１０のソースおよびＰチャネルトランジスタ１０の形成されたＮウェルは、第２のカレントミラーを構成するＰチャネルトランジスタ９のドレインに接続されている。
【００１９】
キャパシタ１１、抵抗１２およびキャパシタ１３は、第２のスイッチを介して出力される第２のカレントミラーの出力電流を平滑化する平滑化回路１９を構成している。さらに詳述すると、キャパシタ１１は、第２のスイッチであるＰチャネルトランジスタ１０のドレインと接地線との間に介挿されている。そして、抵抗１２およびキャパシタ１３は、Ｐチャネルトランジスタ１０のドレインに接続されたキャパシタ１１の電極と接地線との間に直列に介挿されている。抵抗１２とキャパシタ１３との共通接続点が平滑化回路１９の出力端子となっている。
【００２０】
コンパレータ７は、反転入力端子に基準電圧源８が出力する基準電圧Ｖａが与えられ、非反転入力端子にキャパシタ５の充電電圧Ｖ１が与えられる。このコンパレータ７は、キャパシタ５の充電電圧Ｖ１が基準電圧Ｖａ以内である期間だけ第１および第２のスイッチであるＰチャネルトランジスタ４および１０に対する各ゲート電圧をＬレベルとし、Ｐチャネルトランジスタ４および１０をＯＮにする。本実施形態では、このコンパレータ７とＰチャネルトランジスタ４および１０により、キャパシタ５の充電電圧Ｖ１が基準電圧Ｖａ以内である期間だけＰチャネルトランジスタ３（第１の定電流源）からキャパシタ５への電流の出力およびＰチャネルトランジスタ９（第２の定電流源）から平滑化回路１９への電流の出力を行わせる制御回路が構成されている。
【００２１】
Ｎチャネルトランジスタ１４および１５は、平滑化回路１９により平滑化された電流に比例した出力電流ＩＯＵＴを出力する出力用カレントミラーを構成している。さらに詳述すると、Ｎチャネルトランジスタ１４および１５は、各々ソースが接地されている。また、Ｎチャネルトランジスタ１４および１５のゲートとＮチャネルトランジスタ１４のドレインは、平滑化回路１９の出力端子である抵抗１２およびキャパシタ１３の共通接続点に接続されている。そして、Ｎチャネルトランジスタ１５のドレインが電流ＩＯＵＴを出力する出力用カレントミラーの出力端子となっている。
【００２２】
図２は本実施形態による定電流回路の各部の波形を示すタイムチャートである。以下、図２を参照し、本実施形態の動作を説明する。本実施形態では、図２に示すように、所定のパルス幅を有する正極性のクロックＣＬＫが１／ｆの時間間隔で発生され、このクロックＣＬＫが発生される都度、放電用スイッチたるＮチャネルトランジスタ６がＯＮとなり、キャパシタ５の放電が行われ、キャパシタ５の充電電圧Ｖ１が０Ｖとなる。
【００２３】
このようにしてキャパシタ５の充電電圧Ｖ１が基準電圧Ｖａよりも低くなると、コンパレータ７は、Ｐチャネルトランジスタ４および１０に対する各ゲート電圧をＬレベルとし、Ｐチャネルトランジスタ４および１０をＯＮにする。そして、クロックＣＬＫがＬレベルとなってＮチャネルトランジスタ６がＯＦＦになると、第１の定電流源であるＰチャネルトランジスタ３からの定電流Ｉ１＝ＩａがＰチャネルトランジスタ４を介してキャパシタ５に流れ込み、キャパシタ５の充電電圧Ｖ１が直線的に上昇する。一方、第２の定電流源であるＰチャネルトランジスタ９からの定電流Ｉ２＝ｎＩａがＰチャネルトランジスタ１０を通過し、キャパシタ１１、抵抗１２およびキャパシタ１３からなる平滑化回路１９に供給される。このＰチャネルトランジスタ３からキャパシタ５への定電流Ｉ１＝Ｉａの供給と、Ｐチャネルトランジスタ９から平滑化回路１９への定電流Ｉ２＝ｎＩａの供給は、キャパシタ５の充電電圧Ｖ１が基準電圧Ｖａ以内である期間だけ継続される。この間、平滑化回路１９では、キャパシタ１１の充電電圧Ｖ２が上昇する。
【００２４】
そして、キャパシタ５の充電電圧Ｖ１が基準電圧Ｖａに到達すると、コンパレータ７は、Ｐチャネルトランジスタ４および１０に対する各ゲート電圧をＨレベルとし、Ｐチャネルトランジスタ４および１０をＯＦＦにする。これによりＰチャネルトランジスタ４を介してキャパシタ５へ流れ込む電流Ｉ１は０になり、Ｐチャネルトランジスタ１０を介して平滑化回路１９へ供給される電流Ｉ２も０になる。このため、キャパシタ５の充電電圧Ｖ１が基準電圧Ｖａに到達した以降は、再びクロックＣＬＫが発生するまでの間、キャパシタ５の充電電圧Ｖ１は基準電圧Ｖａと同じレベルを維持する。また、平滑化回路１９ではキャパシタ１１に充電された電荷が抵抗１２を介してキャパシタ１３およびＮチャネルトランジスタ１４側へと放電され、キャパシタ１１の充電電圧Ｖ２はキャパシタ１１および１３の合成容量と抵抗１２の抵抗値により定まる時定数に従って緩やかに低下する。
本実施形態による定電流回路では、クロックＣＬＫが発生する都度、以上の動作が繰り返される。
【００２５】
ここで、クロックＣＬＫの発生後、キャパシタ５の充電電圧Ｖ１が０Ｖから基準電圧Ｖａまで上昇するのに要する時間Ｔａは、次式により与えられる。
Ｔａ＝Ｖａ・Ｃ／Ｉａ ……（１）
この時間Ｔａの間にＰチャネルトランジスタ１０を介して平滑化回路１９に供給される電荷Ｑａは、次式により与えられる。
Ｑａ＝ｎ・Ｉａ・Ｔａ ……（２）
従って、平滑化回路１９を介してＮチャネルトランジスタ１４に流れ込む平均電流Ｉ３ａｖｅは、次式により与えられ、この平均電流Ｉ３ａｖｅに比例した電流が定電流回路の出力電流ＩＯＵＴとなる。
Ｉ３ａｖｅ＝ｆ・Ｑａ
＝ｆ・ｎ・Ｉａ・Ｔａ
＝ｆ・ｎ・Ｉａ・（Ｖａ・Ｃ／Ｉａ）
＝ｆ・Ｖａ・Ｃ・ｎ ……（３）
ここで、平滑化回路１９の時定数を十分に大きくすれば、定電流回路の出力電流ＩＯＵＴのリップルを十分に小さくし、出力電流ＩＯＵＴを上記式（３）のＩ３ａｖｅに比例した電流値に安定化することができる。
【００２６】
以上のように、本実施形態によれば、定電流回路の出力電流ＩＯＵＴは、容量値Ｃに依存した値となり、定電流源２の電流値Ｉａには依存しない。従って、定電流源２が例えば前掲図６の定電流回路のような抵抗を利用した構成のものであり、電流値Ｉａのバラツキが大きい場合であっても、その影響によって定電流回路の出力電流ＩＯＵＴがばらつくことはない。また、定電流回路の出力電流ＩＯＵＴは、キャパシタ５の容量値Ｃに依存するが、半導体集積回路にキャパシタを形成する場合のキャパシタの容量値のバラツキは±１０％程度であり、抵抗のバラツキよりも十分に小さい。従って、定電流回路の出力電流ＩＯＵＴのバラツキを小さくすることができる。また、本実施形態によれば、出力用カレントミラーにより平滑化回路１９により平滑化された電流Ｉ３ａｖｅに比例した出力電流ＩＯＵＴを出力するので、出力電流ＩＯＵＴの供給先の負荷が変動する状況においても出力電流ＩＯＵＴを安定化することができる。
【００２７】
＜第２実施形態＞
図３は、この発明の第２実施形態である定電流回路の構成を示す回路図である。上記第１実施形態では、キャパシタ５の充電電圧Ｖ１が基準電圧Ｖａ以内である期間だけ第１および第２の定電流源（Ｐチャネルトランジスタ３による第１のカレントミラーおよびＰチャネルトランジスタ９による第２のカレントミラー）による電流の出力を行わせる制御回路を、Ｐチャネルトランジスタ４および１０と、コンパレータ７により構成した。これに対し、本実施形態では、Ｐチャネルトランジスタ４および１０が取り除かれており、その代わりに、Ｐチャネルトランジスタ１６がＰチャネルトランジスタ１および定電流源２間に介挿されている。そして、Ｐチャネルトランジスタ１６のゲートには、コンパレータ７の出力信号が与えられる。また、Ｐチャネルトランジスタ１、３および９の各ゲートの共通接続点と電源ＶＤＤとの間に抵抗１７が介挿されている。この抵抗１７は、Ｐチャネルトランジスタ１６がＯＦＦとなったときにＰチャネルトランジスタ１、３および９の各ゲート電圧をＨレベルとし、Ｐチャネルトランジスタ１、３および９をＯＦＦさせるための抵抗である。
【００２８】
本実施形態では、コンパレータ７とＰチャネルトランジスタ１６が制御回路を構成している。すなわち、本実施形態において、コンパレータ７は、キャパシタ５の充電電圧Ｖ１が基準電圧Ｖａ以内である期間だけＰチャネルトランジスタ１６をＯＮにして、第１の電流源であるＰチャネルトランジスタ３からキャパシタ５への電流の出力と、第２の電流源であるＰチャネルトランジスタ９から平滑化回路１９への電流の出力とを行わせる。本実施形態では、抵抗１７が設けられているため、Ｐチャネルトランジスタ１に流れる電流は定電流源２の電流値Ｉａよりも少なくなる。しかしながら、Ｐチャネルトランジスタ３および９に流れる各電流間には比例関係が成立し、前掲式（３）の平均電流Ｉ３ａｖｅがＮチャネルトランジスタ１４に流れる。従って、本実施形態においても上記第１実施形態と同様な効果が得られる。
【００２９】
＜第３実施形態＞
図４は、この発明の第３実施形態である定電流回路の構成を示す回路図である。図４において、Ｐチャネルトランジスタ２６、３４および３５は、Ｎ型半導体基板に形成されている。そして、Ｎ型半導体基板は、電源ＶＤＤに接続されている。また、また、Ｎチャネルトランジスタ２１、２３、２４、２９および３０は、Ｎ型半導体基板に形成された孤立したＰウェルに形成されている。
【００３０】
Ｎチャネルトランジスタ２１および定電流源２２は、電源ＶＤＤおよび接地線間に直列に介挿されている。さらに詳述すると、Ｎチャネルトランジスタ２１のソースとＮチャネルトランジスタ２１の属するＰウェルは接地され、Ｎチャネルトランジスタ２１のゲートおよびドレインは共通接続されている。そして、このＮチャネルトランジスタ２１のゲートおよびドレインの共通接続点と電源ＶＤＤとの間に電流値Ｉａの定電流源２２が介挿されている。上記第１実施形態と同様、この定電流源２２は、例えば前掲図６の定電流回路のような抵抗を利用した構成のものでもよい。
【００３１】
Ｎチャネルトランジスタ２１および２３は、第１のカレントミラーを構成しており、Ｎチャネルトランジスタ２３のドレインが第１のカレントミラーの電流出力端子となっている。また、Ｎチャネルトランジスタ２１および２９は、第２のカレントミラーを構成しており、Ｎチャネルトランジスタ２９のドレインが第２のカレントミラーの電流出力端子となっている。
【００３２】
ここで、Ｎチャネルトランジスタ２１、２３および２９は、同じチャネル長を有している。また、Ｎチャネルトランジスタ２１のチャネル幅をＷとした場合、Ｎチャネルトランジスタ２３のチャネル幅はＷ、Ｎチャネルトランジスタ２９のチャネル幅はｎＷ（ｎは任意の定数）となっている。従って、Ｎチャネルトランジスタ２３は電流値Ｉａの第１の定電流源、Ｐチャネルトランジスタ２９は電流値ｎＩａの第２の定電流源として機能する。
【００３３】
キャパシタ２５は、容量値Ｃを有しており、一方の電極が接地されている。Ｎチャネルトランジスタ２４は、ドレインがキャパシタ２５の他方の電極に接続されている。また、Ｎチャネルトランジスタ２４のソースとＮチャネルトランジスタ２４が形成されたＰウェルは、第１のカレントミラーの出力端子であるＮチャネルトランジスタ２３のドレインに接続されている。このＮチャネルトランジスタ２４は、第１の定電流源であるＮチャネルトランジスタ２３をキャパシタ２５に接続する第１のスイッチとして機能する。
【００３４】
Ｐチャネルトランジスタ２６は、キャパシタ２５の充電電圧を周期的に電源ＶＤＤのレベルに初期化する充電用スイッチとして設けられたものである。このＰチャネルトランジスタ２６のドレインは、Ｎチャネルトランジスタ２４のドレインとキャパシタＣの電極との共通接続点に接続され、ソースは電源ＶＤＤに接続されている。そして、Ｐチャネルトランジスタ２６のゲートには、一定周波数ｆのクロックＣＬＫＢが与えられる。
【００３５】
Ｎチャネルトランジスタ３０は、第２の電流源であるＮチャネルトランジスタ２９を平滑化回路３９に接続する第２のスイッチとして機能する。さらに詳述すると、Ｎチャネルトランジスタ３０のソースおよびＮチャネルトランジスタ３０の形成されたＰウェルは、第２のカレントミラーを構成するＮチャネルトランジスタ２９のドレインに接続されている。そして、Ｎチャネルトランジスタ３０のドレインは、平滑化回路３９に接続されている。
【００３６】
平滑化回路３９は、キャパシタ３１、抵抗３２およびキャパシタ３３を有している。ここで、キャパシタ３１は、Ｎチャネルトランジスタ３０のドレインと電源ＶＤＤとの間に介挿されている。そして、抵抗３２およびキャパシタ３３は、Ｎチャネルトランジスタ３０のドレインに接続されたキャパシタ３１の電極と電源ＶＤＤとの間に直列に介挿されている。そして、抵抗３２とキャパシタ３３との共通接続点が平滑化回路３９の出力端子となっている。
【００３７】
コンパレータ２７の反転入力端子と電源ＶＤＤとの間には基準電圧Ｖａを出力する基準電圧源２８が介挿されており、同反転入力端子には電圧ＶＤＤ−Ｖａが与えられる。また、コンパレータ２７の非反転入力端子にはキャパシタ２５の充電電圧Ｖ１’が与えられる。このコンパレータ２７は、キャパシタ２５の充電電圧Ｖ１’が電圧ＶＤＤ−Ｖａ以上である期間だけＮチャネルトランジスタ２４および３０に対する各ゲート電圧をＨレベルとし、Ｎチャネルトランジスタ２４および３０をＯＮにする。本実施形態では、このコンパレータ２７と第１および第２のスイッチであるＮチャネルトランジスタ２４および３０により、キャパシタ２５の充電電圧Ｖ１’の電源電圧ＶＤＤからの低下量が基準電圧Ｖａ以内である期間だけＮチャネルトランジスタ２３（第１の定電流源）によるキャパシタ２５の放電およびＮチャネルトランジスタ２９（第２の定電流源）から平滑化回路３９への電流の出力を行わせる制御回路が構成されている。
【００３８】
Ｐチャネルトランジスタ３４および３５は、平滑化回路３９により平滑化された電流に比例した電流ＩＯＵＴを出力する出力用カレントミラーを構成している。さらに詳述すると、Ｐチャネルトランジスタ３４および３５は、各々ソースが電源ＶＤＤに接続されている。また、Ｐチャネルトランジスタ３４および３５のゲートとＰチャネルトランジスタ３４のドレインは、平滑化回路３９の出力端子である抵抗３２およびキャパシタ３３の共通接続点に接続されている。そして、Ｐチャネルトランジスタ３５のドレインが電流ＩＯＵＴを出力する出力用カレントミラーの出力端子となっている。
【００３９】
図５は本実施形態による定電流回路の各部の波形を示すタイムチャートである。以下、図５を参照し、本実施形態の動作を説明する。本実施形態では、図５に示すように、所定のパルス幅を有する負極性のクロックＣＬＫＢが１／ｆの時間間隔で発生され、このクロックＣＬＫＢが発生される都度、充電用スイッチたるＰチャネルトランジスタ２６がＯＮとなり、キャパシタ２５の充電電圧Ｖ１’が電源電圧ＶＤＤに初期化される。
【００４０】
このようにしてキャパシタ２５の充電電圧Ｖ１’が電源電圧ＶＤＤに初期化されると、コンパレータ２７は、Ｎチャネルトランジスタ２４および３０に対する各ゲート電圧をＨレベルとし、Ｎチャネルトランジスタ２４および３０をＯＮにする。そして、クロックＣＬＫＢがＨレベルとなってＰチャネルトランジスタ２６がＯＦＦになると、キャパシタ２５からＮチャネルトランジスタ２４を介して第１の定電流源であるＮチャネルトランジスタ２３に電流Ｉ１＝Ｉａが流れ、キャパシタ２５の充電電圧Ｖ１’が直線的に低下する。一方、第２の定電流源であるＮチャネルトランジスタ２９からＮチャネルトランジスタ３０を介して平滑化回路３９に電流Ｉ２＝ｎＩａが供給される。この電流Ｉ１＝Ｉａのキャパシタ２５からの放電と、Ｎチャネルトランジスタ２９から平滑化回路３９への電流Ｉ２＝ｎＩａの供給は、キャパシタ２５の充電電圧Ｖ１’の電源電圧ＶＤＤからの低下量が基準電圧Ｖａ以内である期間だけ継続される。この間、平滑化回路３９では、キャパシタ３１の充電が行われ、Ｎチャネルトランジスタ３０のドレインの電圧Ｖ２’が低下する。
【００４１】
そして、キャパシタ２５の充電電圧Ｖ１’の電源電圧ＶＤＤからの低下量が基準電圧Ｖａに到達すると、コンパレータ２７は、Ｎチャネルトランジスタ２４および３０に対する各ゲート電圧をＬレベルとし、Ｎチャネルトランジスタ２４および３０をＯＦＦにする。これによりキャパシタ２５からＮチャネルトランジスタ２４を介してＮチャネルトランジスタ２３に流れ込む電流Ｉ１は０になり、Ｎチャネルトランジスタ３０を介して平滑化回路３９へ供給される電流Ｉ２も０になる。このため、キャパシタ２５の充電電圧Ｖ１’が電圧ＶＤＤ−Ｖａに到達した以降は、再びクロックＣＬＫＢが発生するまでの間、キャパシタ２５の充電電圧Ｖ１’は電圧ＶＤＤ−Ｖａと同じレベルを維持する。また、平滑化回路３９ではキャパシタ３１に充電された電荷が抵抗３２を介してキャパシタ３３およびＰチャネルトランジスタ３４側へと放電され、電圧Ｖ２’はキャパシタ３１および３３の合成容量と抵抗３２の抵抗値により定まる時定数に従って緩やかに上昇する。
【００４２】
本実施形態による定電流回路では、クロックＣＬＫＢが発生する都度、以上の動作が繰り返される。本実施形態においても上記第１実施形態と同様な効果が得られる。すなわち、Ｐチャネルトランジスタ３４から流れ出す平均電流Ｉ３ａｖｅは、式（３）に示すものと同じ電流値になる。
【００４３】
＜他の実施形態＞
以上、この発明の第１〜第３実施形態について説明したが、これ以外にも、この発明には他の実施形態が考えられる。例えば次の通りである。
【００４４】
（１）上記第１実施形態において、Ｐチャネルトランジスタ４および１０を設ける代わりに、Ｐチャネルトランジスタ１、３および９の各ゲートの共通接続点と電源ＶＤＤとの間にスイッチを介挿し、コンパレータ７の出力信号がＬレベルであるときはこのスイッチをＯＦＦさせ、コンパレータ７の出力信号がＨレベルであるときはこのスイッチをＯＮさせるように構成してもよい。この態様によれば、キャパシタ５の充電電圧Ｖ１が基準電圧Ｖａ以内である期間はスイッチがＯＦＦとなってＰチャネルトランジスタ３および９が定電流の出力を行い、キャパシタ５の充電電圧Ｖ１が基準電圧Ｖａに到達すると、スイッチがＯＮとなってＰチャネルトランジスタ３および９がＯＦＦとなり、Ｐチャネルトランジスタ３および９による電流の出力が停止する。従って、上記第１実施形態と同様な効果が得られる。
【００４５】
（２）上記各実施形態では、定電流回路を構成するスイッチング素子として電界効果トランジスタを使用したが、バイポーラトランジスタを使用してもよい。
【００４６】
（３）上記各実施形態では、出力用カレントミラーを用いたが、平滑化回路１９の出力電流を定電流回路の出力電流ＩＯＵＴとしてもよい。
【００４７】
（４）上記第１実施形態から上記第２実施形態への変形を上記第３実施形態に適用してもよい。すなわち、上記第３実施形態（図４）において、Ｎチャネルトランジスタ２４および３０を省略し、Ｎチャネルトランジスタ２１のゲートおよびドレインの共通接続点と、定電流源２２との間にコンパレータ２７の出力信号がＨレベルである場合だけＯＮとなるＮチャネルトランジスタを設け、さらにＮチャネルトランジスタ２１のゲートおよびドレインの共通接続点と接地線との間に抵抗を介挿するのである。この態様においても、上記各実施形態と同様な効果が得られる。
【００４８】
（５）上記第１および第２実施形態では、キャパシタ５の充電電圧Ｖ１を周期的に０Ｖに初期化した。また、上記第３実施形態では、キャパシタ２５の充電電圧Ｖ１’を周期的に電源電圧ＶＤＤに初期化した。しかし、キャパシタの初期電圧は、このような電圧である必要はなく、任意の電圧でよい。
【００４９】
（６）上記式（３）から明らかなように、定電流回路の出力電流ＩＯＵＴの電流値は、上記第１実施形態（図１）、第２実施形態（図３）におけるキャパシタ５または上記第３実施形態（図４）におけるキャパシタ２５を容量値Ｃと、上記第１実施形態（図１）、第２実施形態（図３）における基準電圧源８または上記第３実施形態（図４）における基準電圧源２８の電圧値Ｖａと、上記第１実施形態（図１）、第２実施形態（図３）におけるＰチャネルトランジスタ９のチャネル幅のＰチャネルトランジスタ１および３のチャネル幅に対する比ｎまたは第３実施形態（図４）におけるＮチャネルトランジスタ２９のチャネル幅のＮチャネルトランジスタ２１および２３のチャネル幅に対する比ｎとに依存する。
【００５０】
そこで、次のようにして出力電流ＩＯＵＴの電流値が可変の定電流回路を構成してもよい。
ａ．上記第１実施形態（図１）、第２実施形態（図３）におけるキャパシタ５または上記第３実施形態（図４）におけるキャパシタ２５を容量値Ｃが可変のキャパシタとすることにより、出力電流ＩＯＵＴの電流値が可変の定電流回路を構成する。容量値Ｃが可変のキャパシタ５または２５は、例えば複数のキャパシタとこれらのキャパシタ間の接続状態を切り換えることにより並列接続されたキャパシタの個数を切り換えるためのスイッチとからなる周知の構成のものを使用すればよい。
ｂ．上記第１実施形態（図１）、第２実施形態（図３）における基準電圧源８または上記第３実施形態（図４）における基準電圧源２８を電圧値Ｖａが可変の基準電圧源とすることにより、出力電流ＩＯＵＴの電流値が可変の定電流回路を構成する。
ｃ．上記第１実施形態（図１）、第２実施形態（図３）における例えばＰチャネルトランジスタ９または第３実施形態（図４）における例えばＮチャネルトランジスタ２９のチャネル幅を可変にすることにより、出力電流ＩＯＵＴの電流値が可変の定電流回路を構成する。チャネル幅が可変のトランジスタは、例えば複数のトランジスタとこれらのトランジスタ間の接続状態を切り換えることにより並列接続されたトランジスタの個数を切り換えるためのスイッチとからなる周知の構成のものを使用すればよい。
【符号の説明】
【００５１】
１，３，４，９，１０，１６，２６，３４，３５…Ｐチャネルトランジスタ、６，１４，１５，２１，２３，２４，２９，３０…Ｎチャネルトランジスタ、５，１１，１３，２５，３１，３３…キャパシタ、２，２２…定電流源、８，２８…基準電圧源、１９，３９…平滑化回路、１２，１７，３２…抵抗、７，２７…コンパレータ。
【技術分野】
【０００１】
この発明は、各種のアナログ回路等に用いられる定電流回路に関する。
【背景技術】
【０００２】
一般的によく用いられる定電流回路として、基準抵抗の両端間電圧を定電圧化し、このとき基準抵抗に流れる電流に比例した電流をカレントミラーにより出力する構成のものが知られている。図６はこの種の基準抵抗を利用した定電流回路の構成例を示す回路図である。この定電流回路では、ＰチャネルのＭＯＳ（Metal Oxide Semiconductor）型電界効果トランジスタ（以下、単にトランジスタという）２１および２２によりカレントミラーが構成されている。ここで、Ｐチャネルトランジスタ２１および２２は、Ｐ型半導体基板に形成されたＮ型の孤立領域であるＮウェルに各々形成されている。そして、Ｐチャネルトランジスタ２１のソースおよびＰチャネルトランジスタ２１の形成されたＮウェルは電源ＶＤＤに接続されている。また、Ｐチャネルトランジスタ２２のソースおよびＰチャネルトランジスタ２２の形成されたＮウェルも電源ＶＤＤに接続されている。この例ではＰチャネルトランジスタ２１および２２は同じトランジスタサイズを有している。基準抵抗２３は、抵抗値ｒを有しており、Ｐチャネルトランジスタ２１のドレインと接地線との間に介挿されている。コンパレータ２４は、反転入力端子に抵抗２３およびＰチャネルトランジスタ２１のドレインの共通接続点の電圧が与えられ、非反転入力端子に基準電圧Ｖｒｅｆが与えられる。このコンパレータ２４の出力電圧はＰチャネルトランジスタ２１および２２の各ゲートに与えられる。そして、Ｐチャネルトランジスタ２２のドレインがこの定電流回路の出力端子となっている。
【０００３】
この構成によれば、コンパレータ２４により、基準抵抗２３の両端間電圧が基準電圧Ｖｒｅｆとなるように、Ｐチャネルトランジスタ２１および２２の各ゲートに与える電圧が制御される。この結果、基準抵抗２３およびＰチャネルトランジスタ２１に電流Ｖｒｅｆ／ｒが流れ、Ｐチャネルトランジスタ２１とともにカレントミラーを構成するＰチャネルトランジスタ２２から電流Ｉ＝Ｖｒｅｆ／ｒが出力される。なお、このような基準抵抗を利用した定電流回路は例えば特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−２８２３３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述した基準抵抗を利用した定電流回路では、定電流の精度は、基準抵抗の抵抗値の精度に依存する。しかしながら、基準抵抗を半導体集積回路内に形成する場合、抵抗値に±２０％のバラツキが発生するため、定電流回路により得られる定電流のバラツキを２０％以下にすることが困難であるという問題があった。
【０００６】
本発明は以上説明した事情に鑑みてなされたものであり、電流値のバラツキの小さい定電流回路を提供することを目的としている。
【課題を解決するための手段】
【０００７】
この発明は、互いに比例した定電流を出力する第１および第２の定電流源と、キャパシタと、周期的なクロックに同期して、前記キャパシタの充電電圧を初期化し、この初期化後、前記第１の定電流源による前記キャパシタの充電または放電を開始させ、充電または放電による前記キャパシタの充電電圧の変化量が基準電圧に達するまでの間、前記第１の定電流源による前記キャパシタの充電または放電を継続させるとともに、前記第１の定電流源による前記キャパシタの充電または放電を継続させる間だけ前記第２の定電流源による電流の出力を継続させる動作を繰り返す制御回路と、前記第２の定電流源の出力電流を平滑化する平滑化回路とを具備することを特徴とする定電流回路を提供する。
【０００８】
かかる発明によれば、第１の定電流源による充電または放電によりキャパシタの充電電圧を基準電圧だけ変化させるまでの期間、第２の定電流源から平滑化回路への定電流の出力が行われる。このため、第２の定電流源から平滑化回路に供給される平均電流は、基準電圧と、キャパシタの容量値と、キャパシタの充電または放電の周期と、第１の電流源と第２の電流源との電流比により決定され、この平均電流に相当する定電流が平滑化回路から出力される。ここで、キャパシタおよび抵抗を半導体集積回路に形成する場合、キャパシタの容量値のバラツキを抵抗値のバラツキよりも小さくすることが可能である。従って、基準抵抗を利用した定電流回路よりも電流値の精度の高い定電流回路を実現することができる。
【図面の簡単な説明】
【０００９】
【図１】この発明の第１実施形態である定電流回路の構成を示す回路図である。
【図２】同定電流回路の各部の波形を示すタイムチャートである。
【図３】この発明の第２実施形態である定電流回路の構成を示す回路図である。
【図４】この発明の第３実施形態である定電流回路の構成を示す回路図である。
【図５】同定電流回路の各部の波形を示すタイムチャートである。
【図６】従来の定電流回路の構成例を示す回路図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照し、この発明の実施形態について説明する。
【００１１】
＜第１実施形態＞
図１は、この発明の第１実施形態である定電流回路の構成を示す回路図である。図１において、Ｎチャネルトランジスタ６、１４および１５は、Ｐ型半導体基板に各々形成されている。そして、Ｐ型半導体基板は、接地電位に固定されている。また、Ｐチャネルトランジスタ１、３、４、９および１０は、Ｐ型半導体基板に形成された孤立したＮ型不純物領域であるＮウェルに各々形成されている。
【００１２】
Ｐチャネルトランジスタ１および定電流源２は、電源ＶＤＤおよび接地線間に直列に介挿されている。さらに詳述すると、Ｐチャネルトランジスタ１のソースとＰチャネルトランジスタ１の属するＮウェルは電源ＶＤＤに接続され、Ｐチャネルトランジスタ１のゲートおよびドレインは共通接続されている。そして、このＰチャネルトランジスタ１のゲートおよびドレインの共通接続点と接地線との間に電流値Ｉａの定電流源２が介挿されている。この定電流源２は、例えば前掲図６の定電流回路のような抵抗を利用した構成のものでもよい。本実施形態の特徴は、この定電流源２の電流の精度が良くなくても、高精度の出力電流ＩＯＵＴが定電流回路から得られるようにした点にある。なお、定電流源２の電流の精度が良くなくても高精度の出力電流ＩＯＵＴが得られる理由については後述する。
【００１３】
Ｐチャネルトランジスタ１および３は、第１のカレントミラーを構成している。さらに詳述すると、Ｐチャネルトランジスタ３のソースとＰチャネルトランジスタ３の属するＮウェルは電源ＶＤＤに接続され、Ｐチャネルトランジスタ３のゲートは、Ｐチャネルトランジスタ１のゲートおよびドレインの共通接続点に接続されている。そして、Ｐチャネルトランジスタ３のドレインが第１のカレントミラーの電流出力端子となっている。
【００１４】
Ｐチャネルトランジスタ１および９は、第２のカレントミラーを構成している。さらに詳述すると、Ｐチャネルトランジスタ９のソースとＰチャネルトランジスタ９の属するＮウェルは電源ＶＤＤに接続され、Ｐチャネルトランジスタ９のゲートは、Ｐチャネルトランジスタ１のゲートおよびドレインの共通接続点に接続されている。そして、Ｐチャネルトランジスタ９のドレインが第２のカレントミラーの電流出力端子となっている。
【００１５】
ここで、Ｐチャネルトランジスタ１、３および９は、同じチャネル長を有している。また、Ｐチャネルトランジスタ１のチャネル幅をＷとした場合、Ｐチャネルトランジスタ３のチャネル幅はＷ、Ｐチャネルトランジスタ９のチャネル幅はｎＷ（ｎは任意の定数）となっている。従って、Ｐチャネルトランジスタ３は電流値Ｉａの定電流源、Ｐチャネルトランジスタ９は電流値ｎＩａの定電流源として機能する。このように、本実施形態において、Ｐチャネルトランジスタ３および９は、互いに比例した定電流を出力する第１および第２の定電流源として機能する。
【００１６】
キャパシタ５は、容量値Ｃを有しており、一方の電極が接地されている。第１のスイッチであるＰチャネルトランジスタ４は、ドレインがキャパシタ５の他方の電極に接続されている。また、Ｐチャネルトランジスタ４のソースとＰチャネルトランジスタ４が形成されたＮウェルは、第１のカレントミラーの出力端子であるＰチャネルトランジスタ３のドレインに接続されている。
【００１７】
Ｎチャネルトランジスタ６は、キャパシタ５の充電電荷を周期的に放電させる放電用スイッチとして設けられたものである。このＮチャネルトランジスタ６のドレインは、Ｐチャネルトランジスタ４のドレインとキャパシタＣの電極との共通接続点に接続され、ソースは接地線に接続されている。そして、Ｎチャネルトランジスタ６のゲートには、一定周波数ｆのクロックＣＬＫが与えられる。
【００１８】
Ｐチャネルトランジスタ１０は、第２のスイッチとして設けられたものである。このＰチャネルトランジスタ１０のソースおよびＰチャネルトランジスタ１０の形成されたＮウェルは、第２のカレントミラーを構成するＰチャネルトランジスタ９のドレインに接続されている。
【００１９】
キャパシタ１１、抵抗１２およびキャパシタ１３は、第２のスイッチを介して出力される第２のカレントミラーの出力電流を平滑化する平滑化回路１９を構成している。さらに詳述すると、キャパシタ１１は、第２のスイッチであるＰチャネルトランジスタ１０のドレインと接地線との間に介挿されている。そして、抵抗１２およびキャパシタ１３は、Ｐチャネルトランジスタ１０のドレインに接続されたキャパシタ１１の電極と接地線との間に直列に介挿されている。抵抗１２とキャパシタ１３との共通接続点が平滑化回路１９の出力端子となっている。
【００２０】
コンパレータ７は、反転入力端子に基準電圧源８が出力する基準電圧Ｖａが与えられ、非反転入力端子にキャパシタ５の充電電圧Ｖ１が与えられる。このコンパレータ７は、キャパシタ５の充電電圧Ｖ１が基準電圧Ｖａ以内である期間だけ第１および第２のスイッチであるＰチャネルトランジスタ４および１０に対する各ゲート電圧をＬレベルとし、Ｐチャネルトランジスタ４および１０をＯＮにする。本実施形態では、このコンパレータ７とＰチャネルトランジスタ４および１０により、キャパシタ５の充電電圧Ｖ１が基準電圧Ｖａ以内である期間だけＰチャネルトランジスタ３（第１の定電流源）からキャパシタ５への電流の出力およびＰチャネルトランジスタ９（第２の定電流源）から平滑化回路１９への電流の出力を行わせる制御回路が構成されている。
【００２１】
Ｎチャネルトランジスタ１４および１５は、平滑化回路１９により平滑化された電流に比例した出力電流ＩＯＵＴを出力する出力用カレントミラーを構成している。さらに詳述すると、Ｎチャネルトランジスタ１４および１５は、各々ソースが接地されている。また、Ｎチャネルトランジスタ１４および１５のゲートとＮチャネルトランジスタ１４のドレインは、平滑化回路１９の出力端子である抵抗１２およびキャパシタ１３の共通接続点に接続されている。そして、Ｎチャネルトランジスタ１５のドレインが電流ＩＯＵＴを出力する出力用カレントミラーの出力端子となっている。
【００２２】
図２は本実施形態による定電流回路の各部の波形を示すタイムチャートである。以下、図２を参照し、本実施形態の動作を説明する。本実施形態では、図２に示すように、所定のパルス幅を有する正極性のクロックＣＬＫが１／ｆの時間間隔で発生され、このクロックＣＬＫが発生される都度、放電用スイッチたるＮチャネルトランジスタ６がＯＮとなり、キャパシタ５の放電が行われ、キャパシタ５の充電電圧Ｖ１が０Ｖとなる。
【００２３】
このようにしてキャパシタ５の充電電圧Ｖ１が基準電圧Ｖａよりも低くなると、コンパレータ７は、Ｐチャネルトランジスタ４および１０に対する各ゲート電圧をＬレベルとし、Ｐチャネルトランジスタ４および１０をＯＮにする。そして、クロックＣＬＫがＬレベルとなってＮチャネルトランジスタ６がＯＦＦになると、第１の定電流源であるＰチャネルトランジスタ３からの定電流Ｉ１＝ＩａがＰチャネルトランジスタ４を介してキャパシタ５に流れ込み、キャパシタ５の充電電圧Ｖ１が直線的に上昇する。一方、第２の定電流源であるＰチャネルトランジスタ９からの定電流Ｉ２＝ｎＩａがＰチャネルトランジスタ１０を通過し、キャパシタ１１、抵抗１２およびキャパシタ１３からなる平滑化回路１９に供給される。このＰチャネルトランジスタ３からキャパシタ５への定電流Ｉ１＝Ｉａの供給と、Ｐチャネルトランジスタ９から平滑化回路１９への定電流Ｉ２＝ｎＩａの供給は、キャパシタ５の充電電圧Ｖ１が基準電圧Ｖａ以内である期間だけ継続される。この間、平滑化回路１９では、キャパシタ１１の充電電圧Ｖ２が上昇する。
【００２４】
そして、キャパシタ５の充電電圧Ｖ１が基準電圧Ｖａに到達すると、コンパレータ７は、Ｐチャネルトランジスタ４および１０に対する各ゲート電圧をＨレベルとし、Ｐチャネルトランジスタ４および１０をＯＦＦにする。これによりＰチャネルトランジスタ４を介してキャパシタ５へ流れ込む電流Ｉ１は０になり、Ｐチャネルトランジスタ１０を介して平滑化回路１９へ供給される電流Ｉ２も０になる。このため、キャパシタ５の充電電圧Ｖ１が基準電圧Ｖａに到達した以降は、再びクロックＣＬＫが発生するまでの間、キャパシタ５の充電電圧Ｖ１は基準電圧Ｖａと同じレベルを維持する。また、平滑化回路１９ではキャパシタ１１に充電された電荷が抵抗１２を介してキャパシタ１３およびＮチャネルトランジスタ１４側へと放電され、キャパシタ１１の充電電圧Ｖ２はキャパシタ１１および１３の合成容量と抵抗１２の抵抗値により定まる時定数に従って緩やかに低下する。
本実施形態による定電流回路では、クロックＣＬＫが発生する都度、以上の動作が繰り返される。
【００２５】
ここで、クロックＣＬＫの発生後、キャパシタ５の充電電圧Ｖ１が０Ｖから基準電圧Ｖａまで上昇するのに要する時間Ｔａは、次式により与えられる。
Ｔａ＝Ｖａ・Ｃ／Ｉａ ……（１）
この時間Ｔａの間にＰチャネルトランジスタ１０を介して平滑化回路１９に供給される電荷Ｑａは、次式により与えられる。
Ｑａ＝ｎ・Ｉａ・Ｔａ ……（２）
従って、平滑化回路１９を介してＮチャネルトランジスタ１４に流れ込む平均電流Ｉ３ａｖｅは、次式により与えられ、この平均電流Ｉ３ａｖｅに比例した電流が定電流回路の出力電流ＩＯＵＴとなる。
Ｉ３ａｖｅ＝ｆ・Ｑａ
＝ｆ・ｎ・Ｉａ・Ｔａ
＝ｆ・ｎ・Ｉａ・（Ｖａ・Ｃ／Ｉａ）
＝ｆ・Ｖａ・Ｃ・ｎ ……（３）
ここで、平滑化回路１９の時定数を十分に大きくすれば、定電流回路の出力電流ＩＯＵＴのリップルを十分に小さくし、出力電流ＩＯＵＴを上記式（３）のＩ３ａｖｅに比例した電流値に安定化することができる。
【００２６】
以上のように、本実施形態によれば、定電流回路の出力電流ＩＯＵＴは、容量値Ｃに依存した値となり、定電流源２の電流値Ｉａには依存しない。従って、定電流源２が例えば前掲図６の定電流回路のような抵抗を利用した構成のものであり、電流値Ｉａのバラツキが大きい場合であっても、その影響によって定電流回路の出力電流ＩＯＵＴがばらつくことはない。また、定電流回路の出力電流ＩＯＵＴは、キャパシタ５の容量値Ｃに依存するが、半導体集積回路にキャパシタを形成する場合のキャパシタの容量値のバラツキは±１０％程度であり、抵抗のバラツキよりも十分に小さい。従って、定電流回路の出力電流ＩＯＵＴのバラツキを小さくすることができる。また、本実施形態によれば、出力用カレントミラーにより平滑化回路１９により平滑化された電流Ｉ３ａｖｅに比例した出力電流ＩＯＵＴを出力するので、出力電流ＩＯＵＴの供給先の負荷が変動する状況においても出力電流ＩＯＵＴを安定化することができる。
【００２７】
＜第２実施形態＞
図３は、この発明の第２実施形態である定電流回路の構成を示す回路図である。上記第１実施形態では、キャパシタ５の充電電圧Ｖ１が基準電圧Ｖａ以内である期間だけ第１および第２の定電流源（Ｐチャネルトランジスタ３による第１のカレントミラーおよびＰチャネルトランジスタ９による第２のカレントミラー）による電流の出力を行わせる制御回路を、Ｐチャネルトランジスタ４および１０と、コンパレータ７により構成した。これに対し、本実施形態では、Ｐチャネルトランジスタ４および１０が取り除かれており、その代わりに、Ｐチャネルトランジスタ１６がＰチャネルトランジスタ１および定電流源２間に介挿されている。そして、Ｐチャネルトランジスタ１６のゲートには、コンパレータ７の出力信号が与えられる。また、Ｐチャネルトランジスタ１、３および９の各ゲートの共通接続点と電源ＶＤＤとの間に抵抗１７が介挿されている。この抵抗１７は、Ｐチャネルトランジスタ１６がＯＦＦとなったときにＰチャネルトランジスタ１、３および９の各ゲート電圧をＨレベルとし、Ｐチャネルトランジスタ１、３および９をＯＦＦさせるための抵抗である。
【００２８】
本実施形態では、コンパレータ７とＰチャネルトランジスタ１６が制御回路を構成している。すなわち、本実施形態において、コンパレータ７は、キャパシタ５の充電電圧Ｖ１が基準電圧Ｖａ以内である期間だけＰチャネルトランジスタ１６をＯＮにして、第１の電流源であるＰチャネルトランジスタ３からキャパシタ５への電流の出力と、第２の電流源であるＰチャネルトランジスタ９から平滑化回路１９への電流の出力とを行わせる。本実施形態では、抵抗１７が設けられているため、Ｐチャネルトランジスタ１に流れる電流は定電流源２の電流値Ｉａよりも少なくなる。しかしながら、Ｐチャネルトランジスタ３および９に流れる各電流間には比例関係が成立し、前掲式（３）の平均電流Ｉ３ａｖｅがＮチャネルトランジスタ１４に流れる。従って、本実施形態においても上記第１実施形態と同様な効果が得られる。
【００２９】
＜第３実施形態＞
図４は、この発明の第３実施形態である定電流回路の構成を示す回路図である。図４において、Ｐチャネルトランジスタ２６、３４および３５は、Ｎ型半導体基板に形成されている。そして、Ｎ型半導体基板は、電源ＶＤＤに接続されている。また、また、Ｎチャネルトランジスタ２１、２３、２４、２９および３０は、Ｎ型半導体基板に形成された孤立したＰウェルに形成されている。
【００３０】
Ｎチャネルトランジスタ２１および定電流源２２は、電源ＶＤＤおよび接地線間に直列に介挿されている。さらに詳述すると、Ｎチャネルトランジスタ２１のソースとＮチャネルトランジスタ２１の属するＰウェルは接地され、Ｎチャネルトランジスタ２１のゲートおよびドレインは共通接続されている。そして、このＮチャネルトランジスタ２１のゲートおよびドレインの共通接続点と電源ＶＤＤとの間に電流値Ｉａの定電流源２２が介挿されている。上記第１実施形態と同様、この定電流源２２は、例えば前掲図６の定電流回路のような抵抗を利用した構成のものでもよい。
【００３１】
Ｎチャネルトランジスタ２１および２３は、第１のカレントミラーを構成しており、Ｎチャネルトランジスタ２３のドレインが第１のカレントミラーの電流出力端子となっている。また、Ｎチャネルトランジスタ２１および２９は、第２のカレントミラーを構成しており、Ｎチャネルトランジスタ２９のドレインが第２のカレントミラーの電流出力端子となっている。
【００３２】
ここで、Ｎチャネルトランジスタ２１、２３および２９は、同じチャネル長を有している。また、Ｎチャネルトランジスタ２１のチャネル幅をＷとした場合、Ｎチャネルトランジスタ２３のチャネル幅はＷ、Ｎチャネルトランジスタ２９のチャネル幅はｎＷ（ｎは任意の定数）となっている。従って、Ｎチャネルトランジスタ２３は電流値Ｉａの第１の定電流源、Ｐチャネルトランジスタ２９は電流値ｎＩａの第２の定電流源として機能する。
【００３３】
キャパシタ２５は、容量値Ｃを有しており、一方の電極が接地されている。Ｎチャネルトランジスタ２４は、ドレインがキャパシタ２５の他方の電極に接続されている。また、Ｎチャネルトランジスタ２４のソースとＮチャネルトランジスタ２４が形成されたＰウェルは、第１のカレントミラーの出力端子であるＮチャネルトランジスタ２３のドレインに接続されている。このＮチャネルトランジスタ２４は、第１の定電流源であるＮチャネルトランジスタ２３をキャパシタ２５に接続する第１のスイッチとして機能する。
【００３４】
Ｐチャネルトランジスタ２６は、キャパシタ２５の充電電圧を周期的に電源ＶＤＤのレベルに初期化する充電用スイッチとして設けられたものである。このＰチャネルトランジスタ２６のドレインは、Ｎチャネルトランジスタ２４のドレインとキャパシタＣの電極との共通接続点に接続され、ソースは電源ＶＤＤに接続されている。そして、Ｐチャネルトランジスタ２６のゲートには、一定周波数ｆのクロックＣＬＫＢが与えられる。
【００３５】
Ｎチャネルトランジスタ３０は、第２の電流源であるＮチャネルトランジスタ２９を平滑化回路３９に接続する第２のスイッチとして機能する。さらに詳述すると、Ｎチャネルトランジスタ３０のソースおよびＮチャネルトランジスタ３０の形成されたＰウェルは、第２のカレントミラーを構成するＮチャネルトランジスタ２９のドレインに接続されている。そして、Ｎチャネルトランジスタ３０のドレインは、平滑化回路３９に接続されている。
【００３６】
平滑化回路３９は、キャパシタ３１、抵抗３２およびキャパシタ３３を有している。ここで、キャパシタ３１は、Ｎチャネルトランジスタ３０のドレインと電源ＶＤＤとの間に介挿されている。そして、抵抗３２およびキャパシタ３３は、Ｎチャネルトランジスタ３０のドレインに接続されたキャパシタ３１の電極と電源ＶＤＤとの間に直列に介挿されている。そして、抵抗３２とキャパシタ３３との共通接続点が平滑化回路３９の出力端子となっている。
【００３７】
コンパレータ２７の反転入力端子と電源ＶＤＤとの間には基準電圧Ｖａを出力する基準電圧源２８が介挿されており、同反転入力端子には電圧ＶＤＤ−Ｖａが与えられる。また、コンパレータ２７の非反転入力端子にはキャパシタ２５の充電電圧Ｖ１’が与えられる。このコンパレータ２７は、キャパシタ２５の充電電圧Ｖ１’が電圧ＶＤＤ−Ｖａ以上である期間だけＮチャネルトランジスタ２４および３０に対する各ゲート電圧をＨレベルとし、Ｎチャネルトランジスタ２４および３０をＯＮにする。本実施形態では、このコンパレータ２７と第１および第２のスイッチであるＮチャネルトランジスタ２４および３０により、キャパシタ２５の充電電圧Ｖ１’の電源電圧ＶＤＤからの低下量が基準電圧Ｖａ以内である期間だけＮチャネルトランジスタ２３（第１の定電流源）によるキャパシタ２５の放電およびＮチャネルトランジスタ２９（第２の定電流源）から平滑化回路３９への電流の出力を行わせる制御回路が構成されている。
【００３８】
Ｐチャネルトランジスタ３４および３５は、平滑化回路３９により平滑化された電流に比例した電流ＩＯＵＴを出力する出力用カレントミラーを構成している。さらに詳述すると、Ｐチャネルトランジスタ３４および３５は、各々ソースが電源ＶＤＤに接続されている。また、Ｐチャネルトランジスタ３４および３５のゲートとＰチャネルトランジスタ３４のドレインは、平滑化回路３９の出力端子である抵抗３２およびキャパシタ３３の共通接続点に接続されている。そして、Ｐチャネルトランジスタ３５のドレインが電流ＩＯＵＴを出力する出力用カレントミラーの出力端子となっている。
【００３９】
図５は本実施形態による定電流回路の各部の波形を示すタイムチャートである。以下、図５を参照し、本実施形態の動作を説明する。本実施形態では、図５に示すように、所定のパルス幅を有する負極性のクロックＣＬＫＢが１／ｆの時間間隔で発生され、このクロックＣＬＫＢが発生される都度、充電用スイッチたるＰチャネルトランジスタ２６がＯＮとなり、キャパシタ２５の充電電圧Ｖ１’が電源電圧ＶＤＤに初期化される。
【００４０】
このようにしてキャパシタ２５の充電電圧Ｖ１’が電源電圧ＶＤＤに初期化されると、コンパレータ２７は、Ｎチャネルトランジスタ２４および３０に対する各ゲート電圧をＨレベルとし、Ｎチャネルトランジスタ２４および３０をＯＮにする。そして、クロックＣＬＫＢがＨレベルとなってＰチャネルトランジスタ２６がＯＦＦになると、キャパシタ２５からＮチャネルトランジスタ２４を介して第１の定電流源であるＮチャネルトランジスタ２３に電流Ｉ１＝Ｉａが流れ、キャパシタ２５の充電電圧Ｖ１’が直線的に低下する。一方、第２の定電流源であるＮチャネルトランジスタ２９からＮチャネルトランジスタ３０を介して平滑化回路３９に電流Ｉ２＝ｎＩａが供給される。この電流Ｉ１＝Ｉａのキャパシタ２５からの放電と、Ｎチャネルトランジスタ２９から平滑化回路３９への電流Ｉ２＝ｎＩａの供給は、キャパシタ２５の充電電圧Ｖ１’の電源電圧ＶＤＤからの低下量が基準電圧Ｖａ以内である期間だけ継続される。この間、平滑化回路３９では、キャパシタ３１の充電が行われ、Ｎチャネルトランジスタ３０のドレインの電圧Ｖ２’が低下する。
【００４１】
そして、キャパシタ２５の充電電圧Ｖ１’の電源電圧ＶＤＤからの低下量が基準電圧Ｖａに到達すると、コンパレータ２７は、Ｎチャネルトランジスタ２４および３０に対する各ゲート電圧をＬレベルとし、Ｎチャネルトランジスタ２４および３０をＯＦＦにする。これによりキャパシタ２５からＮチャネルトランジスタ２４を介してＮチャネルトランジスタ２３に流れ込む電流Ｉ１は０になり、Ｎチャネルトランジスタ３０を介して平滑化回路３９へ供給される電流Ｉ２も０になる。このため、キャパシタ２５の充電電圧Ｖ１’が電圧ＶＤＤ−Ｖａに到達した以降は、再びクロックＣＬＫＢが発生するまでの間、キャパシタ２５の充電電圧Ｖ１’は電圧ＶＤＤ−Ｖａと同じレベルを維持する。また、平滑化回路３９ではキャパシタ３１に充電された電荷が抵抗３２を介してキャパシタ３３およびＰチャネルトランジスタ３４側へと放電され、電圧Ｖ２’はキャパシタ３１および３３の合成容量と抵抗３２の抵抗値により定まる時定数に従って緩やかに上昇する。
【００４２】
本実施形態による定電流回路では、クロックＣＬＫＢが発生する都度、以上の動作が繰り返される。本実施形態においても上記第１実施形態と同様な効果が得られる。すなわち、Ｐチャネルトランジスタ３４から流れ出す平均電流Ｉ３ａｖｅは、式（３）に示すものと同じ電流値になる。
【００４３】
＜他の実施形態＞
以上、この発明の第１〜第３実施形態について説明したが、これ以外にも、この発明には他の実施形態が考えられる。例えば次の通りである。
【００４４】
（１）上記第１実施形態において、Ｐチャネルトランジスタ４および１０を設ける代わりに、Ｐチャネルトランジスタ１、３および９の各ゲートの共通接続点と電源ＶＤＤとの間にスイッチを介挿し、コンパレータ７の出力信号がＬレベルであるときはこのスイッチをＯＦＦさせ、コンパレータ７の出力信号がＨレベルであるときはこのスイッチをＯＮさせるように構成してもよい。この態様によれば、キャパシタ５の充電電圧Ｖ１が基準電圧Ｖａ以内である期間はスイッチがＯＦＦとなってＰチャネルトランジスタ３および９が定電流の出力を行い、キャパシタ５の充電電圧Ｖ１が基準電圧Ｖａに到達すると、スイッチがＯＮとなってＰチャネルトランジスタ３および９がＯＦＦとなり、Ｐチャネルトランジスタ３および９による電流の出力が停止する。従って、上記第１実施形態と同様な効果が得られる。
【００４５】
（２）上記各実施形態では、定電流回路を構成するスイッチング素子として電界効果トランジスタを使用したが、バイポーラトランジスタを使用してもよい。
【００４６】
（３）上記各実施形態では、出力用カレントミラーを用いたが、平滑化回路１９の出力電流を定電流回路の出力電流ＩＯＵＴとしてもよい。
【００４７】
（４）上記第１実施形態から上記第２実施形態への変形を上記第３実施形態に適用してもよい。すなわち、上記第３実施形態（図４）において、Ｎチャネルトランジスタ２４および３０を省略し、Ｎチャネルトランジスタ２１のゲートおよびドレインの共通接続点と、定電流源２２との間にコンパレータ２７の出力信号がＨレベルである場合だけＯＮとなるＮチャネルトランジスタを設け、さらにＮチャネルトランジスタ２１のゲートおよびドレインの共通接続点と接地線との間に抵抗を介挿するのである。この態様においても、上記各実施形態と同様な効果が得られる。
【００４８】
（５）上記第１および第２実施形態では、キャパシタ５の充電電圧Ｖ１を周期的に０Ｖに初期化した。また、上記第３実施形態では、キャパシタ２５の充電電圧Ｖ１’を周期的に電源電圧ＶＤＤに初期化した。しかし、キャパシタの初期電圧は、このような電圧である必要はなく、任意の電圧でよい。
【００４９】
（６）上記式（３）から明らかなように、定電流回路の出力電流ＩＯＵＴの電流値は、上記第１実施形態（図１）、第２実施形態（図３）におけるキャパシタ５または上記第３実施形態（図４）におけるキャパシタ２５を容量値Ｃと、上記第１実施形態（図１）、第２実施形態（図３）における基準電圧源８または上記第３実施形態（図４）における基準電圧源２８の電圧値Ｖａと、上記第１実施形態（図１）、第２実施形態（図３）におけるＰチャネルトランジスタ９のチャネル幅のＰチャネルトランジスタ１および３のチャネル幅に対する比ｎまたは第３実施形態（図４）におけるＮチャネルトランジスタ２９のチャネル幅のＮチャネルトランジスタ２１および２３のチャネル幅に対する比ｎとに依存する。
【００５０】
そこで、次のようにして出力電流ＩＯＵＴの電流値が可変の定電流回路を構成してもよい。
ａ．上記第１実施形態（図１）、第２実施形態（図３）におけるキャパシタ５または上記第３実施形態（図４）におけるキャパシタ２５を容量値Ｃが可変のキャパシタとすることにより、出力電流ＩＯＵＴの電流値が可変の定電流回路を構成する。容量値Ｃが可変のキャパシタ５または２５は、例えば複数のキャパシタとこれらのキャパシタ間の接続状態を切り換えることにより並列接続されたキャパシタの個数を切り換えるためのスイッチとからなる周知の構成のものを使用すればよい。
ｂ．上記第１実施形態（図１）、第２実施形態（図３）における基準電圧源８または上記第３実施形態（図４）における基準電圧源２８を電圧値Ｖａが可変の基準電圧源とすることにより、出力電流ＩＯＵＴの電流値が可変の定電流回路を構成する。
ｃ．上記第１実施形態（図１）、第２実施形態（図３）における例えばＰチャネルトランジスタ９または第３実施形態（図４）における例えばＮチャネルトランジスタ２９のチャネル幅を可変にすることにより、出力電流ＩＯＵＴの電流値が可変の定電流回路を構成する。チャネル幅が可変のトランジスタは、例えば複数のトランジスタとこれらのトランジスタ間の接続状態を切り換えることにより並列接続されたトランジスタの個数を切り換えるためのスイッチとからなる周知の構成のものを使用すればよい。
【符号の説明】
【００５１】
１，３，４，９，１０，１６，２６，３４，３５…Ｐチャネルトランジスタ、６，１４，１５，２１，２３，２４，２９，３０…Ｎチャネルトランジスタ、５，１１，１３，２５，３１，３３…キャパシタ、２，２２…定電流源、８，２８…基準電圧源、１９，３９…平滑化回路、１２，１７，３２…抵抗、７，２７…コンパレータ。
【特許請求の範囲】
【請求項１】
互いに比例した定電流を出力する第１および第２の定電流源と、
キャパシタと、
周期的なクロックに同期して、前記キャパシタの充電電圧を初期化し、この初期化後、前記第１の定電流源による前記キャパシタの充電または放電を開始させ、充電または放電による前記キャパシタの充電電圧の変化量が基準電圧に達するまでの間、前記第１の定電流源による前記キャパシタの充電または放電を継続させるとともに、前記第１の定電流源による前記キャパシタの充電または放電を継続させる間だけ前記第２の定電流源による電流の出力を継続させる動作を繰り返す制御回路と、
前記第２の定電流源の出力電流を平滑化する平滑化回路と
を具備することを特徴とする定電流回路。
【請求項２】
前記第１および第２の定電流源は、共通の定電流源の出力電流に比例した定電流を発生する第１および第２のカレントミラーにより構成され、
前記制御回路は、
前記第１のカレントミラーおよび前記キャパシタ間に直列に介挿された第１のスイッチと、
前記第２のカレントミラーおよび前記平滑化回路間に直列接続された第２のスイッチとを具備し、
前記前記キャパシタの充電電圧の初期化後からの変化量が前記基準電圧以内である期間だけ前記第１および第２のスイッチをＯＮとすることを特徴とする請求項１に記載の定電流回路。
【請求項３】
前記第１および第２の定電流源は、共通の定電流源の出力電流に比例した定電流を発生する第１および第２のカレントミラーにより構成され、
前記制御回路は、前記キャパシタの充電電圧の初期化後からの変化量が前記基準電圧以内である期間だけ前記共通の電流源による電流の出力を行わせることを特徴とする請求項１に記載の定電流回路。
【請求項４】
前記キャパシタに並列接続された放電用スイッチを具備し、
前記制御回路は、周期的なクロックに同期して、前記放電用スイッチをＯＮさせることにより、前記キャパシタの充電電荷を放電させて前記キャパシタの充電電圧を初期化し、この初期化後、前記第１の定電流源による前記キャパシタの充電を開始させ、充電により前記キャパシタの充電電圧が基準電圧だけ上昇するまでの間、前記第１の定電流源による前記キャパシタの充電を継続させるとともに、前記第１の定電流源による前記キャパシタの充電を継続させる間だけ前記第２の定電流源による電流の出力を継続させる動作を繰り返すことを特徴とする請求項１〜３のいずれか１の請求項に記載の定電流回路。
【請求項５】
前記キャパシタに直列接続された充電用スイッチを具備し、
前記制御回路は、周期的なクロックに同期して、前記充電用スイッチをＯＮさせることにより、前記キャパシタの充電電圧を所定の電圧に初期化し、この初期化後、前記第１の定電流源による前記キャパシタの放電を開始させ、放電により前記キャパシタの充電電圧が基準電圧だけ低下するまでの間、前記第１の定電流源による前記キャパシタの放電を継続させるとともに、前記第１の定電流源による前記キャパシタの放電を継続させる間だけ前記第２の定電流源による電流の出力を継続させる動作を繰り返すことを特徴とする請求項１〜３のいずれか１の請求項に記載の定電流回路。
【請求項６】
前記平滑化回路により平滑化された電流に比例した電流を出力する出力用カレントミラーを具備することを特徴とする請求項１〜５のいずれか１の請求項に記載の定電流回路。
【請求項１】
互いに比例した定電流を出力する第１および第２の定電流源と、
キャパシタと、
周期的なクロックに同期して、前記キャパシタの充電電圧を初期化し、この初期化後、前記第１の定電流源による前記キャパシタの充電または放電を開始させ、充電または放電による前記キャパシタの充電電圧の変化量が基準電圧に達するまでの間、前記第１の定電流源による前記キャパシタの充電または放電を継続させるとともに、前記第１の定電流源による前記キャパシタの充電または放電を継続させる間だけ前記第２の定電流源による電流の出力を継続させる動作を繰り返す制御回路と、
前記第２の定電流源の出力電流を平滑化する平滑化回路と
を具備することを特徴とする定電流回路。
【請求項２】
前記第１および第２の定電流源は、共通の定電流源の出力電流に比例した定電流を発生する第１および第２のカレントミラーにより構成され、
前記制御回路は、
前記第１のカレントミラーおよび前記キャパシタ間に直列に介挿された第１のスイッチと、
前記第２のカレントミラーおよび前記平滑化回路間に直列接続された第２のスイッチとを具備し、
前記前記キャパシタの充電電圧の初期化後からの変化量が前記基準電圧以内である期間だけ前記第１および第２のスイッチをＯＮとすることを特徴とする請求項１に記載の定電流回路。
【請求項３】
前記第１および第２の定電流源は、共通の定電流源の出力電流に比例した定電流を発生する第１および第２のカレントミラーにより構成され、
前記制御回路は、前記キャパシタの充電電圧の初期化後からの変化量が前記基準電圧以内である期間だけ前記共通の電流源による電流の出力を行わせることを特徴とする請求項１に記載の定電流回路。
【請求項４】
前記キャパシタに並列接続された放電用スイッチを具備し、
前記制御回路は、周期的なクロックに同期して、前記放電用スイッチをＯＮさせることにより、前記キャパシタの充電電荷を放電させて前記キャパシタの充電電圧を初期化し、この初期化後、前記第１の定電流源による前記キャパシタの充電を開始させ、充電により前記キャパシタの充電電圧が基準電圧だけ上昇するまでの間、前記第１の定電流源による前記キャパシタの充電を継続させるとともに、前記第１の定電流源による前記キャパシタの充電を継続させる間だけ前記第２の定電流源による電流の出力を継続させる動作を繰り返すことを特徴とする請求項１〜３のいずれか１の請求項に記載の定電流回路。
【請求項５】
前記キャパシタに直列接続された充電用スイッチを具備し、
前記制御回路は、周期的なクロックに同期して、前記充電用スイッチをＯＮさせることにより、前記キャパシタの充電電圧を所定の電圧に初期化し、この初期化後、前記第１の定電流源による前記キャパシタの放電を開始させ、放電により前記キャパシタの充電電圧が基準電圧だけ低下するまでの間、前記第１の定電流源による前記キャパシタの放電を継続させるとともに、前記第１の定電流源による前記キャパシタの放電を継続させる間だけ前記第２の定電流源による電流の出力を継続させる動作を繰り返すことを特徴とする請求項１〜３のいずれか１の請求項に記載の定電流回路。
【請求項６】
前記平滑化回路により平滑化された電流に比例した電流を出力する出力用カレントミラーを具備することを特徴とする請求項１〜５のいずれか１の請求項に記載の定電流回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１２−１７５４２０（Ｐ２０１２−１７５４２０Ａ）
【公開日】平成２４年９月１０日（２０１２．９．１０）
【国際特許分類】
【出願番号】特願２０１１−３５７３９（Ｐ２０１１−３５７３９）
【出願日】平成２３年２月２２日（２０１１．２．２２）
【出願人】（０００００４０７５）ヤマハ株式会社 (5,930)
【Ｆターム（参考）】
【公開日】平成２４年９月１０日（２０１２．９．１０）
【国際特許分類】
【出願日】平成２３年２月２２日（２０１１．２．２２）
【出願人】（０００００４０７５）ヤマハ株式会社 (5,930)
【Ｆターム（参考）】
[ Back to top ]