【課題】 差動増幅器のＤＣオフセット電圧を低減し、且つ出力インピーダンスの低下を抑制する。
【解決手段】 差動増幅器５０には、入力電圧Ｖｉｎ＋が入力されるＮｃｈ ＭＯＳトランジスタＮＭＴ１と、入力電圧Ｖｉｎ−が入力され、Ｎｃｈ ＭＯＳトランジスタＮＭＴ１と差動対をなすＮｃｈ ＭＯＳトランジスタＮＭＴ２とを有し、Ｎｃｈ ＭＯＳトランジスタＮＭＴ２のドレイン側から出力電圧Ｖｏｕｔ＋を出力し、Ｎｃｈ ＭＯＳトランジスタＮＭＴ１のドレイン側から出力電圧Ｖｏｕｔ−を出力する差動増幅部２と、出力電圧Ｖｏｕｔ＋及び出力電圧Ｖｏｕｔ−が入力され、電圧・電流変化した帰還電流Ｉｖｉｌ１及びＩｖｉｌ２を生成し、帰還電流Ｉｖｉｌ１をノードＮ２２、帰還電流Ｉｖｉｌ２をノードＮ２１にそれぞれ帰還入力するフィードバック部２とを備える。 （もっと読む）

【課題】複数の入力電圧から、より正確な一つの出力電圧を得る回路を提供する。
【解決手段】二入力一出力回路１００は、所定の電流を流す電流源トランジスタ１１０と、電流源トランジスタ１１０のドレイン側にカスコード接続され、同じ特性を有する２つのＭＯＳトランジスタ１２１及び１２２から成るカスコードトランジスタ部１２０と、互いのソース線を共有する第１入力側トランジスタＴ１１及び第１出力側トランジスタＴ１２から成る第１差動対１３１、並びに互いのソース線を共有する第２入力側トランジスタＴ２１及び第２出力側トランジスタＴ２２から成る第２差動対１３２を有する差動対部１３０と、カレントミラー回路部１４０とを備えている。カスコードトランジスタ部１２０のトランジスタ１２１及び１２２のドレイン線は、それぞれ第１差動対１３１及び第２差動対１３２のソース線１３３及び１３８に接続されている。 （もっと読む）

入力電力レベルの広いレンジにわたる動作のためのロウノイズ増幅器（ＬＮＡ）を設計する技術である。実施形態では、第１のゲインパスが第２のゲインパスに並列に設けられている。第１のゲインパスは、インダクタソースディジェネレーションを有する差動カスコード増幅器を含む。第２のゲインパスは、インダクタソースディジェネレーションを有していない差動カスコード増幅器を含む。ゲインパスのカスコードトランジスタは、第１及び／又は第２のゲインパスをイネーブル又はディセーブルにするように選択的にバイアスされるかもしれない。カスコードトランジスタ及び入力トランジスタを選択的にバイアスすることにより、第１及び第２のゲインパスの種々の組み合わせが、任意の入力電力レベルに対する最適化されたゲイン構成を与えるように選択されるかもしれない。
（もっと読む）

【課題】低雑音増幅性能を有しつつ、高電力レベルの高周波信号が入力されても、増幅経路からの信号の漏洩を防止できる利得可変増幅器を提供する。
【解決手段】増幅経路と迂回経路とを有する利得可変増幅器において、前記増幅経路は、増幅用トランジスタＱ１と遮断用トランジスタＱ５を具備し、Ｑ１のドレインとＱ５のソースが接続され、Ｑ５のドレインがキャパシタを介して出力端子に接続され、Ｑ１のゲートには第一の制御電圧が印加され、Ｑ１のゲートはキャパシタを介して入力端子に接続され、Ｑ１のソースはインダクタを介して接地されており、前記迂回経路は、遮断用トランジスタＱ３を具備し、Ｑ３のソースと入力端子がキャパシタを介して接続され、Ｑ３のドレインがキャパシタを介して前記出力端子に接続されており、Ｑ５のゲートとＱ３のゲートは、第二の制御電圧に応じて前記迂回経路または前記増幅経路を遮断状態とする。 （もっと読む）

【課題】出力端子の電圧が低くても、出力端子の入出力電流を一定に保つ。
【解決手段】カレントミラー回路であって、第１の電源に接続され、第１の定電流を出力する第１の定電流回路と、前記第１の電源に接続され、第２の定電流を出力する第２の定電流回路と、前記第１の定電流が流れる第１のトランジスタと、前記第２の定電流が流れる第２のトランジスタと、前記第１のトランジスタと第２の電源との間に、前記第１のトランジスタと直列に接続された第３のトランジスタと、前記第２のトランジスタと前記第２の電源との間に、前記第２のトランジスタと直列に接続された第４のトランジスタとを有する。前記第１及び第２のトランジスタの制御端子は、前記第２の定電流回路と前記第２のトランジスタとが接続されたノードに接続されている。前記第３及び第４のトランジスタの制御端子は、前記第１の定電流回路と前記第１のトランジスタとが接続されたノードに接続されている。 （もっと読む）

【解決手段】保護回路を備えたトランジスタ（３００）が記述される。増幅器は、“オン”又は“オフ”状態の間でブランチが切替可能とされつつ、並列結合されるブランチ（３１０ａ、３１０ｂ、３１０ｋ）を含む。切替可能なブランチは、トランジスタ（３１４）に結合されるトランジスタ（３１２）を含む。トランジスタ（３１２）は、入力信号を増幅し、増幅信号を供給し、入力信号を増幅しない。トランジスタ（３１４）は、増幅信号をバッファし、出力信号を供給する。出力電圧振幅は、オン及びオフ状態の両方において保護回路を備えたトランジスタ（３１２）とトランジスタ（３１４）との間で分離され得る。トランジスタは、電圧振幅の一部を観測し得る。オフ状態での電圧分離は利得トランジスタをフローティングとし、且つカスコードトランジスタのゲートとソースとを短絡することで達成し得る。 （もっと読む）

【課題】
可変利得増幅器において，低利得に制御した時のカットオフ周波数の低下を抑制する。
【解決手段】
ゲートに入力信号が供給され利得制御に応じてそれぞれアクティブ状態になる複数のソース接地トランジスタと，電源電圧に接続された負荷回路と，負荷回路と複数のソース接地トランジスタのドレインとの間に設けられたゲート接地トランジスタとを有し，負荷回路とゲート接地トランジスタとの接続ノードに出力信号が生成される。可変利得増幅器は，さらに，ゲート接地トランジスタのソースに接続され当該ゲート接地トランジスタのドレイン・ソース間にドレイン電流を供給するドレイン電流追加回路を有し，アクティブ状態のソース接地トランジスタが第１の数の場合に，ドレイン電流追加回路は当該ソース接地トランジスタに第１のドレイン電流を供給し，第１の数より少ない第２の数の場合に，第１のドレイン電流より多い第２のドレイン電流を供給する。 （もっと読む）

【課題】 本発明は、被バイアスのＭＯＳトランジスタを電源電圧、温度、プロセスバラツキ等によらず一定とすることができるバイアス電圧回路を提供することを目的とする。
【解決手段】 第１のＭＯＳトランジスタＭＢ１及び第２のＭＯＳトランジスタＭＢ２を含み、該第１のＭＯＳトランジスタ及び該第２のＭＯＳトランジスタから被バイアスＭＯＳトランジスタＭ２にバイアス電圧Ｖｂを供給するバイアス回路であって、
前記第１のＭＯＳトランジスタ及び前記第２のＭＯＳトランジスタのドレインに、等しい電流を供給する等電流供給回路１０と、
前記第１のＭＯＳトランジスタのゲート、前記第２のＭＯＳトランジスタのゲート及びドレインに共通に接続され、前記バイアス電圧を出力するバイアス電圧出力線ｂｉａｓｎと、
前記第１のＭＯＳトランジスタのソースとグランドとの間に接続され、線形領域で動作する駆動電圧がゲートに印加される第３のＭＯＳトランジスタＭＢ３と、を含む。 （もっと読む）

【課題】差動増幅回路のＰ１ｄＢ特性を改善するための新たな仕組みを提供する。
【解決手段】第１及び第２の差動入力に各々接続された第１及び第２のトランジスタＴｒ１,Ｔｒ２と、該第１のトランジスタと第１の差動出力との間に配置された第１のカスコードトランジスタＣＴ１と、該第２のトランジスタと第２の差動出力との間に配置された第２のカスコードトランジスタＣＴ２と、該第１及び第２のトランジスタの制御端子に接続された制御端子を有する第３のトランジスタＴｒ３と、該第１及び第２のカスコードトランジスタの制御端子に接続された制御端子を有する第３のカスコードトランジスタＣＴ３と、第１及び第２の差動入力から入力された差動入力信号の振幅を検波し、当該振幅に応じて、該第１から第３のカスコードトランジスタのゲート電圧又はベース電流を制御する検波回路１０１とを備える。 （もっと読む）

【課題】実装面積の増加を抑えつつ、温度変動や閾値電圧Ｖｔｈの製造バラツキでの影響を抑えることができるバイアス回路及びそれを備えたｇｍ−Ｃフィルタ回路並びに半導体集積回路を提供すること。
【解決手段】第１電流源Ｉａをなす第１のＰＭＯＳトランジスタＱ１と、第１のＰＭＯＳトランジスタＱ１のカレントミラー回路を構成し、第２電流源Ｉｂをなす第２のＰＭＯＳトランジスタＱ２と、第１電流源Ｉａからそのドレインに電流が供給される第１のＮＭＯＳトランジスタＱ３と、第１のＮＭＯＳトランジスタＱ３とカレントミラー回路を構成し、第２電流源Ｉｂからそのドレインに電流が供給される第２のＮＭＯＳトランジスタＱ４と、第２のＮＭＯＳトランジスタＱ４のソースとグランドとの間に接続された抵抗とを備え、さらに、第１のＮＭＯＳトランジスタＱ３のソースとグランドとの間にｇｍ調整用の抵抗成分Ｚｒを接続した。 （もっと読む）

【解決手段】低、中、又は高線形性モードで動作するための増幅器であって、前記増幅器は、増幅を提供するための第２低雑音増幅器に結合される第１低雑音増幅器（ＬＮＡ）と、前記第１ＬＮＡに結合され、インピーダンス整合を提供するための第１デジェネレーションインダクタ（３４０）と、前記第２ＬＮＡの出力に結合され、３次相互コンダクタンス歪みを除去するための−ｇ_３生成器ブロックと、前記−ｇ_３生成器ブロックと並列に配置され、前記第２ＬＮＡの出力に結合され、前記低、中、又は高線形性モードのいずれか１つで少なくとも前記第１及び第２ＬＮＡの１つを動作させるための第１イネーブル／ディセイブル成分（３５０）と、を具備する。 （もっと読む）

【課題】起動時間を短縮し、消費電力の増加を抑制する。
【解決手段】電源電圧Ｖｄｄと出力ノードＶｙとの間に接続され、切り替え制御信号が第１の値をとる時にオンし、第２の値をとる時にオフする電流源１０１と、入力電圧Ｖｉｎによって電流量が制御される接地された電圧制御電流源１０４と、前記電圧制御電流源と前記出力ノードとの間に接続されたカスコードトランジスタ１０２と、前記カスコードトランジスタのゲート電極とソース電極との間に接続されたブーストアンプ１０３と、前記ブーストアンプの出力ノードとバイアス電圧Ｖｂとの間に接続され、前記切り替え制御信号の値が前記第２の値から前記第１の値へ切り替わるに伴い所定時間オンし、前記ブーストアンプを強制的に立ち上げるスイッチＳＷ１３と、を備える。 （もっと読む）

複数のステージを有し、向上された信頼性を有する増幅器（３００）が開示される。複数の増幅器ステージは、並列に結合され、少なくとも１つのスイッチ可能な増幅器ステージを含んでいる。各スイッチ可能な増幅器ステージは、オン状態又はオフ状態で動作し、ゲイントランジスタ（３１２）及びカスコードトランジスタ（３１４）を含んでいる。ゲイントランジスタは、オン状態において入力信号（Ｖｉｎ）を増幅して増幅された信号を供給し、オフ状態においてディセーブルとなる。カスコードトランジスタは、オン状態において増幅された信号をバッファして出力信号を供給し、オフ状態においてオフ電圧（Ｖｏｆｆ）に基づいてディセーブルとなる。オフ電圧は、ゼロボルトよりも大きいか、或いは複数の可能な値の１つを有する。オフ電圧は、出力信号レベルに基づいて発生し、例えば出力信号レベルの異なったレンジに対する異なった値に設定される。
（もっと読む）

【課題】I_ｍがI_{ｂｌｅｅｄ}より小さいときでさえ、比率が制御信号に指数関数的に関連する電流対を発生させる。
【解決手段】対の比率が制御信号に指数関数的に関係する電流対I_p、I_mを発生する装置および方法であって、ここにI_pまたはI_mのいずれかは最小値より大きいかまたは最大値より小さい。装置はI_mまたはI_pの値を感知するために使用される帰還修正回路を含む。感知されたI_mまたはI_pの値が最小値より小さいかまたは最大値より大きいとき、修正回路はブースト電流I_boostを供給する。I_boostは好ましくは所望値およびI_pまたはI_mの差に比例するよう維持される。 （もっと読む）

【解決手段】増幅器の線形性を改善するための技術。補助増幅器（Ｍ５）は、主分岐（Ｍ２）と並列に設けられる。補助増幅器（Ｍ５）は主分岐（Ｍ２）におけるノード（Ｘ１）をサンプリングする。補助増幅器（Ｍ５）は、主分岐によって生成される電流と組み合わされる時、線形特性が改善された出力電流を生成するため歪み成分を打ち消す電流を生成する。ネットワーク（３１０）は、ノード（Ｘ１）と補助増幅器（Ｍ５）とを結合し、インダクタに結合されるキャパシタを含み得る。増幅器の線形性を改善する技術。補助増幅器（Ｍ５）は、主分岐（Ｍ２）と並列に設けられる。補助増幅器（Ｍ５）は、主分岐（Ｍ２）におけるノード（Ｘ１）をサンプリングする。補助増幅器（Ｍ５）は、主分岐（Ｍ２）によって生成される電流と組み合わされる時、線形特性が改善された出力電流を生成するため歪み成分を打ち消す電流を生成する。 （もっと読む）

【課題】検波対象の信号に対応する平衡信号に混入する同相ノイズのレベルを低減して、検波精度を向上するのに好適な検波装置、無線受信装置及び検波装置の駆動方法を提供する。
【解決手段】無線受信装置１を、アンテナ１０と、検波装置１１と、帯域制限型増幅器１２と、判別部１３とを含んだ構成とし、検波装置１１を、ＬＮＡ１１ａと、整流回路１１ｂとを含んだ構成とし、ＬＮＡ１１ａにおいて、無線信号に対応する第１の交流信号及び第２の交流信号からなる平衡信号を生成すると共に、同じタイミングで、第１の交流信号を整流回路１１ｂを構成するＮＴｒ５のゲート端子とＮＴｒ６のソース端子とに入力し、第２の交流信号をＮＴｒ５のソース端子とＮＴｒ６のゲート端子とに入力して、これら交流信号に含まれる同相ノイズ成分を打ち消すようにした。 （もっと読む）

【課題】従来よりも耐圧性を高め、高利得帯域かつ広出力範囲である半導体集積回路を提供する。
【解決手段】第１の電源電圧で動作する回路と、第１の電源電圧より高い第２の電源電圧ＶＤＤで動作する回路と、が混在して形成された半導体集積回路であって、第１の電源電圧までの耐電圧を有する第１のスイッチング素子Ｍ０，Ｍ１（Ｍ６），Ｍ４（Ｍ９），Ｍ５（Ｍ１０）と、第２の電源電圧ＶＤＤまでの耐電圧を有し、第１のスイッチング素子よりも低いトランスコンダクタンスを有する第２のスイッチング素子Ｍ２（Ｍ７），Ｍ３（Ｍ８）と、を直列に接続した回路要素を含み、第２の電源電圧ＶＤＤによって動作させられる回路を備える。 （もっと読む）

【課題】スイッチトキャパシタ回路におけるシングル／差動変換時の演算増幅器の同相入力変動を抑制し、低電源電圧での変換、または高速の変換にも対応することが可能なスイッチトキャパシタ回路を実現する。
【解決手段】サンプリングモード時とホールドモード時とで第１の演算増幅器１１０の入力側のキャパシタＣ１〜Ｃ４をスイッチ回路ＳＷで切り換えて単相入力信号を差動出力信号に変換するについて、ホールドモード時に非帰還用キャパシタＣ２、Ｃ３の一端側に供給する第２の参照信号（電圧ＶＣＭａ）を第１の演算増幅器１１０の同相入力を所定の定常値とするような値にする第２参照信号生成部２０（第２の演算増幅器１２０）を設けた。 （もっと読む）

【課題】周波数依存性を持たずに、入力インピーダンス及びゲインを制御することができる増幅回路及び受信装置を提供することを課題とする。
【解決手段】入力信号の電圧値を電流値に変換する変換回路（Ｍ２）と、前記変換回路の出力端子に接続され、第１のトランジスタ（Ｍ１）、第１の抵抗（Ｒ１）及び第１の可変容量（Ｃ１）を含むアクティブインダクタ（２０１）と、前記変換回路の前記出力端子に接続される第２の可変容量（Ｃ２）と、前記変換回路の前記出力端子と前記変換回路の入力端子との間に接続されるフィードバック回路（２０３）とを有することを特徴とする増幅回路が提供される。 （もっと読む）

【課題】基準電流に対して所定の比の負荷電流を高い精度で得るドライバ回路を提供する。
【解決手段】ＭＯＳトランジスタＭ３のドレイン端子には二つの抵抗Ｒ１及びＲ２が接続されており、その他端には夫々電流発生装置ＩＲＥＦ、負荷ＬＯＡＤが接続されている。両抵抗値は同値であるとする。またトランジスタＭ３のドレイン端子と両抵抗との接続部を接続点Ａとする。この電子回路装置は抵抗Ｒ１と電流発生装置ＩＲＥＦとの接続部を接続点Ｂ、抵抗Ｒ２と負荷ＬＯＡＤとの接続部を接続点Ｃとして、夫々差動増幅器Ａ１の入力端子へ接続したものである。該差動増幅器において、トランジスタＭ３のゲート端子に出力端子、つまり制御入力端子が接続されることを特徴とする。その接続部を接続点Ｇとする。該差動増幅器は接続点ＢおよびＣの電位差を帰還する回路として機能する。 （もっと読む）