【課題】精度および高速性能を損なうことなくアンプシェア動作を実現可能なスイッチドキャパシタ増幅回路、パイプライン型ＡＤ変換器、および信号処理システムを提供する。
【解決手段】複数のスイッチドキャパシタ回路２１０，２２０で共有される演算増幅器ＡＭＰ１１を有し、複数のスイッチドキャパシタ回路は演算増幅器の入力および出力と切り離すように複数のスイッチが制御されて複数の容量で第１のアナログ信号をサンプリングするサンプルモードと、サンプリングした容量を演算増幅器の入力および出力と選択的に接続するように複数のスイッチが制御されて、演算増幅器のサンプルモードでサンプリングした信号と第２のアナログ信号との差分を２^N倍に増幅するホールドモードとが相補的に設定され、サンプルモード時に演算増幅器の入力および演算増幅器の内部における電圧が固定されていないノードを共通電位にリセットするスイッチｓｗｒを有する。 （もっと読む）

【課題】回路規模が小型で低消費電流、出力信号の線形性に優れ、周波数特性が平坦であって、その上低ノイズの位相可変増幅器を提供する。
【解決手段】入力信号の位相を調整する移相部１、位相が調整された後の信号のゲインを増幅するゲイン可変増幅部２によって位相可変増幅器を構成する。そして、移相部１は、全域通過フィルタで構成される可変容量の容量素子１０３、容量素子１０３がエミッタとベースとの間に接続され、調整された入力信号の位相に対応する位相電流を生成するトランジスタ１０１を含み、可変ゲイン増幅部２は、移相電流がテール電流として供給されるトランジスタ１０８、トランジスタ１０９を含む差動対、トランジスタ１０９に流れる電流を電圧に変換する抵抗素子１０７、トランジスタ１０８、トランジスタ１０９に流れる電流を制御する制御信号を出力する制御回路１０６を含む。 （もっと読む）

【課題】小さな回路面積で安定した出力電流が得られる電流源回路を提供する。
【解決手段】入力側トランジスタに流れる入力電流に比例する出力電流が流れるように複数の入力側トランジスタＭｉと複数の出力側トランジスタＭｏとがカレントミラー接続されている電流源回路１１にて、切り替え制御部１３が、活性化する入力側トランジスタを順次切り替えて複数の入力トランジスタの一部を活性化し、かつ常に一定数の入力側トランジスタを活性化するようにして、各入力側トランジスタがもつ特性ばらつきを平均化し、プロセス相対ばらつきによる入力側トランジスタの特性ばらつきを低減し、出力電流の安定性を向上させる。 （もっと読む）

【課題】アクティブ回路を線形化する。
【解決手段】第１、第２のトランジスタで構成される主信号経路は、主信号経路内の回路素子の非線形性に起因する歪みを生成する。第３及び第４のトランジスタで構成される補助信号経路は、主信号経路によって生成された歪み成分を除去するために用いられる歪み成分をアクティブに生成することによって、３次歪み成分を除去することが可能となる。前記第２及び第３のトランジスタのサイズは、前記増幅器に関する利得損失を低減させて優れた線形性を達成させるサイズが選択される。 （もっと読む）

【課題】入力電圧範囲を広くしても線形性能の優れ、かつトランスコンダクタンス値精度の優れたＯＴＡ、ＯＴＡを用いたフィルタ回路を提供する。
【解決手段】Ｉ−Ｖ変換器と、内部抵抗素子の抵抗値に比例する増幅率でＩ−Ｖ変換器の出力電流を増幅する電流制御回路１、２とによってＯＴＡを構成する。そして、電流制御回路１、２を、入力電流が入力されるドレイン、第１制御電圧が供給されるゲートを有するＭＯＳトランジスタ１０、出力電流が出力されるドレインを有するＭＯＳトランジスタ１３、第２制御電圧が供給されるゲートを有するＭＯＳトランジスタ１１、ＭＯＳトランジスタ１０のドレインと接続される非反転入力端子、ＭＯＳトランジスタ１３のゲートと接続される出力端子、ＭＯＳトランジスタ１３のソース及びＭＯＳトランジスタ１１のドレインと接続される反転入力端子を有する差動増幅器１２によって構成する。 （もっと読む）

【課題】回路を構成する素子数を削減すると共に、差動アンプのオフセットや抵抗の比精度による誤差を低減できるフォールデッドカスコード型の差動アンプ及び半導体装置を提供する。
【解決手段】フォールデッドカスコード型の差動アンプ１４の入力段３０をＨＶＭＯＳにより構成し、出力段３２をＬＶＭＯＳ２０により構成することにより、従来では、２つの差動アンプにより構成していた差動増幅アンプを１つの差動アンプ１４により構成することができる。 （もっと読む）

【課題】低電源電圧、低消費電流に対応可能とし、高利得、広帯域化を図る演算増幅回路を提供する。
【解決手段】入力信号を差動で受け低抵抗負荷Ｒ１、Ｒ２を持つ差動対Ｍ１、Ｍ２を含む初段増幅部と、前記初段増幅部の出力に接続され出力端子から出力信号を出力する次段増幅部を備え、次段増幅部は前記差動対Ｍ１、Ｍ２の出力対の一つをゲートに入力し前記出力端子にドレインが接続されたトランジスタＭ１９，Ｍ２０を含む１段構成の第１の信号経路と、前記差動対の出力対の他方をゲートに入力するトランジスタＭ５，Ｍ６を含む入力段と、前記出力端子にドレインが接続されたトランジスタＭ１７，Ｍ１８を含む出力段とを備えた第２の信号経路とを備えている。さらに次段増幅部において、第１の信号経路のトランジスタＭ１９，Ｍ２０と第２の信号経路のトランジスタＭ５，Ｍ６に流れるバイアス電流を設定するバイアス回路を備えている。 （もっと読む）

【課題】出力電流を増やすことなくセトリング時間を短縮することが可能なスイッチドキャパシタ利得段、及び、これを用いたパイプライン型Ａ／Ｄ変換器を提供する。
【解決手段】スイッチドキャパシタ利得段は、第１フェーズではサンプル／ホールド回路（キャパシタＣｆ及びＣｓ、並びに、スイッチＳＷａ〜ＳＷｃ）を用いて入力電圧Ｖｉｎのサンプリングを行い、第２フェーズでは増幅器（ＡＭＰ１及びＡＭＰ２）を用いてサンプリング済み入力電圧の増幅出力を行うスイッチドキャパシタ利得段において、入力電圧Ｖｉｎのサンプリング動作時にのみ、前記増幅器のミラー補償を行うミラー補償部（Ｃｍ、ＳＷｇ）を有する構成とする。 （もっと読む）

【課題】相補信号による差動出力のバイアス電圧のオフセットの入力信号に対する変化を抑制すること。
【解決手段】ベースに入力信号Ｖｉｎが入力される第１トランジスタＱ１と、ベースに前記入力信号を平滑化した平滑信号Ｖａｖｇが入力され、エミッタが前記第１トランジスタのエミッタと共通接続された第２トランジスタＱ２と、前記第１トランジスタおよび前記第２トランジスタのコレクタに接続され、相補出力をなす第１出力端子ＯＵＴ１および第２出力端子ＯＵＴ２と、前記第１トランジスタおよび前記第２トランジスタのそれぞれのコレクタと前記第２トランジスタのベースとの電位差をそれぞれ一定に保つ電位差生成回路２０と、を具備する電子回路。 （もっと読む）

【課題】高速低消費電力の電流検出型センスアンプの実現には、低バイアス電流でゲイン帯域積が大きな増幅器をゲート接地型トランジスタに設ける必要がある。
【解決手段】ソースが電流入力端子Iin1,Iin2、ドレインが負荷8,9および電圧出力端子Vout1,Vout2に接続されたゲート接地型トランジスタペアM1,M2のゲート・ソース間に、トランジスタM3とM5およびM4とM6の２組のソースが共通のプシュプル型CMOS反転増幅器で構成される差動増幅器の共通ソースに定電流トランジスタM7が設けられた差動増幅器AMPを設ける。 （もっと読む）

【課題】負荷側に出力を電流で受け渡すカレントミラー回路を備える差動増幅器の動作を高速化する。
【解決手段】差動増幅器を構成し、差動増幅器に対する２つの入力の内のそれぞれ１つが与えられる各トランジスタの端子の内で、差動増幅器の出力点となりうるそれぞれの端子の間に接続される回路素子を備える差動増幅器は、カレントミラー回路においてモニタ電流が流れるトランジスタに接続されるとともに、カレントミラー回路においてコピー電流が流れる第１のトランジスタと、前記出力が受け渡される負荷としての抵抗との間に接続される前記２つの入力のうちいずれか１つが与えられるトランジスタへの入力がＬの時にオフとなる第２のトランジスタと、第１のトランジスタと第２のトランジスタとの接続点とアースとの間に接続される電流源とをさらに備えることにより、上記課題の解決を図る。 （もっと読む）

【課題】 少ない回路規模で位相特性を補償できる増幅器及び通信装置を提供する。
【解決手段】 正相入力信号を増幅して正相出力信号を生成し、逆相入力信号を増幅して逆相出力信号を生成する増幅器であって、正相入力信号を増幅して第1正相信号を生成し、逆相入力信号を増幅して第1逆相信号を生成する第1増幅回路と、正相入力信号を増幅して第2正相信号を生成し、逆相入力信号を増幅して第2逆相信号を生成する第１増幅部と、正相入力信号を増幅して第3正相信号を生成し、逆相入力信号を増幅して第3逆相信号を生成する第2増幅部を有する第2増幅回路と、を備え、正相出力信号が、第1正相信号と第2正相信号との和であり、逆相出力信号が第1逆相信号と第2逆相信号との和である、又は正相出力信号が、第1正相信号と第3逆相信号の和であり、逆相出力信号が第1逆相信号と第3正相信号との和であることを特徴とする増幅器を提供する。 （もっと読む）

【課題】入力容量および雑音を小さくした半導体集積回路装置を提供する。
【解決手段】半導体集積回路装置は、入力信号が入力される入力端子と出力信号が出力される出力端子とを有する増幅器と、バイアス電流を生成する第１のトランジスタを有し、前記バイアス電流により動作し、前記出力信号を入力してフィードバック信号を前記入力端子に供給するフィードバック回路と、を備え、前記第１のトランジスタのゲートに、前記出力信号とは逆相の信号が入力されることを特徴とする。 （もっと読む）

【課題】衛星測位システム（ＳＰＳ）受信機のバイアス電流を調整する装置を提供する。
【解決手段】ＳＰＳ受信機は、該ＳＰＳ受信機についての異なる複数のバイアス電流設定に関連付けられる該ＳＰＳ受信機についての複数のモードのうちの１つで動作する。該複数のモードのうちの１つは、該ＳＰＳ受信機と並置される送信機の出力電力レベルに基づき選択される。該ＳＰＳ受信機内のＬＮＡ、ミキサ、及びまたはＬＯ生成器のバイアス電流は、該選択されたモードに基づき設定される。一構成において、送信機出力電力レベルが切り換えポイントより低い場合、ＳＰＳ受信機に対し、第１（例えば、低電力）モードが選択される。送信機出力電力レベルが切り換えポイントより高い場合、第２（例えば、高線形性）モードが選択される。第２モードは、第１モードより大きいＳＰＳ受信機についてのバイアス電流に関連付けられている。 （もっと読む）

【課題】消費電流の増大を抑制しながら、スルーレートが高い差動増幅回路を提供する。
【解決手段】差動増幅回路が、ＰＭＯＳ差動入力部１０１と、ＮＭＯＳ差動入力部１０２と、カレントミラー回路１０３、１０４と、ＰＭＯＳ出力トランジスタＭ１１５と、ＮＭＯＳ出力トランジスタＭ１１６と、フィードバック回路１０８を備えている。ＰＭＯＳ差動入力部１０１のバイアス電流は、ＰＭＯＳ出力トランジスタのゲート電位の低下に応じて増大され、ＮＭＯＳ差動入力部１０２のバイアス電流は、ＮＭＯＳ出力トランジスタのゲート電位の上昇に応じて増大される。フィードバック回路１０８は、ＮＭＯＳ出力トランジスタＭ１１６のゲート電位の低下を抑制するようにカレントミラー回路１０４にフィードバックを行い、ＰＭＯＳ出力トランジスタＭ１１５のゲート電位の上昇を抑制するようにカレントミラー回路１０３にフィードバックを行う。 （もっと読む）

【課題】より安定して動作することが可能な半導体集積回路を提供する。
【解決手段】半導体集積回路は、第１の電流供給回路の他端にドレインが接続され、ダイオード接続された第１のＭＯＳトランジスタと、第１のＭＯＳトランジスタのソースにドレインが接続され、第１の電位と異なる第２の電位にソースが接続され、第１のＭＯＳトランジスタのゲートにゲートが接続された第２のＭＯＳトランジスタと、第２の電流供給回路の他端にドレインが接続され、第１のＭＯＳトランジスタのソースにソースが接続され、ダイオード接続された第３のＭＯＳトランジスタと、出力端子にドレインが接続され、第３のＭＯＳトランジスタのドレインにゲートが接続された第４のＭＯＳトランジスタと、第４のＭＯＳトランジスタのソースにドレインが接続され、第２の電位にソースが接続され、予め設定された電圧がゲートに印加された第５のＭＯＳトランジスタと、を備える。 （もっと読む）

【課題】単相増幅器において、出力信号に含まれる２次歪み成分を除去する。
【解決手段】増幅器は、第１の導電型の半導体で形成され第１の出力電流ΔＩ１を出力する第１のＭＯＳトランジスタＮＭ１２と、前記第１の導電型の半導体で形成される第２のＭＯＳトランジスタＮＭ１３と、第２の導電型の半導体で形成され第２の出力電流ΔＩ２を出力する第３のＭＯＳトランジスタＰＭ１２と、前記第１の出力電流ΔＩ１と前記第２の出力電流ΔＩ２との差電流により設定される負荷電流に応じて出力信号ΔＩＲ１を生成する負荷抵抗ＲＬ１とを備える。 （もっと読む）

【課題】広いレンジの入力電流をコピーすることが可能なカレントミラー回路を提供する。
【解決手段】カレントミラー回路１００は、入力端子Ｐ１に流れる入力電流Ｉｉｎをコピーし、出力端子Ｐ２から出力電流Ｉｏｕｔを出力する。第１トランジスタＭ１、第２トランジスタＭ２およびダイオードＤ１は、固定電圧が印加される電源端子Ｐ３と入力端子Ｐ１との間に順に直列に設けられる。第３トランジスタＭ３および第４トランジスタＭ４は、電源端子Ｐ３と出力端子Ｐ２の間に順に直列に設けられる。第１トランジスタＭ１のゲートおよび第３トランジスタＭ３のゲートは、第２トランジスタＭ２のドレインと接続される。第２トランジスタＭ２のゲートおよび第４トランジスタＭ４のゲートは入力端子Ｐ１に接続される。 （もっと読む）

【課題】特性が安定し、増幅効率の良い増幅回路、集積回路装置及び電子機器等を提供すること。
【解決手段】増幅回路は、出力ノードＮＰに増幅信号ＶＰを出力する増幅用トランジスター１０と、インダクターＬＡ及びキャパシターＣＡ、ＣＢにより構成され、インダクターのインダクタンス値及びキャパシターのキャパシタンス値の少なくとも一方が可変に設定されるＬＣ負荷回路２０と、増幅信号ＶＰの電圧振幅を検出する振幅検出回路３０と、振幅検出回路３０の検出結果に基づいてインダクタンス値及びキャパシタンス値の少なくとも一方を設定し、増幅信号ＶＰの電圧振幅値を極大値に近づける制御を行う制御回路４０とを含む。 （もっと読む）

【課題】出力インピーダンスが大きい信号源を接続した場合でも大きなバイパスコンデンサを必要とせず、かつ電源電圧変動除去特性の良い差動入力段回路を提供する。
【解決手段】差動入力段回路を、差動入力部を構成し、ソースが結合されたトランジスタＭ１，Ｍ２と、トランジスタＭ１，Ｍ２とグランドとの間に接続された定電流源Ｉｃと、カレントミラー段を構成し、ソースが電源に接続されたトランジスタＭ３，Ｍ４と、トランジスタＭ３のドレーンにドレーンが接続され、トランジスタのドレーンにソースが接続され、ゲートが基準電圧源Ｖｂｉａｓに接続された、トランジスタＭ１と同一の導電型のトランジスタＭ５と、トランジスタＭ４のドレーンにドレーンが接続され、トランジスタＭ２のドレーンにソースが接続され、ゲートが基準電圧源Ｖｂｉａｓに接続された、トランジスタＭ２と同一の導電型のトランジスタＭ６と、で構成する。 （もっと読む）