【課題】 ＩＣチップ上のコンデンサ面積を小さくすることができる位相補償回路を提供する。
【解決手段】 エラーアンプの出力端子に容量と抵抗を直列接続し、容量に流れる電流を抵抗の両端に接続したトランスコンダクタンスアンプにより増幅してフィードバックすることにより、エラーアンプの周波数特性の主要極の周波数を低くする。 （もっと読む）

【課題】バイアス信号を切りかえに伴う動作特性の悪化を低減した半導体集積回路を提供する。
【解決手段】半導体集積回路１０は、入力電流Ｉｉｎを受け、それに応じた出力電流Ｉｏｕｔ１を別の回路に供給する。第１可変抵抗Ｒ１の第１端子は、入力端子Ｐ１と接続される。第１トランジスタＭ１および第２トランジスタＭ２は、電源端子と第１可変抵抗Ｒ１の第２端子の間に順に直列に設けられる。第３トランジスタＭ３および第４トランジスタＭ４は、電源端子と出力端子Ｐ２との間に順に直列に設けられる。第１トランジスタＭ１および第３トランジスタＭ３それぞれのゲートは第１可変抵抗Ｒ１の第２端子に接続される。第２トランジスタＭ２および第４トランジスタＭ４それぞれのゲートは入力端子Ｐ１に接続されている。第１可変抵抗Ｒ１は、その抵抗値が入力電流Ｉｉｎに応じて切りかえ可能に構成される。 （もっと読む）

【課題】構成素子数を最小限に抑えて消費電流の増加を抑え、且つ過渡応答時のクロスオーバー歪を改善する。
【解決手段】ＮチャネルＭＯＳトランジスタＭ１，Ｍ２，Ｍ６と、ＰチャネルＭＯＳトランジスタＭ３，Ｍ４，Ｍ５を備える出力回路において、ドレインとゲートがＭＯＳトランジスタＭ２のドレインおよびトランジスタＭ５のゲートに接続され、ソースがＭＯＳトランジスタＭ４のドレインに接続されたＭＯＳトランジスタＭ７を設けた。 （もっと読む）

【課題】線形領域で高精度に動作する差動増幅回路及びこの差動増幅回路を用いた液晶ディスプレイドライバを提供する。
【解決手段】差動増幅回路は、入力電圧Ｖ１がゲート端子に与えられるトランジスタＭ１及びＭ２と、トランジスタＭ１のソース端子にドレイン端子が接続されるトランジスタＭ３、トランジスタＭ３のゲート端子に入力電圧Ｖ１を与えるか否か切り替えるスイッチＳ１、トランジスタＭ３のゲート端子に入力電圧Ｖ２を与えるか否か切り替えるスイッチＳ２、及びトランジスタＭ２のソース端子にドレイン端子が接続され、ゲート端子に入力電圧Ｖ３が与えられ、ソース端子がトランジスタＭ３のソース端子と接続されるトランジスタＭ４をそれぞれ有する複数の差動対Ｄ１〜Ｄ４と、差動対Ｄ１〜Ｄ４のトランジスタＭ３、Ｍ４のソース端子に電流を供給する電流源Ｉ１と、を備える。 （もっと読む）

アクティブデバイスに対するバイアス電圧を発生する装置が開示され、第１の電圧源と、第１の電圧源に応答してチャージを発生するように適応されたキャパシティブエレメントと、アクティブデバイスに対するバイアス電圧を発生するためにチャージを供給するように適応された第１のスイッチングエレメントとを備える。本装置は、アクティブデバイスの１以上の特性に基づいてキャパシティブエレメントをコントロールするように適応されコントローラを備えるかもしれない。コントローラは、リファレンス電圧に基づいて、すなわちアクティブデバイスの１以上の特性に基づいて前記キャパシティブエレメントのキャパシタンスをコントロールかもしれない。
（もっと読む）

【課題】回路ゲイン切り替え時における入力端子の入力容量値の変動を低減し、周波数依存性を大幅に改善する。
【解決手段】スイッチ２２（₀〜_N），２３（₀〜_N），２４（₀〜_N）におけるＯＮ／ＯＦＦの動作制御は、ロジックコントローラから出力される制御信号Ｃｔｒｌ０〜Ｃｔｒｌｎ，ＣｔｒｌＢ０〜ＣｔｒｌＢｎによってそれぞれ制御される。スイッチ２４（₀〜_N）は、スイッチ２２（₀〜_N）がＯＮ（トランジスタ１９（₀〜_N）がバイアスオフ）する際に、同じタイミングでＯＮとなり、スイッチ２２（₀〜_N）がＯＦＦ（トランジスタ１９（₀〜_N）がバイアスオン）する際には、同じタイミングでＯＦＦとなる。トランジスタ２４（₁〜_N）がバイアスオフのときに静電容量素子２５（₀〜_N）が有効になり、回路ゲインを切り換えた時の入力端子ＩＮから見た入力容量値Ｃｉｎの大きな変動を防止することができる。 （もっと読む）

【課題】低消費電流でかつ十分な位相余裕を有して、高速動作することが可能な演算増幅器を提供する。
【解決手段】演算増幅器に、差動増幅器２０３の出力電圧に応じた抵抗を有する抵抗用ＭＯＳトランジスタ１７を設ける。そして、抵抗用ＭＯＳトランジスタ１７の抵抗値を、制御回路２０によって調整する。さらに、制御回路２０を、抵抗用ＭＯＳトランジスタ１７と同じ抵抗値を有する制御用ＭＯＳトランジスタ２０１に接続される反転入力端子と、リファレンス信号が印加される非反転入力端子、抵抗用ＭＯＳトランジスタ１７のゲート及び制御用ＭＯＳトランジスタ２０１のゲートに接続される出力端子とを有する差動増幅器２０３、図１のＭＯＳトランジスタ１６のトランスコンダクタンス値に比例したトランスコンダクタンス値を有し、差動増幅器２０３の反転入力端子に出力信号を供給するトランスコンダクタンスアンプ２０２によって構成する。 （もっと読む）

【課題】ＰＳＲＲが改良された低ドロップアウト線形レギュレータを提供する。
【解決手段】ＬＤＯは、差動増幅器と調整されたカレントミラーとを結合し、それぞれ差分信号を受信するように構成された２つのノードを有する。調整されたカレントミラーは、差分信号をシングルエンド信号に変換および増幅するように構成される。ＬＤＯは、周波数補償用に構成された第１のコンデンサを有し、第１のコンデンサは、第１の段と第２の段との間に結合される。ＬＤＯは、第１のカスコード回路の容量性負荷を平衡化するための第２のコンデンサを有し、第２のコンデンサは、第１の段と電源電圧との間に結合される。第１のカスコード回路は、電源電圧の変動によって生じるコンデンサの入出力間の差電圧を抑制するように構成される。ＬＤＯは、差動増幅器の電源の変動を抑制するように構成された第２のカスコード回路を有する。 （もっと読む）

【課題】低耐圧のトランジスタを用いた高出力の電力増幅器を提供すること。
【解決手段】本発明に係る電力増幅器は、制御端子に第１の入力信号が入力される第１のトランジスタ６と、第１のトランジスタ６と縦列接続され、制御端子に第２の入力信号が入力される第２のトランジスタ１０とを備え、第１の入力信号と第２の入力信号とが、同期し、かつ、同位相であるものである。これにより、出力電圧が、最大電圧振幅時に、第１のトランジスタ６と第２のトランジスタ１０とに略均等に分割して印加される。 （もっと読む）

【課題】 入力信号の電力増幅用回路及びそのような回路を組み込んでいる信号発信システムを提供する。
【解決手段】 本発明は、入力段（ＥＥ）及び出力段（ＥＳ）を含む入力信号の電力増幅用回路（ＣＩＲ）に関し、前記入力段（ＥＥ）は：
―いわゆる主駆動トランジスタ（Ｔ３）を組み込んでいる駆動手段（ＭＰ）と、
―入力信号を受信可能で、主駆動トランジスタ（Ｔ３）と共に電流ミラーとして組み立てられた、第１のいわゆる主入力トランジスタ（Ｔ１）とを備える。
第１の主入力トランジスタ（Ｔ１）は、入力段（ＥＥ）内へ組み込まれた第２のいわゆる主入力トランジスタ（Ｔ２）を介して出力段（ＥＳ）に連結され、かつ駆動手段（ＭＰ）によって制御され、第１の主入力トランジスタ（Ｔ１）と第２の主入力トランジスタ（Ｔ２）は相互に連結され、かつ共振回路（ＢＢ２，Ｃｐ）を経由してＤａｒｌｉｎｇｔｏｎ型の構造に従ってアースに連結される。 （もっと読む）

【課題】利得を変化させた際の出力インピーダンスの変動を抑える可変利得増幅器を得る。
【解決手段】ゲートバイアスが供給されるゲートが入力端子１と接続され、入力された信号を増幅するソース接地型増幅素子３と、一端からドレインバイアスが印加される複数の並列抵抗６３を有するとともに、並列抵抗６３の他端間を結ぶ複数の直列抵抗６２を有するラダー抵抗回路６１と、ゲートバイアスが供給されるゲートが高周波的に接地され、ドレインがラダー抵抗回路６１における各並列抵抗の他端と接続され、ソースがソース接地型増幅素子３のドレインと接続され、複数のゲート接地型増幅素子５₁〜５_nと、複数のゲート接地型増幅素子のいずれかのドレインに接続された出力端子１２と、複数のゲート接地型増幅素子のゲートと接続され、ゲートバイアスを選択的に供給するゲートバイアス制御回路６とを備える。 （もっと読む）

【課題】非反転入力端子の電圧が変化した場合でも、出力トランジスタに流れる電流を一定にすることができる、差動増幅器を提供する。
【解決手段】非反転入力端子１４３と、反転入力端子１４４と、Ｐ型ＭＯＳトランジスタ１０７及び１０８とＮ型ＭＯＳトランジスタ１０１及び１０２と定電流源１２１とからなる差動増幅回路と、Ｐ型ＭＯＳトランジスタ１０３及び１０４とＮ型ＭＯＳトランジスタ１１３及び１１４と定電流源１２２とからなる差動増幅回路と、Ｐ型ＭＯＳトランジスタ１０７及び１０８に電流を流す定電流源１２４とで構成される相補型フォールデッドカスコード増幅回路に、さらにＰ型ＭＯＳトランジスタ１０７及び１０８に電流を流す電流制御回路である、定電流源１２３とＮ型ＭＯＳトランジスタ１０５を備え、相補型差動対の負荷であるカスコード増幅回路に流れる電流を、非反転入力端子の電圧によって制御する構成とした。 （もっと読む）

【課題】出力トランジスタに直列にトランジスタを接続し、このトランジスタに入力信号を入力すると共に、このトランジスタによって出力トランジスタをドライブするカスコード構成の増幅回路では、出力トランジスタのベース電位は固定されていた。このため、電源電圧が高くなると出力トランジスタの消費電力が増大し、その規格を越えてしまうという課題があった。本発明は、電源電圧が高くなっても出力トランジスタの消費電力が増大しない増幅回路を提供することを目的にする。
【解決手段】電源電圧が入力され、この電源電圧に基づいて出力トランジスタのベース電位を決定すると共に、電源電圧の変動に連動して、前記出力トランジスタのベース電位を変化させる電圧帰還回路を具備した。電源電圧が高くなると出力トランジスタのベース電位も高くなるので、出力トランジスタの消費電力を低減することができる。 （もっと読む）

【課題】電子静電放電保護を有する集積電子回路を設計する方法を提供する。
【解決手段】通常の動作の間の所与のパフォーマンスを有する集積電子回路１を設けるステップを含み、集積電子回路１は、電力供給ライン２と、電力供給ライン２により電力供給され、電子静電放電保護装置５により保護される少なくとも一つの能動装置４とを含み、更に、集積電子回路１上でＥＳＤイベントをシミュレートして、ＥＳＤイベントの間に、寄生ＥＳＤ電流経路が、電力供給ライン２と少なくとも一つの機能装置４との間で形成されるかどうか、及びどこで形成されるかを、決定するステップと、決定された寄生ＥＳＤ電流経路内で、少なくともＥＳＤイベントの一部の間に、この寄生ＥＳＤ電流経路を遮断する回路６を形成するステップとを含む。 （もっと読む）

【課題】出力電流吸込み時における消費電流の増加を抑え、かつ過渡応答時のクロスオーバー歪を改善した出力回路を提供する。
【解決手段】ＮチャネルＭＯＳトランジスタＭ１、Ｍ２，Ｍ６と、ＰチャネルＭＯＳトランジスタＭ３，Ｍ４，Ｍ５を備える出力回路において、ドレインがトランジスタＭ３のドレインに接続され、ソースがトランジスタＭ１のドレインに接続されたＮチャネルＭＯＳトランジスタＭ７と、ゲートがトランジスタＭ５のゲートに接続され、ソースが正電源端子＋Ｖに接続されたＰチャネルＭＯＳトランジスタＭ８と、ゲートがトランジスタＭ７のゲートに接続され、ドレインがトランジスタＭ８のドレインに接続され、且つゲートとドレインが共通接続されたＮチャネルＭＯＳトランジスタＭ９と、トランジスタＭ９のソースと負電源端子−Ｖとの間に接続した電流源Ｉ１と、を設けた。 （もっと読む）

【課題】ＲＦ高効率高出力電力増幅とともに、低ひずみ化の可能性をも併せ持つカスコード回路を提供する。
【解決手段】カスコード回路の両ＦＥＴ（または両バイポーラトランジスタ）の接続部にバイアス電圧を印加することで、ソース接地ＦＥＴにおけるゲートバイアス電圧（またはエミッタ接地バイポーラトランジスタにおけるベースバイアス電圧）と、ＲＦゲート接地ＦＥＴにおけるドレーンバイアス電圧（またはベース接地バイポーラトランジスタにおけるコレクタバイアス電圧）とを、独立に設定できる。特に、これらのバイアス電圧を、ソース接地ＦＥＴ（またはエミッタ接地バイポーラトランジスタ）がＢ級動作ないし深いＡＢ級動作をし、かつ、交流ゲート接地ＦＥＴ（または交流ベース接地バイポーラトランジスタ）が浅いＡＢ級動作ないしＡ級動作をする組み合わせに設定する。 （もっと読む）

装置は、共通のＤＣ電流によってバイアスされ、入力信号から増幅された出力信号を発生するように適応されたカスケードの増幅ステージを含む。第１の増幅ステージは、入力電圧信号を実質的に２倍にするルーティングネットワークと、入力電圧信号から第１の電流信号を発生する第１の相互コンダクタンスゲインステージとを含む。第２の増幅ステージは、第１の電流信号を第２の電圧信号に変換する共振器と、第１の電流信号から第２の電流信号を発生する第２の相互コンダクタンスステージとを含む。第３の増幅ステージは、第２の電流信号から第３の電流信号を発生する電流ゲインステージと、第３の電流信号が流れて出力信号を発生する負荷とを含む。
（もっと読む）

本発明の線形化回路は、電力増幅器コアを有する電力増幅回路に関連して使用する。例示的な線形化回路は、電力増幅器コアのレプリカを備える。線形化回路はその動作にあたり、ＲＦ信号からエンベロープ信号を生成する。このエンベロープ信号を使用して、レプリカを制御することによりアナログ出力信号を生成し、このアナログ出力信号は、電力増幅器コアにおけるＡＭ‐ＡＭ変換歪みの反転を表す。その後、線形化回路は、レプリカにおける反転した非線形信号でＲＦ信号をバイアスし、電力増幅コアを制御する。電力増幅器コア及びそのレプリカは、いずれも同一半導体のダイ上に配置することができるため、双方ともに、製造プロセス変動に対して同様の応答を示す。 （もっと読む）

性能を改善できるチューナブル段間整合回路について説明する。例示的な設計では、装置は、第１の能動回路（たとえば、ドライバ増幅器）と、第２の能動回路（たとえば、電力増幅器）と、第１の能動回路と第２の能動回路の間に接続されたチューナブル段間整合回路とを含む。このチューナブル段間整合回路は、第１の能動回路と第２の能動回路の間のインピーダンス整合を調整するために個別のステップで変化できるチューナブルキャパシタを含む。例示的な設計では、このチューナブルキャパシタは、（ｉ）並列に接続された複数のキャパシタと、（ｉｉ）この複数のキャパシタに対してキャパシタごとに１つ接続された複数のスイッチとを含む。各スイッチは、関連するキャパシタを選択するためにオンにされるか、または関連するキャパシタの選択を解除するためにオフにされることができる。チューナブルキャパシタは、複数のキャパシタと並列に接続された固定キャパシタをさらに含むことができる。
（もっと読む）

アンプの直線性を改善するための技術が述べられる。典型的な設計では、アンプ（例えば、パワーアンプ）は、スタック内に結合された複数のトランジスタと、少なくとも一つのダイオードを含む。前記複数のトランジスタでは、入力信号を受信して増幅する出力信号を提供する。少なくとも一つのダイオードがスタック内の少なくとも一つのトランジスタに動作可能なように結合される。各ダイオードは、スタック内の関連付けられたトランジスタに可変バイアス電圧を提供する。各ダイオードは、高入力パワーでダイオードの両端で電圧降下を有し、そして、高入力パワーで関連付けられているトランジスタに高バイアス電圧を提供する。少なくとも一つのトランジスタは、少なくとも一つのダイオードから高バイアス電圧に起因する高入力パワーで高ゲインを有する。高ゲインはアンプの直線性を改善する。
（もっと読む）