【課題】利得制御信号の分配配線を簡素化し、回路の高周波化・広帯域化を実現し、負方向の利得可変幅を増大させる。
【解決手段】利得可変回路は、入力信号Ｉｎを増幅する可変利得増幅器（ＶＧＡ）１と、ＶＧＡ１の出力信号Ｏｕｔ１を増幅する固定利得増幅器（Ａｍｐ）２と、Ａｍｐ２の出力信号Ｏｕｔ２の振幅を検出して、検出した振幅と予め設定された振幅設定値とが等しくなるようにＶＧＡ１の利得を制御する自動利得調整回路（ＡＧＣ）３とを備える。ＶＧＡ１は、ギルバートセル型の可変利得増幅器である。 （もっと読む）

【課題】可変利得増幅器において、広帯域性と大きなダイナミックレンジを両立させる。
【解決手段】ベース端子が反転入力端子ＩＣに接続され、コレクタ端子が反転出力端子ＯＣに接続され、エミッタ端子が開放されているトランジスタ（第３のトランジスタ）Ｑ２１と、ベース端子が非反転入力端子ＩＴに接続され、コレクタ端子が非反転出力端子に接続され、エミッタ端子が開放されているトランジスタ（第４のトランジスタ）Ｑ２２とを設ける。 （もっと読む）

【課題】負荷側に出力を電流で受け渡すカレントミラー回路を備える差動増幅器の動作を高速化する。
【解決手段】差動増幅器を構成し、差動増幅器に対する２つの入力の内のそれぞれ１つが与えられる各トランジスタの端子の内で、差動増幅器の出力点となりうるそれぞれの端子の間に接続される回路素子を備える差動増幅器は、カレントミラー回路においてモニタ電流が流れるトランジスタに接続されるとともに、カレントミラー回路においてコピー電流が流れる第１のトランジスタと、前記出力が受け渡される負荷としての抵抗との間に接続される前記２つの入力のうちいずれか１つが与えられるトランジスタへの入力がＬの時にオフとなる第２のトランジスタと、第１のトランジスタと第２のトランジスタとの接続点とアースとの間に接続される電流源とをさらに備えることにより、上記課題の解決を図る。 （もっと読む）

【課題】信号の広帯域化を図る。
【解決手段】入力信号に対し、それぞれ所望の減衰量を設定可能なゲイン切り替え部ＧＣｋ（ｋ＝１〜ｎ、ｎは２以上の整数）と、ゲイン切り替え部ＧＣｋの出力をそれぞれ入力に接続し、出力を共通に接続する入力差動対ＴＸｋと、それぞれのゲイン切り替え部ＧＣｋの減衰量及びそれぞれの入力差動対ＴＸｋの活性化を制御するスイッチ制御回路１０３と、を備え、ゲイン切り替え部ＧＣｋは、入力信号を一端に受け、他端を入力差動対ＴＸｋの入力端に接続する抵抗素子ＲＰｋＡと、スイッチ制御回路１０３によってオンオフが制御されるスイッチ素子ＳＷＰｋｊ（ｊ＝１〜ｍ、ｍは２以上の整数）と、一端を抵抗素子ＲＰｋＡの他端に接続し、他端をそれぞれスイッチ素子ＳＷＰｋｊを介して基準電圧ＶＲＥＦに接続する抵抗素子群ＰＲｋと、を備える。 （もっと読む）

【課題】電源電圧が比較的小さい場合においても、性能劣化を起こさず、かつオーバードライブリカバリ可能な差動増幅回路を得る。
【解決手段】第１の出力部であるノードＮ１と電源Ｖddとの間にＰＭＯＳトランジスタＭＰ１及びＭＰ３が互いに並列に介挿され、第２の出力部であるノードＮ２と電源Ｖddとの間にＰＭＯＳトランジスタＭＰ２及びＭＰ４が互いに並列に介挿される。レプリカ回路４及びコンパレータ５によって、入力電圧Ｖinと基準電圧Ｖrefとの入力電位差が“０”のバランス状態時の出力電圧Ｖoutｐ及びＶoutｎは共に基準出力コモン電圧Ｖoutcm_idealに設定される。電源電圧Ｖddと出力コモン電圧Ｖoutcmとの電位差がダイオード接続されたＰＭＯＳトランジスタＭＰ１及びＭＰ２の閾値電圧Ｖthよりも低い値となるように、レプリカ回路４の基準出力コモン電圧Ｖoutcm_idealを設定する。 （もっと読む）

【課題】 少ない回路規模で位相特性を補償できる増幅器及び通信装置を提供する。
【解決手段】 正相入力信号を増幅して正相出力信号を生成し、逆相入力信号を増幅して逆相出力信号を生成する増幅器であって、正相入力信号を増幅して第1正相信号を生成し、逆相入力信号を増幅して第1逆相信号を生成する第1増幅回路と、正相入力信号を増幅して第2正相信号を生成し、逆相入力信号を増幅して第2逆相信号を生成する第１増幅部と、正相入力信号を増幅して第3正相信号を生成し、逆相入力信号を増幅して第3逆相信号を生成する第2増幅部を有する第2増幅回路と、を備え、正相出力信号が、第1正相信号と第2正相信号との和であり、逆相出力信号が第1逆相信号と第2逆相信号との和である、又は正相出力信号が、第1正相信号と第3逆相信号の和であり、逆相出力信号が第1逆相信号と第3正相信号との和であることを特徴とする増幅器を提供する。 （もっと読む）

【課題】スイッチトキャパシタ回路における全差動動作時の演算増幅器の同相入力変動を抑制し、低電源電圧での変換、または高速の変換にも対応することが可能なスイッチトキャパシタ回路を提供する。
【解決手段】スイッチトキャパシタ回路の出力段に設けられた第１の演算増幅器１１０の非反転入力端子（＋）への入力信号を第２の演算増幅器１２０の反転入力端子（−）に供給するようにしてネガティブフィードバックを形成することによってＶｘ（≒Ｖｙ）＝ＶＣＭとなるように第２の参照電圧ＶＣＭａを調整することにより、入力信号の同相入力のレベルに依らず第１の演算増幅器１１０の同相入力を所定の定電圧ＶＣＭのレベルに保つ。また、第１の参照電圧ＶＣＭａの変動は差動回路でキャンセルされ、本来の全差動動作には影響を及ぼさない。 （もっと読む）

【課題】スイッチトキャパシタ回路におけるシングル／差動変換時の演算増幅器の同相入力変動を抑制し、低電源電圧での変換、または高速の変換にも対応することが可能なスイッチトキャパシタ回路を実現する。
【解決手段】サンプリングモード時とホールドモード時とで演算増幅器１１０の入力側のキャパシタＣ１〜Ｃ４をスイッチ回路ＳＷで切り換えて単相入力信号を差動出力信号に変換するについて、サンプルモード時にサンプリング用キャパシタＣ１、Ｃ２、Ｃ３、Ｃ４の一端側に供給する第２の入力信号（電圧ＶＨ）を第１の信号入力電圧ＶＩＰと第１の参照信号電圧ＶＩＮの中間の電圧とするような電圧生成部２０を設けた。 （もっと読む）

【課題】寄生容量を少なくし、動作の高速性を妨げることなく、差動対間のインピーダンスを調整可能にした差動信号受信回路、及び差動信号受信回路を備える半導体装置を提供する。
【解決手段】一対の差動信号が入力する第１、第２の差動トランジスタと、第１、第２の差動トランジスタの出力端子にそれぞれ接続された負荷回路と、第１、第２の差動トランジスタの電源端子に接続された電流源回路と、第１の差動トランジスタの電源端子と前記第２の差動トランジスタの電源端子との間に接続されたインピーダンス調整回路及びスイッチトランジスタと、を備える差動信号受信回路であって、スイッチトランジスタは、差動信号受信回路に供給される電源電圧より高電圧になる信号が印加されて導通、非導通が制御される。 （もっと読む）

ヘテロ接合バイポーラトランジスタ及びロングゲート疑似格子整合高電子移動度トランジスタを備える回路ユニット（ＣＵ）。前記ロングゲート疑似格子整合高電子移動度トランジスタのソース（Ｓ）又はドレイン（Ｄ）が、前記ヘテロ接合バイポーラトランジスタのコレクタ（Ｃ）又はエミッタ（Ｅ）に電気的に結合される。 （もっと読む）

【課題】２組のプシュプル型CMOS反転増幅器を有する差動増幅回路において、同相入力電圧変動に対する出力動作点の変動を抑制するとともに、電源電圧除去比も高くする。
【解決手段】差動入力端子Vip,Vimに与えられる入力信号が直接または容量を介してゲートに与えられるpMOSトランジスタペア１と、容量C1,C2と、それらを介して入力信号が与えられるnMOSトランジスタペア２と、nMOSトランジスタペア２のゲート・ドレイン間に設けられたスイッチS1,S2と、で構成される２組のプシュプル型CMOS反転増幅器による差動増幅回路において、nMOSトランジスタペア２の共通ソースとGNDの間にゲートが出力端子Vom,Vopに接続されたnMOSトランジスタM5,M6を設ける。 （もっと読む）

【課題】特性が安定し、増幅効率の良い増幅回路、集積回路装置及び電子機器等を提供すること。
【解決手段】増幅回路は、出力ノードＮＰに増幅信号ＶＰを出力する増幅用トランジスター１０と、インダクターＬＡ及びキャパシターＣＡ、ＣＢにより構成され、インダクターのインダクタンス値及びキャパシターのキャパシタンス値の少なくとも一方が可変に設定されるＬＣ負荷回路２０と、増幅信号ＶＰの電圧振幅を検出する振幅検出回路３０と、振幅検出回路３０の検出結果に基づいてインダクタンス値及びキャパシタンス値の少なくとも一方を設定し、増幅信号ＶＰの電圧振幅値を極大値に近づける制御を行う制御回路４０とを含む。 （もっと読む）

【課題】コンパレータの比較速度の悪化や消費電力の増加を抑えて入力信号に加わるオフセットを補正する。
【解決手段】比較回路部１１において、比較対象の２つの差動入力信号ＶＩＰ，ＶＩＭを入力するトランジスタＮＭ１，ＮＭ２のバックゲートＢＧ１，ＢＧ２のそれぞれに可変容量Ｃ１，Ｃ２と抵抗Ｒ１，Ｒ２を並列に接続し、可変容量Ｃ１，Ｃ２と抵抗Ｒ１，Ｒ２の少なくとも一方の値を可変することで差動入力信号ＶＩＰ，ＶＩＭに加わるオフセットを補正する。 （もっと読む）

【課題】市販の差動アンプＩＣを用いる差動増幅回路は、入力インピーダンスを高くするために前段にバッファが必要であり、また一端を基準電圧に固定すると入力信号に応じたコモンモード電圧が発生する。本発明は構成が簡単であり、かつコモンモード電圧が発生しない差動増幅回路を提供することを目的にする。
【解決手段】差動信号が入力され、差動出力信号を出力する差動入出力部４１と、この差動入出力部４１の出力電圧を分圧した電圧と基準電圧の差電圧を前記差動入出力部４１に帰還する差動アンプ４４を具備した。構成が簡単であり、かつコモンモード電圧が発生しない。 （もっと読む）

【課題】不均一なデューティサイクルを有する入力信号のデューティサイクル補正を行う方法を提供する。
【解決手段】不均一なデューティサイクルを有する入力信号をコンデンサ・デジェネレイティング差動対回路に入力し、前記回路内の１つ以上のコンデンサの両端に、前記入力信号のデューティサイクルの正の部分と負の部分との継続時間の差を表わす直流電圧を形成し、差動対回路のスイッチング動作を通じてデューティサイクルを有する出力信号を形成し、それによって出力信号のデューティサイクルの正の部分と負の部分の継続時間が、入力信号とスイッチングレベルとの交差点により規定される。必要に応じて、出力信号のデューティサイクルが少なくとも実質的に均一になるまで、信号（およびスイッチングレベル）が調整される。 （もっと読む）

第１出力（Ｖｏ−）を規定し、第１入力端子（３３０Ａ）に結合されるゲートを各トランジスタ（３１５Ａ、３２０Ａ）が有する第１対のトランジスタ（３０５Ａ）、第２出力（Ｖｏ＋）を規定し、第２入力端子（３３０Ｂ）に結合されるゲートを各トランジスタ（３１５Ｂ、３２０Ｂ）が有する第２対のトランジスタ（３０５Ｂ）、第２出力端子（３１０Ｂ）に及び第１対のトランジスタの第１トランジスタ（３１５Ａ）のゲートに結合される第１キャパシタ（３５０Ａ）、第２出力端子（３１０Ｂ）に及び第１対の第２トランジスタ（３２０Ａ）のゲートに結合される第２キャパシタ（３５５Ａ）、第１出力端子（３１０Ａ）に及び第２対の第３トランジスタ（３１５Ｂ）のゲートに結合される第３キャパシタ（３５０Ｂ）、及び第１出力端子（３１０Ａ）に及び第２対の第４トランジスタ（３２０Ｂ）のゲートに結合される第４キャパシタ（３５５Ｂ）を含む増幅器（２３０）。

（もっと読む）

【課題】帰還抵抗を極端に大きくすることなく、高感度に広帯域な動作を実現できる光受信器を提供する。
【解決手段】同一極性方向に直列接続された２個の受光素子より構成されたバランスドフォトダイオードと、このバランスドフォトダイオードの出力信号が入力されるチェリーホッパー型増幅部と、このチェリーホッパー型増幅部を構成している差動入力ペアトランジスタからのそれぞれの出力信号をレベルシフトするエミッタフォロワ部と、このエミッタフォロワ部の出力信号を前記チェリーホッパー型増幅部の各入力端子に帰還する経路に設けられた第１および第２の帰還抵抗と、この第２の帰還抵抗と前記チェリーホッパー型増幅部を構成している差動増幅回路の一方のトランジスタのベースに接続されている第１のコンデンサとを有することを特徴とする。 （もっと読む）

【課題】チップ間の特性ばらつきを抑え、消費電力を低減することが可能な小型の対数増幅回路を提供する。
【解決手段】
増幅器３０と、
可変利得増幅回路の入力端子ＶＩ（Ｎ）と増幅器３０の入力端子ＡＭＰ＿ＩＮ（Ｎ）との間に接続された入力容量３Ｎと、入力端子ＡＭＰ＿ＩＮ（Ｎ）と増幅器３０の出力端子ＶＯ（Ｎ）との間に接続された帰還容量２Ｎとを備え、入力容量３Ｎ及び帰還容量２Ｎは、入力端子ＡＭＰ＿ＩＮ（Ｎ）と入力端子ＶＩ（Ｎ）との間に接続された第一の容量（容量７３ａ）と、入力端子ＡＭＰ＿ＩＮ（Ｎ）と出力端子ＶＯ（Ｎ）との間に第一の容量に対して並列に接続された第二の容量（７２ａ）と、入力端子ＶＩ（Ｎ）及び出力端子ＶＯ（Ｎ）の各々と前記第二の容量との間に設けられ、前記第二の容量と入力端子ＶＩ（Ｎ）とを接続した状態及び前記第二の容量と出力端子ＶＯ（Ｎ）とを接続した状態を切り替えるスイッチ（Ｓ１）とを含む容量可変用ブロック７０ａを少なくとも１つ有するラダー容量で構成されている。 （もっと読む）

【課題】消費電流の増大を抑制しつつ、差動増幅回路の線形性と利得の両立を図る。
【解決手段】差動信号Ｖｉｎ、Ｖｉｎｂの一方が入力されるソースフォロア回路を構成する電界効果トランジスタＭ１１と、ソースフォロア回路に直列接続され、差動信号Ｖｉｎ、Ｖｉｎｂの他方が入力されるソース接地回路を構成する電界効果トランジスタＭ１２とを備える。 （もっと読む）

【課題】一対の信号線に差動の信号を出力する差動出力駆動回路を備える半導体集積回路において、立ち上がり時間と立ち下がり時間とをそれぞれ独立に調整できるようにする。
【解決手段】一対の信号線４ａ，４ｂのそれぞれとＧＮＤとの間に出力容量Ｃａ，Ｃｂを備えるとともに、それぞれの信号線４ａ，４ｂに直列に第１の抵抗Ｒ１ａ，Ｒ１ｂを介在し、かつ前記信号線４ａ，４ｂを第２の抵抗Ｒ２ａ，Ｒ２ｂによって電源電位にプルアップする。そして、該半導体集積回路１を基板に実装した後に測定された立ち上がり時間と立ち下がり時間とに応じて、抵抗値調整回路Ａａ，Ａｂが、前記抵抗Ｒ１ａ，Ｒ２ａ；Ｒ１ｂ，Ｒ２ｂの抵抗値をそれぞれ調整する。したがって、立ち上がり時間と立ち下がり時間とをそれぞれ独立に調整できるようになり、それらの対称性を維持しなければならないような規格に対しても対応可能となる。 （もっと読む）