【課題】個々の差動信号レシーバに入力される差動信号間のスキュー補正だけでなく、各差動信号レシーバから出力される画像データ信号間のスキュー補正を行う。
【解決手段】差動インタフェースを、差動信号ドライバ１１ａ〜１１ｃとスキュー補正差動信号レシーバ１３ａ〜１３ｂとから構成する。各差動信号レシーバ１３ａ〜１３ｂの前段に、差動信号受信回路１７に入力される差動信号間のスキュー（立ち上がり時間及び立ち下がり時間のズレ）を補正する波形調整回路１８ａ，１８ｂを設ける。各差動信号レシーバ１３ａ〜１３ｃの後段に、差動信号受信回路１７から出力されるデータ信号間のスキュー（遅延時間のズレ）を補正する遅延回路１９を設ける。これにより、各差動信号受信回路１７に入力される差動信号間のスキュー、及び各遅延回路１９から出力される画像データ信号間のスキューを補正することができる。 （もっと読む）

【課題】シリアル・デジタル信号の品質を特定するためにアイ・ダイアグラムを用い、存在しないアイ違反を無駄に検索しないで、かかる無駄な検索の不感時間を実質的に除く。
【解決手段】デジタル信号を取込みながら、単位時間間隔内で上記デジタル信号による違反を検出する際に、単位時間間隔内にマスク１２を定義する。単位時間間隔の期間中にデジタル信号がマスタと交差するときに、違反信号を発生する。 （もっと読む）

【課題】 ＤＤＲ３半導体メモリ装置から導入されるダイナミックターミネーション動作の開始及び終了を制御することのできるオンダイターミネーションの制御回路およびその制御方法を提供すること。
【解決手段】ターミネーション制御回路は、外部クロックをカウントして第１コードを出力し、内部クロックをカウントして第２コードを出力するカウンタ部、および書込み命令に応答して前記第１コードと前記第２コードとを比較して、ダイナミックターミネーション動作をイネーブルさせ、かつ前記ダイナミックターミネーション動作のイネーブル時点からバースト長によって定められる一定クロックの後にダイナミックターミネーション動作をディセーブルさせるダイナミック制御部１２０を備える。 （もっと読む）

【課題】立ち上がり、立ち下りのエッジで起動されたパルス間で振幅が異なり、正負の対称性がずれる。
【解決手段】起動信号を所定量の遅延を伴って論理反転する縦続接続された複数のインバータからなるインバータ遅延回路と、出力端子を、インバータ遅延回路の出力Ｄｉ，ＸＤｉ−１の論理積が真のとき第一の電位に接続し、出力Ｄｉ，ＸＤｉ＋１の論理和が偽のとき第二の電位に接続する第一のスイッチ回路と、出力端子を、出力Ｄｉ，ＸＤｉ＋１の論理積が真のとき第一の電位に接続し、出力ＸＤｉ＋１，Ｄｉ＋２の論理和が偽のとき第二の電位に接続する第二のスイッチ回路と、第一のスイッチ回路が活性化されるとき起動信号をインバータ遅延回路の１段あたりの遅延量と同一の時間遅延させ、第二のスイッチ回路が活性化されるとき遅延させないで起動信号をインバータ遅延回路に入力する起動信号制御回路とを備える。 （もっと読む）

【課題】双方向差動インタフェースを有するＤＵＴの試験装置を提供する。
【解決手段】メインドライバアンプＡＭＰ０は、ＤＵＴ１０２に送信すべきパターンデータＰＡＴにもとづいて第１差動信号Ｖｄを生成する。第１レプリカドライバアンプＡＭＰ１は、パターンデータＰＡＴにもとづいて第２差動信号Ｖｃｐを生成する。第２レプリカドライバアンプＡＭＰ２は、パターンデータＰＡＴにもとづいて第３差動信号Ｖｃｎを生成する。第１コンパレータＣＭＰ１は、ノードＮ１とノードＮ２の電圧を比較し、第２コンパレータＣＭＰ２はノードＮ３とノードＮ４の電圧を比較する。 （もっと読む）

【課題】 差動信号の位相差（遅延）を検出する回路が差動信号の伝送路に接続されていると、伝送路への付加容量が増大し、差動信号の波形劣化が大きくなるという問題がある。
【解決手段】 上記課題を解決するため、本発明は、受信回路に信号を送信する送信回路を含み、送信回路は、第１の周期でハイレベルとローレベルを繰り返す差動信号を、遅延量を変化させて受信回路に送信する信号送出部と、差動信号の差動電位差が基準値以上である間における、第１の周期の整数倍の時間間隔との差分が所定の時間間隔となる第２の周期の標本化信号による差動信号の標本化回数と、所定の時間間隔とにより、差動信号の差動電位差が基準値以上となっている期間を示すレベル確定期間を遅延量の変化に応じて算出する算出部と、差動信号の遅延量の変化に対応した前記レベル確定期間のそれぞれのうちで最も大きいものを検出する検出部とを含むことを特徴とする。 （もっと読む）

【課題】変調効率を一層の向上したインパルス伝送方法、伝送システム、送信器および受信器の実現。
【解決手段】所定の時間幅のインパルス信号を伝送し、所定の時間幅のＮ（２≦Ｎ）倍以上の時間幅を１シンボル時間とし、所定の時間幅を所定の整数で除した値を基本遅延時間τとし、１シンボル時間内に、ｋ（０≦ｋ≦Ｎ）個の前ンパルス信号を、１シンボル時間の開始から基本遅延時間の整数倍だけ遅延させて配置する組合せでデータを表すインパルス伝送システムであって、送信データを、組合せに基づいてインパルス信号を含む送信信号に変換して出力する送信器１と、送信信号を受信し、受信した送信信号の１シンボル時間内におけるインパルス信号の配置の組合せからデータを再生する受信器２と、を備える。 （もっと読む）

【課題】ポジティブ信号およびネガティブ信号の信号間に生じる時間的な遅延を検出して補償することができる。
【解決手段】ポジティブ信号とネガティブ信号との電位差によって表される差動信号を伝送する差動信号伝送装置であって、ポジティブ信号を伝送するポジティブ信号伝送線と、ネガティブ信号を伝送するネガティブ信号伝送線と、ポジティブ信号とネガティブ信号との時間差を補償する、補償時間が可変な遅延補償回路とを備える差動信号伝送装置が提供される。遅延補償回路は、コンデンサと、ポジティブ信号伝送線およびネガティブ信号伝送線の少なくとも一方と基準電位との間に前記コンデンサを挿入するスイッチとを有してもよい。 （もっと読む）

【課題】従来の出力バッファ回路では、差動出力端子（ＯＵＴＰ／ＯＵＴＮ）から出力される信号の立ち上がり時間及び立ち下がり時間を調整することは困難である。
【解決手段】直列に接続された複数の遅延回路と、少なくとも１つの前記遅延回路を介して入力を得る第１の出力バッファと、前記第１の出力バッファの出力端子と共通接続される出力端子を有し、前記第１の出力バッファよりも多くの遅延回路を介して入力を得る第２の出力バッファとを有する。 （もっと読む）

【課題】低消費電力で、複数の周波数帯域に対応するパルスを生成するパルス生成器を提供する。
【解決手段】本発明に係るパルス生成器１０は、遅延部３から出力された遅延信号ＤＬ０〜ＤＬ１５に基づいて基準パルスＳＱＡ１〜ＳＱＡ７と基準パルスＳＱＢ１〜ＳＱＢ５とをそれぞれ生成し、基準パルスＳＱＡ１〜ＳＱＡ７を列とした送信パルスＡと基準パルスＳＱＢ１〜ＳＱＢ５を列とした送信パルスＢをそれぞれ生成する。基準パルスＳＱＡ，ＳＱＢは、パルス幅がそれぞれ異なるため、送信パルスＡ，Ｂの時間幅もそれぞれ異なり、複数の周波数帯域に対応するパルスを生成することができる。 （もっと読む）

【課題】周期の短い高速データの伝送において、並列データ配線間の経路長差や寄生素子を含めた負荷容量の相違等がある場合にも、誤りなく並列データ伝送を行うことのできる半導体装置およびデータ伝送システムを提供する。
【解決手段】複数ビットで構成されるデータ信号を並列信号として受信する第１のレシーバと、並列信号の取り込みのための基準信号を受信する第２のレシーバと、並列信号の全部または一部の位相を基準信号と比較しその比較結果を並列信号および基準信号の送り手側に送信する同着判定回路とを備える。 （もっと読む）

本発明の装置および方法は、制御シンボルおよび制御データといった少なくとも冗長制御情報を差動レーンといったそれぞれのチャネルによって供給し、少なくとも冗長制御情報を複数の送信回路の間で時間に関してスキューする。ビデオおよび／またはオーディオデータといった非制御情報もまたスキューされ得る。対応する受信機回路および方法もまた開示される。
（もっと読む）

【課題】受信信号から複数のレプリカ信号を複製し、それぞれのレプリカ信号に遅延を与え、それぞれのレプリカ信号に重み付けをして加減算し、受信信号の歪を軽減する等化回路において、少ないレプリカ信号数により補正能力を向上させる。
【解決手段】レプリカ信号間の遅延時間のうち少なくとも１つが他の遅延時間とは異なるように遅延量を与える。例えば、レプリカ信号の複製数が奇数の場合には中央のレプリカ信号の遅延時間を基準遅延時間とし、レプリカ信号の複製数が偶数の場合には中央２個のレプリカ信号の遅延時間の平均を基準遅延時間とし、その基準遅延時間と各レプリカ信号の遅延時間との差の最大値がシンボルレートの逆数の時間の０．７５倍よりも大きく１．２倍以下であるようにする。 （もっと読む）

【課題】小型で低消費電力であり、且つ、高い信号品質の実現を図る。
【解決手段】インパルスを使用してデータを送信する送信回路であって、クロックを入力とし、前記データに応じて該クロックを遅延する可変遅延回路１１と、前記クロックおよび前記可変遅延回路の出力を入力とし、該クロックおよび該可変遅延回路の出力の論理を取ってインパルスを出力する論理回路１２と、を備えるように構成する。 （もっと読む）

【課題】シリアル通信用インタフェース回路における複数チャネル間のスキューを低減する。
【解決手段】送信側回路（１）と、それに対応する受信側回路（２）とを設ける。このとき、上記送信側回路には、それぞれシリアルデータを低電圧差動信号に変換して出力可能な複数のトランスミッタ（１１１〜１１４）を設ける。そして、それぞれ対応する上記トランスミッタに供給されるシリアルデータをクロック信号に同期させるための複数のフリップフロップ回路（１２１〜１２４）を設ける。さらに、上記トランスミッタを介して出力されるシリアルデータの上記受信側回路でのチャネル間スキューを補正可能なスキュー補正回路（１５１〜１５４，１６０）を設ける。上記シリアルデータの上記受信側回路でのチャネル間スキューを補正することで、シリアル通信用インタフェース回路における複数チャネル間のスキュー値低減を達成する。 （もっと読む）

【課題】連続する複数のサンプリングタイミングで混入する幅狭のノイズを除去する。
【解決手段】フィルタ回路１は入力信号処理回路２と信号レベル判定回路３とを備える。入力信号処理回路２は、クロック信号ＣＬＫでデジタル入力信号Ｄinをサンプリングして保持し、隣り合うサンプリングタイミングの間においてデジタル入力信号Ｄinにレベル変化が生じた場合、その保持した信号を反転する。信号レベル判定回路３は、サンプリング入力信号Ｄｓをクロック信号ＣＬＫで複数段に順次遅延させ、遅延させた各段の信号が全て一致したときに、その一致したレベルを持つ信号Ｄoutを出力する。 （もっと読む）

【課題】パルスの形状が変動しても、正確な波形サンプルが可能な無線装置を提供する。
【解決手段】入力信号とクロック信号を同期させる同期装置は、入力信号を、所定の間隔の第１と第２のサンプルタイミングでサンプルするサンプル手段１０２，１０３と、同期引き込み時に、第１と第２のサンプルタイミングをともにずらし、同期追従時に、第１と第２のサンプルタイミングの間隔を狭める遅延制御手段１１２とを備える。同期状態判定部１０５は位相誤差算出部１０４から出力された位相誤差量から同期しているか否かを判定し、遅延量制御部１０６に同期状態を出力する。遅延量制御部１０６は位相誤差算出部１０４から出力される位相誤差量と同期状態判定部１０５から出力される同期状態から、可変遅延器１０７および１０８に現在設定している遅延量の増減を制御する。 （もっと読む）

【課題】送信側で生成されたパルス信号を受信側で再生するタイミングのずれを低減することが可能な技術を提供する。
【解決手段】直並列変換部１７０は、あるパルス信号ＲＥＰの入力が検出されると、その検出タイミングから所定時間内に直列入力されるパルス信号ＲＥＰを並列出力する。再生決定部１７１は、直並列変換部１７０から並列出力されるパルス信号ＲＥＰの数に基づいて、送信側で生成されたパルス信号を再生すべきか否かを決定する。再生パルス生成部１７２は、再生決定部１７１において、送信側で生成されたパルス信号を再生すべきと決定されると、所定のパルス幅のパルス信号を、送信側で生成されたパルス信号の再生信号として生成する。 （もっと読む）

【課題】クロック信号とデータ信号の位相関係を効率良く個々に最適な値に調整する。
【解決手段】送信器１０に各信号の位相調整を行うための調整用信号を出力する調整用信号出力機能が設けられている。また、受信器２０には、各信号の遅延量を設定可能な可変遅延部２１と、各信号の位相状態を検出する位相検出部２２と、検出された位相状態に応じて可変遅延部による各信号の遅延量を調整する遅延調整部２３とが設けられている。位相調整時には、送信器１０から調整用信号を出力させ、受信器２０の位相検出部２２によって各信号の位相状態を検出させて、検出された位相状態に応じて遅延調整部２３によって可変遅延部２１による各信号の遅延量を調整させることにより、データ信号とクロック信号の位相関係を最適化して、データ信号が安定した部分でデータを読み取らせる。 （もっと読む）

【課題】ガンニングトランシーバーロジック（ＧＴＬ）は、信号電波の反射を避けるために、信号路の各端に対称的かつ並列に終端抵抗を用いる。
【解決手段】システムは、伝送路から受信した低レベル信号の検出と、検出された低レベル信号に応答する、終端回路の伝送路からの切断を含んでよい。いくつかの側面においては、次に、ストローブ信号の遷移を検出し、検出した遷移に応答して終端回路を伝送路へと接続する。 （もっと読む）