【課題】イニシエータデバイスではなく、コヒーレンシコントローラでデータハザードを管理する、データ処理システムを提供する。
【解決手段】２つの部分形式で書き込みリクエストを処理する。同じアドレスに対し同時保留の読み出しおよび書き込みが存在する時、書き込みの第１の部分に応答しないことでコヒーレンシコントローラにより延期され、イニシエータデバイス１０は、書き込みが保留中に関係なく、書き込みのアドレスに受信されたいずれのスヌープリクエストも処理するように進行する。保留中の読み出しが完了すると、コヒーレンシコントローラは、書き込みの第１の部分に応答し、イニシエータデバイスは、データおよびスヌープ後のデータの状態のインジケータを送信することによって、書き込みを完了する。コヒーレンシコントローラは、必要に応じてメモリを更新するためにこの情報を使用して潜在的なデータハザードも回避することができる。 （もっと読む）

【課題】データ共有の効率性とキャッシュ記憶容量の使用との間でバランスのとれた共有キャッシュメモリの制御が可能なデータ処理装置を提供する。
【解決手段】データ処理システムは、複数のローカルキャッシュメモリと、共有キャッシュメモリとを有する、キャッシュ階層を含む。キャッシュライン毎に共有キャッシュメモリ内に記憶された状態データは、データのキャッシュラインがキャッシュメモリシステムの非包括的動作または包括的動作にしたがって記憶または管理されているかどうかを制御するために用いられる。スヌープトランザクションは、データのキャッシュラインが一意的であるかまたは非一意的であるかどうかを示すデータに基づいてフィルタリングされる。非包括的動作から包括的動作への切り換えは、データのキャッシュラインを要求する、受け取られたトランザクションのトランザクション種別に応じて、実行されてもよい。 （もっと読む）

【課題】性能低下を招くことなく回路面積を削減出来る半導体集積回路を提供すること。
【解決手段】第１メモリ３０と、第１メモリ３０に対するキャッシュメモリとして働く第２メモリ１０とを備える。第１メモリ３０からデータが読み出される場合の第１読み出し、第２メモリ１０からデータが読み出される場合の第２読み出し、及び該データを第２メモリ１０から読み出すと決定する判定、は、複数の処理ステージのうちのいずれかの処理ステージで実行される。第１読み出しにて読み出されたデータが出力されるタイミングと、第２読み出しにて読み出されたデータが出力されるタイミングとは同一である。第１読み出しで読み出されたデータは、第２メモリ１０を経由しない経路を用いて出力される。 （もっと読む）

【課題】フリー・メモリ量を増加させる方法を提供する。
【解決手段】コンピュータはメイン・メモリ１３と仮想メモリ領域２１３を備える。仮想アドレス空間２０１ａ〜２０１ｃには、メイン・メモリ１３に所定のサイズのワーキング・セット２０３ａ〜２０３ｃが割り当てられる。ワーキング・セットを除いた領域はフリー・メモリ領域２０７となり、その一部にキャッシュ領域２０５が設定される。ブート時には、ブートに影響のない所定のプロセスをサスペンドする。サスペンドしたプロセスのワーキング・セットのサイズはメモリ・ページが仮想メモリ領域２１３にスワップ・アウトされて縮小される。その結果、フリー・メモリ領域が拡大し、それに伴ってＯＳがキャッシュ領域を拡大するため、より多くのブート・ファイルを先読みしてブート時間の短縮を図ることができる。 （もっと読む）

【課題】 本実施例に係るバックアップ方法は、ＲＡＩＤシステムが停電した場合であっても、バックアップユニットの電力容量を増やさずに、コントローラモジュールに搭載する揮発メモリが保持するデータを保証することを目的とする。
【解決手段】 本実施例に係るデータ制御方法は、コントローラが、揮発メモリに保持されたデータに基づいて該データの誤り確認用データを生成し、前記揮発メモリに保持されたデータを前記生成された誤り確認用データと共に不揮発メモリに転送し、前記不揮発メモリにおける指定の記憶領域への前記転送されたデータの書き込みの際にエラーが発生したとき、前記転送されたデータが復元可能な場合は前記不揮発メモリに転送された前記誤り確認用データの内容を変更し、前記転送されたデータが復元できない場合は前記指定の記憶領域にエラーがあることを示す情報を管理情報に記録する。 （もっと読む）

【課題】キャッシュメモリの複数のセットウエイのレジデンシーを最大にするようにキャッシュメモリアロケーションを交換する方法を提供する。
【解決手段】ビクティムウエイのファーストイン、ファーストアウト（ＦＩＦＯ）交換リストを形成する。ＦＩＦＯ交換リストの深さは、キャッシュセット内の数にほぼ等しい。タグミスアロケーションを生じた場合にのみビクティムウエイをＦＩＦＯ交換リスト上に配置する。ビクティムウエイは任意の以前に選択されたビクティムウエイの後でＦＩＦＯ交換リストのおわりに配置される。ビクティムウエイのイニシャルアロケーションが完了するまで引き止めておくことにより、またはビクティムウエイのイニシャルアロケーションが完了するまで再使用リクエストをリプレイ(replay)することによりビクティムウエイの不完全な先のアロケーションの場合にＦＩＦＯ交換リスト上のビクティムウエイの使用が防止される。 （もっと読む）

【課題】 メモリを低消費電力化しながらも、高速なアクセスを可能とする情報処理装置を提供すること。
【解決手段】 本発明の実施形態による情報処理装置は、ＣＰＵと、不揮発性メモリを含む複数のメモリブロックと、前記複数のメモリブロックに接続された内部電圧発生回路と、前記内部電圧発生回路および前記複数のメモリブロックの各々に対応して設けられ、電源との接続をＯＮ／ＯＦＦするスイッチと、前記スイッチのＯＮ／ＯＦＦを制御するデータセットを格納する電源制御データレジスタと、前記電源制御データレジスタにデータセットを設定する電源制御データ管理回路と、前記電源制御データ管理回路は、前記ＣＰＵへ入力されるクロック信号がＯＦＦとなると、前記内部電圧発生回路に接続されたスイッチをＯＮにし、前記複数のメモリブロックに接続されたスイッチをＯＦＦにするデータセットを生成して前記電源制御データレジスタに設定する。 （もっと読む）

【課題】並列プロセッサに対して、並列演算に伴う複数のメモリ間でのデータ移動について、ユーザコードの開発者の負担を減らすと共に、ユーザコードの可搬性を高める。
【解決手段】属性群格納部１３２は、各データブロックに対して夫々設定された属性群を取得して保持する。シナリオ決定部１３４は、これらの属性群と、並列プロセッサである演算ユニット１４０の構成を示す構成パラメータとに基づいて、最下位階層のメモリと、他の階層のメモリとの間での各データブロックの転送方式を決定し、決定した転送方式に応じて各データブロックの転送、及び該転送に対応する並列演算の制御を行う。属性群は、転送方式を決定するために必要である一方、並列プロセッサの構成に依存しない属性を１つ以上含む。ライトブロックの属性群は、該ライトブロックが既に他の階層のメモリに存在し、かつ、前記最下位階層のメモリに転送されると仮定して設定されたものである。 （もっと読む）

【課題】キャッシュエントリの割り当てを制限するキャッシュロックの方法を提供する。
【解決手段】ブロック・ノーマル・キャッシュ割り当て（BNCA）が定義される。BNCAモードにおいて、キャッシュエントリは予め決められた命令によってのみ割り当てられる。ノーマルメモリアクセス命令（例えば、割込コードの部分として）が実行し、キャッシュミスの場合はメインメモリからデータを検索するが、キャッシュエントリの割り当てを許されない。予め決められた命令（例えば、ロックされるキャッシュエントリの確立のために使用される命令）だけがキャッシュエントリを割り当てることができる。ロックされるエントリが確立されると、プロセッサはBNCAモードを抜け、いかなるメモリアクセス命令もキャッシュエントリを割り当てることができる。BNCAモードは、構成レジスタ中の１ビットをセットすることによって指示できる。 （もっと読む）

【課題】低消費電力動作が可能で、且つキャッシュヒット率が向上したキャッシュメモリと、その駆動方法を提供する。
【解決手段】キャッシュメモリが有するメモリセット内の１つのメモリセルに２つのデータ格納部（第１格納部、第２格納部）と、１つのデータ転送部を設ける構成とし、２つのデータ格納部間でデータ転送部を介してそれぞれのデータを移行できる構成とする。さらに、２つのデータ格納部のうち、いずれか１つのデータ格納部は、外部から入力されるデータを格納可能で、且つメモリセットに対に設けられる比較回路にデータを出力可能な構成とすればよい。 （もっと読む）