【課題】LSIの設計製造を通じて得られる利益を最大化するためのテスト設計を、適切に選択するためのテスト設計手段選択装置及びテスト設計手段選択方法を提供する。
【解決手段】テスト設計は、LSIのチップ面積、テスト実行時間、テストパターン生成時間、故障検出率の４つの項目に影響を与えるため、フルスキャン（FS）設計、組込み自己テスト（BIST）設計、テストデータ圧縮・展開（EDT）設計の３つのテスト設計についてこの 4つの関係をモデル化する。このモデルにより各テスト設計のトレードオフを捉え、設計製造環境に応じた設計製造コストを示し、その結果LSI 設計フローの早い段階で適切なテスト設計（DFT手法とそのパラメータ）を容易に選択できる。このテストモデルを用いることで、いくつかの設計製造環境に応じて適切にテスト設計を選択することができる。 （もっと読む）

【課題】３次元の部品形状データを含むデータから、部品データのグループ化を自動的に行い、データを活用しやすくする。
【解決手段】３次元の部品形状データの組み合わせを含むアセンブリデータから、所定の形状を有する部品データを抽出する。抽出された各形状データについて、その形状データと共通の軸による形状部分をもつ部品を３次元の部品形状データから選択する。そして、抽出された各形状データについて、上記選択された部品をグループとして登録し、登録されたグループデータを部品カタログデータの一部として出力する。 （もっと読む）

【課題】低周波成分を有する電流波形データを容易に生成することのできるチップ電源モデル生成装置および方法を提供する。
【解決手段】実施形態のチップ電源モデル生成装置１は、簡易モデル生成部１１が、チップを格子状に分割した矩形領域ごとに、レイアウトデータ１０００から抽出した電源ＲＣネットワークの簡略化および電流源の配置を行い、チップの電源系の簡易モデルを生成する。単周期分電流波形生成部１２が、チップに集積された回路の動作モードごとに、上述の矩形領域ごとの１クロック周期分の電流波形を単周期分電流波形ＩＷＶとして生成する。パッド波形生成部１３が、単周期分電流波形ＩＷＶを各電源パッドに分散させ、電源パッドごとのパッド波形ＰＷＶを生成する。波形結合部１４が、指定されたモード変化およびクロック数の分、パッド波形ＰＷＶを結合する。 （もっと読む）

【課題】部品データの移動前後で、１対の回路基板の基板データでの論理的な接続関係を維持する。
【解決手段】回路設計装置が、移動対象である部品データＩＣ１ｂの接続先ネット名ＮＥＴ５，６，９，１０を、第１のコネクタ部品データＣＮ１の第１の空き端子５〜８の接続先ネット名に設定する。回路設計装置が、部品データＩＣ１ｂを第１の基板データＣ１から第２の基板データＣ２に移動させた場合、部品データＩＣ１ｂの接続先ネット名ＮＥＴ５，６を第２の基板データＣ２内のネット名と異なるネット名に変換する。回路設計装置が、変換後の部品データＩＣ１ｂの接続先ネット名Ａ＿ＮＥＴ５，６，ＮＥＴ９，１０を、第１のコネクタ部品データＣＮ１の第１の空き端子５〜８に対応する第２のコネクタ部品データＣＮ２の第２の空き端子５〜８の接続先ネット名に設定する。 （もっと読む）

【課題】ハードウェアとソフトウェアの協調動作のデバッグを効率的に行うこと。
【解決手段】シミュレーション装置１００は、ソフトウェア１０１の実行中に、ハードウェアモデル１０２にアクセスする特定の関数が実行される場合、論理シミュレータ１０３側となるＣ−ＳＶインターフェース１０４にて特定の関数の関数名を取得する。次に、Ｃ−ＳＶインターフェース１０４は、関数名を記憶領域に格納する。また、論理シミュレータ１０３も、ハードウェアモデル１０２のシミュレーションの結果を記憶領域に格納する。波形ビューワ１１１は、記憶領域に格納されたシミュレーションの結果と関数名とを、時系列で対応付けて表示する。 （もっと読む）

【課題】動作合成により共有化するレジスタのビット幅を小さくすることが可能な動作合成方法、動作合成プログラム及び動作合成装置を提供する。
【解決手段】動作合成方法は、動作記述情報に基づいてスケジューリングしたＣＤＦＧを生成し、スケジューリングされたＣＤＦＧに基づいてライフタイムを変数毎に生成し（Ｓ３０１）、ライフタイム情報が時間軸上で重ならないｍ個の変数を選択し（Ｓ３０２）、第１のビット幅の第１の変数と、その他の変数内の第１のビット幅のビットとに、第１のレジスタを割り当て（Ｓ３０７）、その他の変数内の第１のビット幅のビット以外のビットに、第２のレジスタを割り当て（Ｓ３０８）、第１及び第２のレジスタを有する合成回路の回路情報を出力する。 （もっと読む）

【課題】可能な限り少ない要素数で有限要素解析が可能な三次元メッシュを生成することができるメッシュ生成装置、メッシュ生成方法、及びコンピュータプログラムを提供する。
【解決手段】三次元ソリッドモデルに関する情報を取得し、取得した三次元ソリッドモデルに関する情報を記憶部に記憶する。三次元要素を積み上げる積み上げ方向を検出し、記憶してある三次元ソリッドモデルに関する情報に基づいて、検出した積み上げ方向と直交する面に三次元ソリッドモデルを投影した二次元投影形状を算出する。算出した二次元投影形状を一又は複数の領域に分割する。分割した領域について、三次元ソリッドモデルの積み上げ方向の構成に関する情報である積み上げ情報を生成し、分割した領域ごとに二次元メッシュを生成する。生成した二次元メッシュ及び生成した積み上げ情報に基づいて、三次元メッシュを生成する。 （もっと読む）

【課題】ＬＶＳ検証においてチップの一部にレイアウトの変更が発生した場合にレイアウト検証処理の負担を軽減すること。
【解決手段】レイアウト検証装置は、半導体集積回路のレイアウトを検証するものであり、論理回路の素子及び当該素子間の接続関係を定義した複数の素子情報を含む回路情報と、当該回路情報に基づき複数層のレイアウト領域が設計された第１のレイアウトデータと、を記憶する記憶部と、回路情報と第１のレイアウトデータとの比較検証においてエラーとなったことに起因して、当該第１のレイアウトデータのレイアウト領域が修正された第２のレイアウトデータを記憶部に格納する格納部と、記憶部を参照し、第１のレイアウトデータと第２のレイアウトデータとに基づいて、修正されたレイアウト領域である修正レイアウト領域を抽出する修正領域抽出部と、修正レイアウト領域と回路情報とを用いて再度の比較検証を行う比較検証部と、を備える。 （もっと読む）

【課題】解析対象回路内に設けられた素子のそれぞれに対する基板ノイズの影響を解析することができるノイズ解析モデル及びノイズ解析方法を提供すること。
【解決手段】本発明の一態様にかかるノイズ解析モデル１００は、抵抗Ｒ_Ｓ１〜Ｒ_Ｓ４、抵抗Ｒ_ＧＢ１〜Ｒ_ＧＢ４及び接地抵抗Ｒ_ＧＮＤを有する。抵抗Ｒ_Ｓ１〜Ｒ_Ｓ４は、ノイズ発生源から半導体基板を介して基板ノイズが伝搬する接続点１と、バックゲート直下の半導体基板中の点ＢＧ１〜ＢＧ４の間にそれぞれ接続される。抵抗Ｒ_ＧＢ１〜Ｒ_ＧＢ４は、バックゲート直下の半導体基板中の点ＢＧ１〜ＢＧ４とガードバンド４との間に接続される。接地抵抗Ｒ_ＧＮＤは、ガードバンド４と接地電位との間に接続される。 （もっと読む）

【課題】配線レイアウトのパターン形状に依存した効果をＬＰＥに容易に取込む。
【解決手段】半導体集積回路の設計支援装置は、図形演算機能を有する第１の情報処理部１１０と、第２の情報処理部１２０とを備える。第１の情報処理部１１０は、レイアウト情報に含まれる各配線層のレイアウトパターンに対して図形演算を施すことによって、予め定める特定形状の配線パターンを抽出する。第２の情報処理部１２０は、製造プロセスに依存した配線または配線層間の絶縁層の厚みの設計値からのずれの大きさを、レイアウト情報から抽出した配線幅および配線密度の情報と、抽出された特定形状の配線パターンに関する情報とに基づいて予測する。そして、第２の情報処理部１２０は、予測した設計値からのずれの大きさを取り入れた配線および配線層間の絶縁層の厚みに基づいて、配線の寄生パラメータを抽出する。 （もっと読む）