【課題】ＦＰＧＡを操作して、その最適により、エッジによって接続された複数の頂点を有するグラフの望ましいパーティショニングが表される関数を計算する方法が提供される。
【解決手段】本発明の一実施例によれば、ＦＰＧＡは、複数のセルを有する区画状態レジスタを備える。各セルは、グラフの頂点の１つに対応し、対応する頂点の現在割り当てられている区画を表す番号を記憶するために用いられる。個々の区画に対する頂点の割り当ては、コスト関数が最小になるように行われる。頂点の任意の割り当てに関して、ＦＰＧＡは、ＦＰＧＡから構成される２つの回路を利用して、コスト関数の計算を行う。第１の回路は、異なる区画に属する頂点を接続するエッジ数を計算する。第２の回路は、個々の区画のサイズが互いに異なる程度を表した数を計算する。理想のパーティショニングは、これら計算された数の重み付きの和を最小化するパーティショニングである。 （もっと読む）

【課題】 本発明はブロックフローティング方法及び装置に関し、１データのみの振幅が大きいデータが入力された場合、線形システムにおける演算誤差を抑えることができることを目的としている。
【解決手段】入力データを受けて平均ブロックパワーを算出する平均ブロックパワー算出処理部５０１と、該平均ブロックパワー算出処理部５０１の出力を受けて、データの正規化処理を行なう正規化シフト数算出処理部３０１と、正規化シフト数だけの正規化を行なうブロックデータ正規化処理部３０２と、該ブロックデータ正規化処理部３０２の出力を受けて、所定の演算を実施する線形システム３０３と、該線形システム３０３の出力と前記正規化シフト数算出処理部の出力を受けて前記正規化シフト数だけ線形システムの出力データを右シフトして本来の結果へ戻す処理を行なう後処理部３０４とを具備して構成される。 （もっと読む）

【課題】処理を高速に実施できる情報演算装置を提供する。
【解決手段】ＣＰＵは、ＩＦステージで所定の処理信号にて構成されたプログラムの命令情報を主記憶手段１２０から命令レジスタ１５３Ｂに読み込む。そして、ＡＬＵ１５５は、命令レジスタ１５３Ｂの命令情報を直接演算処理して、演算結果をメモリデータレジスタ１５３Ｃに返す。このため、ＣＰＵは、プログラムの命令情報を直接処理できるため、プログラムをデコードする処理が省略でき、１つの命令情報を処理するための実施時間が短縮されるので、ＣＰＵの処理能力を向上させることができる。 （もっと読む）

本発明の一実施の形態は、一組のソース命令を一組のターゲット命令に変換し、その一組のターゲット命令を実行し、且つ、一組のソース命令がデノーマル入力ハンドリングメカニズムを使用する場合には、デノーマル入力制御ビットをマスク解除する方法を提供する。本発明の別の実施の形態は、一組のターゲット命令を実行することによって、障害のあるターゲット命令の少なくとも１つのデノーマル例外を検出し、障害のあるターゲット命令の１つ又は２つ以上のデノーマルオペランドに所定の値を代入し、且つ、１つ又は２つ以上のデノーマルオペランドについて所定の値を有する障害のあるターゲット命令を実行する方法を提供する。また、本発明の実施の形態は、その装置、システム、及びマシン可読媒体も提供する。 （もっと読む）

毎回加算後に飽和するか、または毎回加算の結果をラップ・アラウンドするかを選択して、ｍ個の入力オペランドにアキュムレータ値を加えた総和をとる簡約ユニットを備えるプロセッサを提供すること。簡約ユニットは、さらに、入力オペランドのビットを単純に反転し、複数の簡約加算器のそれぞれへのキャリーを１に設定することにより複数のｍ個の入力オペランドをアキュムレータ値から引くことができる。簡約ユニットをｍ個の並列乗算器と併用し、ドット積および他のベクトル演算を飽和算術演算またラップアラウンド算術演算とともに高速実行することができる。

（もっと読む）

コンフィギュレーション可能なベクトルプロセッサは、コード生成器を備えることができ、この結果、該コンフィギュレーション可能なベクトルプロセッサは、種々の規格及びコードを取り扱うことができる。更に、これらは、巡回冗長検査（ＣＲＣ）のような関連付けられている機能をサポートするように配されることができる。この場合、コンフィギュレーション可能なベクトルプロセッサは、ベクトル形式で基本コードを生成する複数の生成器を備え得る。しかしながら、前記のようなコンフィギュレーション可能なベクトルプロセッサの欠点は、前記基本コードに依存する複合コードを供給することができないことにある。このことは、前記コンフィギュレーション可能なベクトルプロセッサが、様々なＣＤＭＡ様の規格をサポートするのに十分に柔軟でなくてはならない場合、必要である。本発明による装置は、コンフィギュレーション・ワードの制御の下で、加重和演算によって複数の到来する基本コードベクトルからの選択を行うことができる少なくとも２つの加重和ユニットを備えている。このコンフィギュレーション・ワードの成分は、基本コードベクトルを選択する及び選択解除するのに使用される重み係数を表わしている。選択された基本コードベクトルは一緒に加算され、次いで、加重和演算の結果が中間コードベクトルとして出力される。後続して、前記中間コードベクトルは、加算ユニットによって一緒に加算され、複合コードベクトルとして出力される。複数の到来する基本コードベクトルからの選択を行い、中間コードベクトルを加算して複合コードベクトルにするための機能は、コンフィギュレーション・ワードによって前記装置の機能ユニットの演算をコンフィギュレーションするための機能と共に、前記装置の柔軟性を著しく向上させる。この柔軟性は、様々な伝送規格をサポートするのに必要とされる。
（もっと読む）

【課題】イベントの発生を引き起こす処理を行うルーチンが、そのイベントを発生させる処理を行わない場合でも、適切に動作するステートマシンを提供する。
【解決手段】現在のステートと発生するイベントとに対応して実行される処理ルーチンの情報を保持するマトリクステーブルに基づいて処理手順を決定する。イベントに応答してマトリックステーブルを参照し、今回実行する処理ルーチンを実行ルーチンとして抽出する処理ルーチン抽出手段と、処理ルーチン抽出手段が抽出した実行ルーチンを実行する処理ルーチン実行手段と、実行ルーチンに基づいて次のステートを決定する次ステート決定手段と、新たなイベントを待機するイベント待機動作を停止させるイベント待機停止手段と、新たなイベント待機動作が停止しているときに、次のステートに対応して新たな処理ルーチンの抽出を処理ルーチン抽出手段に要求するスキップ状況判断手段を具備する。 （もっと読む）

各々がそれぞれ下位部分と上位部分のような第１の部分と第２の部分に分割可能である少なくとも第１および第２の入力オペランドに算術演算を実行するための算術演算装置である。この算術演算装置は第１の演算回路、第２の演算回路、選択回路、および飽和回路を有する。桁上げ伝搬加算器を含むことが可能である第１の演算回路は、少なくとも暫定合計および桁上げ出力を発生させるために入力オペランドの第１の部分を処理する。二重加算器および事前の飽和検出器を含むことが可能である第２の演算回路は、１つまたは複数の暫定合計およびいくつかの飽和フラグを発生させるために入力オペランドの第２の部分を処理する。選択回路は、第１の演算回路の桁上げ出力に基づいて第２の演算回路の１つまたは複数の出力を選択するように構成される。飽和回路は第１の演算回路および選択回路の対応する出力部に連結された入力部を有し、算術演算の結果を発生させるように構成される。

（もっと読む）

【課題】 演算装置による有効な演算ビット数を拡張することなく関数の近似多項式による演算精度を向上させる。
【解決手段】 データ処理ユニット(２０)は、演算制御プログラムに従って所定の関数の値を演算するとき、近似多項式F(x)を分解した和の多項式F1(x)+F2(x)を用いる。前記式F1(x)は前記データ処理ユニットの演算精度に対して正確に計算可能な次数と係数を有しF1(x)＝BIG＋SMALLとして表現可能である。F1(x)の絶対値はF2(x)の絶対値よりも大きい。BIGの絶対値はSMALLの絶対値よりも大きい。前記多項式F1(x)＋F2(x)を用いた演算において、F(x)＝BIG＋SMALL＋F2(x)を求めるとき、BIG＋(SMALL＋F2(ｘ))の演算を行う。これにより、絶対値の小さいもの同士の加算で生じた丸め誤差はBIGに対して1度だけ作用する。丸め誤差が累積して大きな演算誤差を生ずる方向に最終解が丸められる可能性を低減することができる。 （もっと読む）

【課題】 ＩＥＥＥ７５４規格よりも短い語長で同じ指数範囲を表現した数値形式を用いつつ、ＩＥＥＥ７５４規格の数値形式の処理フローで演算処理が行なえる演算装置を提供すること。
【解決手段】 ソース型変換部０（１）およびソース型変換部１（２）は、可変長の指数部および仮数部を含んだ浮動小数点の数値形式を、ＩＥＥＥ７５４規格の浮動小数点の数値形式に変換する。指数・仮数固定長形式浮動小数点演算器３は、ソース型変換部０（１）およびソース型変換部１（２）によって変換された固定長の指数部および仮数部を用いて浮動小数点演算を行なう。デスティネーション型変換部４は、指数・仮数固定長形式浮動小数点演算器３による演算結果を可変長の指数部および仮数部を含んだ浮動小数点の数値形式に変換する。したがって、ＩＥＥＥ７５４規格よりも短い語長で同じ指数範囲を表現した数値形式を用いつつ、ＩＥＥＥ７５４規格の数値形式の処理フローで演算処理を行なうことが可能となる。 （もっと読む）