構成可能な実行ユニットは、命令によってマルチビットのオペランド値の処理のレベルで動的に構成されることが可能である演算器を備える。１つのモジュール、または各モジュールが、命令において示された入力オペランドを受け取るように接続可能である、１つ以上の動的に構成可能な演算器モジュールと、命令のＯＰコード部分から判定された動的な構成情報を受け取るように接続可能であると共に、命令の中の前記動的な構成情報に応答して、前記構成可能な演算器モジュールの機能または動作の特徴を定義する演算器構成設定値を生成可能であるプログラム可能なルックアップテーブルとを備える。
（もっと読む）

【課題】 ハードウェアの構成を動的に行い割込み要求によりハードウェアの再構成を行う信号処理装置を提供する。
【解決手段】 割込みソースから再構成可能なハードウェアである論理回路部を起動する起動信号Ｓ８を生成する論理回路部起動部７を備え、再構成可能なハードウェアである論理回路部５の構成を決定する構成データを記憶するバンク構成のメモリで、選択されたバンクメモリの出力が論理回路部データとして、常に論理回路部に作用する定義用メモリ部６１から構成される再構成データ制御部６を備え、論理回路部データの内容と再構成トリガ信号Ｓ７に応じてハードウェアの構成を変更する論理回路部５を備えるようにした。 （もっと読む）

本発明はデータ処理論理セルフィールドおよび少なくとも１つのシーケンシャルなＣＰＵを有するデータ処理装置に関する。このデータ処理装置においては、殊にブロック的な形態でのデータ交換のためのシーケンシャルなＣＰＵとデータ処理論理セルフィールドとの結合がキャッシュメモリに案内される配線を実現することが提案される。
（もっと読む）

【課題】 専用回路においては、シフトレジスタを用いて実現されている線形順序マシンなどの有限状態マシンを含むデータパスを、簡単に、そして、フレキシブルに再構成できる集積回路装置を提供する。
【解決手段】 複数種類のプロセッシングエレメントの接続を変えて種々のデータパスを再構成するタイプの集積回路装置において、ＲＡＭとして機能するとＲＡＭモードと、ＲＡＭ回路５１のＲＡＭ出力データの少なくとも一部をフィードバックしてＲＡＭアドレスを生成するフィードバックモードとを切り替え可能なＲＡＭエレメント２１ｃを有する集積回路装置を提供する。 （もっと読む）

【課題】 整数加算演算等において、少ないサイクルでオーバーフローを検出する。
【解決手段】 前記第１符号と前記第２符号との論理和を求めるステップと、前記第１符号と前記第２符号の論理積を求めるステップと、前記論理和の値が０であるならば第１予測フラグをＯＮにするステップと、前記論理積の値が１であるならば第２予測フラグをＯＮにするステップと、前記第１予測フラグがＯＮであり、且つ、前記第１データと前記第２データの加算結果の符号が１である場合、又は、前記第２予測フラグがＯＮであり、且つ、前記加算結果の符号が０である場合には、オーバーフローがあると判断するステップを備える。 （もっと読む）

【課題】 複数の演算を実行する際のプロセッサの負荷を軽減する。
【解決手段】 信号処理装置１０は、入力メモリ１２、選択部１４、演算部１６、出力メモリ１８、マイクロスケジューラ２０を含む。プロセッサ２２は、プロセッサバス２６を介して、入力メモリ１２と出力メモリ１８との間で、データの受け渡しを行う。また、プロセッサ２２は、マイクロスケジューラ２０と接続されている。また、プロセッサ２２とマイクロスケジューラ２０は、プロセッサバス２６を介して、データの受け渡しを行ってもよい。さらに、出力メモリ１８と選択部１４は、専用バス２４で接続されている。 （もっと読む）

【課題】 共有演算器をクラスタから受け取るデータとＶａｌｉｄ信号とをクラスタ間のネットワークを介して、クラスタから共有演算器を利用できる再構成可能演算処理装置を提供する。
【解決手段】 コンフィギュレーション情報に基づき、再構成される少なくとも１以上のクラスタから構成される再構成可能演算処理装置において、共有演算器はクラスタから入力データと入力ｖａｌｉｄ信号を受け付け、入力ｖａｌｉｄ信号は共有演算器を起動し、ｖａｌｉｄ信号とともに受け取った入力データを演算処理し、演算処理結果である出力データと、出力データの出力先のクラスタを通知する出力ｖａｌｉｄ信号をクラスタに出力する。 （もっと読む）

【課題】浮動小数点演算ユニットの演算ビットが固定小数点演算ユニットの演算ビットよりも多いときには、浮動小数点数値の演算精度が低くなってしまう。
【解決手段】演算対象である浮動小数点数値の指数部を０乗値に置き換え、その置き換えた浮動小数点数値のｍ乗根を演算する。そして、その演算結果と、演算対象である浮動小数点数値の指数部のｍ乗根を演算した結果とに基づいて、浮動小数点数値のｍ乗根（ｍ≧２：ｍは整数）を演算する。さらに、浮動小数点数値のｍ乗根を演算した後、その浮動小数点数値をｐ乗することによって、ｍ分のｐ乗根を演算する。 （もっと読む）

処理構成要素のアレイを具備するデータプロセッサにおいて、アレイ中の各処理構成要素はそれぞれ構成可能論理ユニットを備え、それによって、各処理構成要素の論理能力を、意のままに再構成することができる。メモリに構成命令が予めロードされていてもよく、それによって、各処理構成要素の構成状態は、予めロードされたメモリから自動的に順に取り出すことができる。メモリはグローバルであってもよく、このケースでは、同じ関数を実行するようにＣＬＵを並列に再構成してもよい。代わりに、異なるＣＬＵが異なる関数を実現するように、メモリは各処理構成要素に対してローカルであってもよい。スレッド切り替えにおいて、プログラムの制御のもと構成を実行してもよい。それぞれの処理構成要素は、マイクロコード記憶中の多数の構成から特定の構成を実行時において選択してもよい。プロセッサは好ましくはＳＩＭＤプロセッサである。 （もっと読む）

【課題】 データ処理装置における内部構成の変更に要する時間を短縮し、装置の性能を向上させる。
【解決手段】 データを処理する単位処理部が複数構成されたデータ処理部１０１に実行させるデータ処理の内容と複数の単位処理部の間の接続経路とを規定するデータ１０３をコンフィギュレーション制御部１０２に記憶しておき、記憶したデータ１０３に基づいてデータ処理部１０１が実行するデータ処理の内容と接続経路とを再構成する。 （もっと読む）