【課題】不揮発デバイスを内蔵した半導体集積回路について、不揮発デバイスに実装したデータの機密性を保ちつつテストを行い、エラーがあった場合にエラー位置を特定することを可能とする。
【解決手段】チェック演算回路２５は、不揮発デバイス１０から読み出された機密情報データに対し、機密ＣＲＣデータ生成のための演算に相当する演算を実行する。比較回路２６は、チェック演算回路２５の演算結果と不揮発デバイス１０から読み出された機密ＣＲＣデータとの比較を行う。比較結果が不一致でありエラーが検出された場合、暗号処理回路４２は、機密情報データと機密ＣＲＣデータを秘密鍵レジスタ４１に格納された秘密鍵を用いて暗号化し、半導体集積回路外部に出力する。 （もっと読む）

【課題】テストパターンの入力数をより少なくして検査効率を向上させる構成を、より簡単に且つテスト用のデータ設定に制約を設けることなく実現できるアドレスデコーダの検査回路を提供する。
【解決手段】３ビットアドレスデコーダの検査回路３１を、複数のアドレスデコーダ４〜１１の一部に対して、アドレス信号Ａ２〜Ａ０の負論理信号Ａ２Ｎ〜Ａ０Ｎと、テスト時に負論理信号Ａ２Ｎ〜Ａ０Ｎとは独立に設定される負論理信号Ｔ＿Ａ２Ｎ〜Ｔ＿Ａ０Ｎとを選択して出力するためのマルチプレクサ３２〜３４を備えて構成し、テスト時には、マルチプレクサ３２〜３４を介して負論理信号Ｔ＿Ａ２Ｎ〜Ｔ＿Ａ０Ｎを独立に与えて、１回に与えるアドレスパターンで４重選択を行う。 （もっと読む）

【課題】温度補償用データを与えてから制御信号が安定するまでの時間が長いことから、記憶回路内の配線及び端子を検査する時間が長くなっていた。
【解決手段】ｎ個のメモリセルを有する記憶部と、直列接続されたｎ個のフリップフロップを有し、ｎ個のメモリセルの初期時のデータをロードし、ロードされた初期時のデータを１ビット毎にシフトしかつ出力するシフトレジスタと、記憶部及びシフトレジスタに関連する配線、並びに、配線と外部との接続のための端子が設けられた基板と、を含む記憶回路における、前記シフトレジスタから出力されるｎ個のビットにより規定されるデータが、前記ｎ個のメモリセルの前記初期時のデータと同一であるとき、前記配線及び前記端子に不具合が無いと判断する判断工程を含む。 （もっと読む）

【課題】不揮発性半導体記憶装置内のハードウェア制御ロジックを簡単化したメモリシステムを提供する。
【解決手段】メモリシステムは、不揮発性半導体記憶装置と、この不揮発性半導体記憶装置の動作を制御するメモリコントローラとを有し、不揮発性半導体記憶装置の制御ロジックのうちシーケンサがメモリコントローラに展開されたソフトウェアにより構成されている。 （もっと読む）

【課題】アドレス入力に対する所望のデータ読み出しのためのアクセスタイムが長くなるのを抑制可能な半導体記憶装置を提供する。
【解決手段】半導体記憶装置１００は、必要なメモリデータ、このメモリデータをエラー訂正するためのパリティデータが格納されたＲＯＭ回路１と、メモリデータのうちエラーと判定されたメモリデータのアドレスである不良アドレスを格納する不良アドレス格納回路２と、エラーと判定されたメモリデータをパリティデータに基づいてエラー訂正し不良アドレスに該当する救済データを生成するＥＣＣ回路５と、救済データを格納するデータ保持回路６と、入力されたアドレスと不良アドレスとを比較するアドレス一致回路７と、このアドレス一致回路７の比較結果に基づいて、ＲＯＭ回路１のデータ出力とデータ保持回路６のデータ出力とを切替る切替回路９と、を備える。 （もっと読む）

【課題】単体でも自己の記憶するデータ保護が可能な電気的に書き換え可能な不揮発性の半導体記憶装置及びそのテスト方法を提供すること。
【解決手段】電気的に書き換え可能な不揮発性メモリを含む半導体記憶装置である。不揮発性のパスワード記憶領域１１２と不正アクセスから前記不揮発性メモリのデータを保護するためのデータ保護回路２００を含む。パッケージ端子としては出力されないＩ／Ｏパッド２４０と、当該Ｉ／Ｏパッド２４０に第一のレベルの電圧が与えられた場合にはパスワードデータと一致の有無にかかわらずアクセス許可信号を出力する回路を含む。またパスワードの不一致回数をカウントし、連続不一致回数が設定された許容回数を超える場合に前記不揮発メモリのデータを消去する回路とを含む。またウエハー段階のテスト時には前記Ｉ／Ｏパッド２４０に前記第一のレベルの電圧を与えて動作テストを行う。 （もっと読む）

【課題】 外部端子からメモリセルまでの寄生抵抗を低減し、メモリセルに生じた欠陥を高精度に検査、解析することを容易化する。
【解決手段】 行列状に配置された複数のメモリセル６と、行方向に並ぶ複数のメモリセル６に共通に接続されたワード線１０と、列方向に並ぶ複数のメモリセル６に共通に接続されたビット線９と、相補対をなすビット線６の電位差を増幅するセンスアンプ回路３とを、備える。さらに、相補対をなすビット線６に接続された電流供給回路１１と、相補対をなすビット線６とセンスアンプ回路３とを電気的に接続／切断する切断回路５と、所定の相補対をなすビット線６を選択し、該選択した相補対をなすビット線６を同時に外部端子に接続するビット線選択回路７とを、備える。 （もっと読む）

【課題】２光子吸収を利用して屈折率変調、吸収率変調または発光強度変調による記録を行った後、光を記録材料に照射してその反射率、透過率または発光強度の違いを検出することにより再生する２光子記録方法及び再生方法、さらにそのような記録再生が可能な２光子吸収記録材料を提供する。特に高感度で保存性に優れた２光子吸収記録再生方法及び２光子吸収記録材料を提供する。さらに、それらを用いた２光子吸収３次元光記録材料及び２光子吸収３次元光記録方法及び再生方法を提供する。
【解決手段】２光子吸収により２光子吸収記録材料に潜像を形成する第一の工程と、潜像が形成された２光子吸収記録材料に熱処理を施し、潜像に従い屈折率、吸収率または発光強度を変調して記録する第二の工程と、熱処理後の２光子吸収記録材料をさらに全面光照射して形成した記録を定着する第三の工程と、を含み、記録を消去することなく再生可能とできる２光子記録方法。 （もっと読む）

【課題】従来の技術による諸問題を解決するため、メモリーブロックの使用状態を記録するために別途にメモリーセルを必要としないメモリーのアクセス方法を提供する。
【解決手段】メモリーをアクセスする方法は、第一目的メモリーブロックを選び、第一目的メモリーブロックを読み出し、第一目的メモリーブロックの第一メモリー区間に第一値が記録されていれば、予定データを第一目的メモリーブロックの保存データとして出力し、第一目的メモリーブロックの第一メモリー区間に第二値が記録されていれば、第一目的メモリーブロックの第二メモリー区間に保存されるデータを第一目的メモリーブロックの保存データとして出力するステップを含む。 （もっと読む）

【課題】マスクＲＯＭのスタンバイ状態におけるリーク電流を防止する。
【解決手段】複数のビット線ＢＬｊにディスチャージ用トランジスタＤＴｊを接続する。スタンバイ制御信号ＣＳＢがロウレベルからハイレベルに変化すると、ディスチャージ用トランジスタＤＴｊがオンする。従って、スタンバイ状態でのビット線ＢＬｊの電位は、ディスチャージ用トランジスタＤＴｊのソース電位（ＧＮＤ）によって電源電位（ＶＤＤ）から接地電位（ＧＮＤ）へと変化し、ＧＮＤに維持される。このため、スタンバイ状態におけるメモリトランジスタＭＴｉｊのドレイン・ソース間に電位差は生じないためリーク電流を防止し、マスクＲＯＭの消費電力を低く抑える事が可能となる。 （もっと読む）