【課題】半導体装置等における耐タンパ性を向上すべく、第三者による不当な書き込みを防止することができる半導体装置およびその制御方法、並びに電子機器を提供すること。
【解決手段】本発明の半導体装置は、第１記憶部と、第２記憶部と、判定部とを有し、判定部には第１信号と第２信号とが入力される。第１信号は、第１記憶部もしくは第２記憶部に書き込みを許可する。第２信号は、第１記憶部に所定の情報が書き込み済であるか否かを示す。所定の情報が書き込み済であることを第２信号が示す場合に、第２記憶部への書き込みを禁止する信号を判定部は出力する。これにより、第三者による不当な書き込みを防止することができる。 （もっと読む）

テスト方法において、フラッシュＥＥＰＲＯＭ回路（１０１）のアレイ（１０３）が相互インダクタンス（ｇｍ）の不十分なビットセル（１０５，１０７，１０９，１１１）を有するか否かを判定する。この方法では、アレイのすべてのビットセルを特定のプログラムされた状態へと前処理し（４０３，４０５，４０７）、次いで、各ビットセルを読み出すこと（４１１）によって、ビットセルのうちのいずれかが望ましくない動作特性を示すか否かを判定し、その相互インダクタンスが所望されるより小さいか否かを判定する（４１３）。
（もっと読む）

【課題】不揮発性メモリ及び／又は揮発性メモリの不良箇所を救済可能な新たな半導体集積回路を提供する。
【解決手段】救済対象の不揮発性メモリと、前記不揮発性メモリをテストするテスト回路と、前記不揮発性メモリの不良箇所のアドレス及び正常データを保持することが可能な救済情報保持回路と、前記不揮発性メモリの不良箇所を救済するのに利用可能な救済メモリであって、メモリ回路又はロジック回路に設けられている救済メモリと、前記不揮発性メモリの不良箇所のアドレス及び正常データを前記救済情報保持回路から前記救済メモリに書き込み、前記不揮発性メモリの不良箇所からの読み出しを前記救済メモリからの読み出しに切り替える救済回路とを備えることを特徴とする半導体集積回路。 （もっと読む）

【課題】半導体記憶回路の不良が発生した位置を特定することができななかった。
【解決手段】半導体記憶回路（ＲＯＭ１００）と、半導体記憶回路に記憶するデータを指定する入力アドレスＡｉｎ［ｉ：０］を生成し、前記半導体記憶回路へ入力することを、開始アドレスＡｓｔａ［ｉ：０］から終了アドレスＡｓｔｐ［ｉ：０］まで繰り返すアドレス入力部２００と、開始アドレスと終了アドレスの範囲について、入力アドレスに対応して半導体記憶回路から読み出された出力データのうち、計数対象とする選択データを選択し、前記選択データの値を計数する出力データ処理部３００と、チップ上に備える。 （もっと読む）

【課題】より記憶精度の高いヒューズを用いた情報記憶回路を提供する。
【解決手段】ヒューズの切断または非切断によって情報を記憶する情報記憶回路３０であり、ヒューズ回路１０、入力端子Ｔinから供給される情報に応じてヒューズ回路１０の各ヒューズの切断又は非切断を制御する書き込み回路１２、各ヒューズの切断または非切断状態を読み出す読み出し回路２０を備える。ヒューズ回路１０では、１ビットの情報に対して、２以上の複数のヒューズ（１０ａ，１０ｂ，１０ｃ）が割り当てられ、複数のヒューズのいずれか１つでも切断が検出されると、該１ビットの情報については、ヒューズの切断状態に対応するデータを出力する。 （もっと読む）

【課題】入力電圧に応じて保護機能を切り替え可能な半導体装置を提供する。
【解決手段】ＥＳＤ保護回路１は、プログラム時に用いられる高電圧ＶＢＰと通常時における電圧ＶＳＳ〜ＶＤＤが印加される入力端子１８と、接地端子１７と、入力端子１８及び接地端子１７間に設けられたサイリスタ１１と、サイリスタ１１を動作させるトリガ回路１９を備える。トリガ回路１９は、制御電圧が印加される制御端子１８と、サイリスタ１１のゲートからの電圧をエミッタに受け、接地端子１７からの電圧をコレクタに受け、制御端子１８にベースを接続したＰＮＰトランジスタ１２と、そのＰＮＰトランジスタ１２のベースに一端を接続し、接地端子１７に他端を接続した抵抗素子１４とを有する。 （もっと読む）

【課題】信頼性及びパフォーマンスを確保しつつ、記憶容量の増大を図る。
【解決手段】メモリ部は、複数種類のデータを記憶可能な複数のメモリセル、及びメモリセルをアクセスするための内部電圧を発生させる内部電圧発生回路を有する。メモリコントローラは、メモリ部に対するデータの読み出し及び書き込みを制御する。メモリコントローラは、メモリ部の内部電圧発生回路で発生された内部電圧を適宜読み出す機能を有する。 （もっと読む）

【課題】 回路構成の簡略化を図ると共に電圧検出精度の向上を図ることのできる電圧検出回路を提供する。
【解決手段】 可変抵抗回路と、基準電圧源と、中点電圧と基準電圧との大小関係が反転した場合に被測定電源の電圧が所定電圧に到達したことを示す比較回路と、発振回路と、分周回路と、トリミング用導通素子の切断前ではクロック信号を第１のスイッチング素子の制御端子に出力する一方、切断後には第１のスイッチング素子をオフ状態に維持させる信号を出力する第１の抵抗値設定回路と、トリミング用導通素子の切断前では分周信号を各々に対応する第２〜第ｎのスイッチング素子の制御端子に出力する一方、切断後には第２〜第ｎのスイッチング素子をオフ状態に維持させる信号を出力する第２〜第ｎの抵抗値設定回路と、テストモード時の場合は比較回路の出力信号を外部に出力するモード選択回路とを備える。 （もっと読む）

【課題】 エネルギー照射によりメモリセルの書き込みが行なわれる不揮発性記憶装置において、書き込み処理を正確に行ないつつその全体の処理時間を短縮できる不揮発性記憶装置、及びその書き込み方法を提供する。
【解決手段】 複数のメモリセル１０Ｃがマトリクス状に配置された不揮発性記憶装置１０において、書き込み対象メモリセル１０Ｃを複数設定し、複数のエネルギー照射源３１Ａの各書き込み対象メモリセル１０Ｃに対する相対位置を適正位置に調整した上で、複数のエネルギー照射源３１Ａから一括してエネルギー照射を行ない、複数の書き込み対象メモリセル１０Ｃに対し一括書き込みを行なうとともに、これら書き込み処理と並列的に、既に書き込まれたデータの誤り検出符合の生成処理を順次行なうようにする。 （もっと読む）

【課題】容易に、不良アドレスを電気的に確認することが可能な半導体記憶装置を提供。
【解決手段】半導体記憶装置10は、アドレスバッファ12、ロウデコーダ14、カラムデコーダ16、ヒューズ回路18、メモリセルアレイ20、レギュレータ22、センスアンプ24、冗長センスアンプ26、アンプ出力選択回路28、入出力バッファ30、およびテストモード回路32を含み、テストモード回路32によってセンスアンプ24および冗長センスアンプ26を制御し、正規メモリセルにアクセスされた際に出力される信号と、冗長メモリセルにアクセスされた際に出力される信号とのレベルを異ならせる。よって容易に不良アドレスを電気的に確認することが可能である。 （もっと読む）