【課題】 電源電圧に応じて異なるＩＤコードを出力可能とした半導体集積回路装置を提供する。
【解決手段】 半導体集積回路装置は、ＩＤコードのデータビットを不揮発に記憶するＩＤコード記憶回路と、前記ＩＤコード記憶回路からＩＤコードを生成して外部端子に出力するためのＩＤコード生成回路と、外部から供給される少なくとも一つの電源電圧のレベルを検出し、検出された電源電圧のレベルに応じて少なくとも一部のデータビットが異なるＩＤコードを選択して出力すべく前記ＩＤコード記憶回路又はＩＤコード生成回路に選択信号を供給する電源電圧検出回路とを有する。
（もっと読む）

バイナリ・データ記憶要素のアレーにコードをプログラムし、また、それを読み出す装置である。本装置は、データ記憶要素に書き込むバイナリ・データのシリーズを逐次的に受け取るシフト・レジスタを有する。本装置は、さらに、シフト・レジスタに記憶したデータを逐次的に読み出し、各データ記憶要素に適用するか否か、順々に判定し、各データについて、データ要素に記憶すると判定した場合には、データ要素に書き込み信号を送るように構成される、制御ロジック回路を有する。制御ロジック回路は、さらに、データ記憶要素のアレーに永久保持信号を適用する手段を有し、もって、データを書き込むべき要素に対しデータが書き込まれたと判定された場合に要素に対するさらなる書き込みを禁止する。
（もっと読む）

【課題】 リードディスターブによるリファレンスセルの特性変動を防止する。
【解決手段】 半導体記憶装置は、メモリセルアレイ３７ｍａ、メモリセルアレイからアドレス情報に応じたメモリセルを選択するためのデコーダ回路４０ｍ、４０ｒ、センスアンプ３２、及び、メモリセル３７ｍ１１、３７ｍ１２、・・・に記憶されたデータ情報を読み出す際に参照するリファレンスセル３７ｒ１、３７ｒ２、…を有する。前記メモリセルは、半導体層上にゲート絶縁膜を介して形成されたゲート電極と、ゲート電極下にゲート絶縁膜を介して配置されたチャネル領域とチャネル領域の両側に配置されると共に、前記チャネル領域と逆導電型を有する拡散領域と、前記ゲート電極の両側に形成されて、電荷または分極を保持する機能を有するメモリ機能体とを備え、前記リファレンスセルは、前記デコーダ回路を構成する素子の中の少なくとも一つの素子と同じ構造を有する。 （もっと読む）

プログラム可能なリードオンリメモリは、半可溶接合メモリセルのマトリックスを含み、各半可溶接合メモリセルは損傷していないインピーダンスと溶断したインピーダンスとを有する半可溶接合を含み、プログラム可能なリードオンリメモリは、少なくとも１つの選択されたビットラインに電流を印加するためのビットライン電圧供給切り換え回路と、ワードラインを選択するためのワードラインアドレスデコーダと、選択されたワードラインおよびビットラインの交点によって識別された前記半可溶接合メモリセルにおける前記半可溶接合を溶断するためのプログラム制御論理回路と、をさらに含み、プログラムされたまたはプログラムされていないリードオンリメモリをテストする方法が開示される。
（もっと読む）

【課題】テスト時間を短縮することが可能なROMテスト回路及びそのテスト方法を提供する。
【解決手段】複数個のROM１０，１２，１４に書き込まれたデータをテストする際に、特定のROM3（１４）の出力データに基づいて、ROM1（１０）及びROM2（１２）のデータを選択し、選択されたデータと期待値とを比較することによりテストを行うようにしているので、ROM１，ROM2のテスト時間でROM３の内容もテストしていることになり、テスト時間を短縮することが可能となる。 （もっと読む）

【課題】 ＦＰＧＡの破損を防止しつつＦＰＧＡを改造することなく誤接続の箇所を容易に検出することができるＦＰＧＡの誤接続検出方法およびＦＰＧＡの誤接続検出回路を提供する。
【解決手段】 接続データ保持用ＲＯＭ１１に記憶されたＦＰＧＡ１００，２００のピンどうしの接続情報と、ＩＯレジスタ逐次読出回路１２，ＩＯレジスタ参照用メモリ１３で取得したＦＰＧＡ１００，２００のピンの設定情報とに基づいて、ＦＰＧＡ１００，２００の相互に接続されるピンの接続が誤接続であるか否かを不正バス検出回路１３で検出する。 （もっと読む）

本発明は、基準電圧を決定するための方法、回路、及びシステムである。本発明の幾つかの実施形態は、NVMブロック又はアレイ内でセルを動作する(例えば読み取る)際に使用される動作基準セルのセットを設定するためのシステム、方法、及び回路に関する。本発明の一部として、NVMブロック又はアレイのセルの少なくとも1つのサブセットは、試験基準セルの2つ又はそれ以上のセットの各々を使用して読み取ることができ、ここで試験基準セルの各セットは、試験基準セルの互いのセットから少なくとも僅かにオフセットされた基準電圧を生成又は供給することができる。NVMブロックの少なくとも1つのサブセットを読み取るのに使用される試験基準セルの各セットについて、読み取り誤り率が計算又は決定することができる。 （もっと読む）

ある信号レベルが、その信号レベルクラスを分離する１つか又は複数の閾値に基づいて、複数の異なる区別可能なクラスのうちの１つに属するものとして分類される相互接続された構成要素を含むシステム内の耐欠陥性と耐故障性とを高めるための方法、及び該方法を具現化する耐欠陥及び耐故障システム。ナノワイヤクロスバーのアレイと、従来のマイクロエレクトロニクスアドレス線を通じてアドレス指定されるナノワイヤクロスバー内におけるナノスケールメモリ素子とを含む、電子デバイスの実施形態、並びに、電気的に区別可能な信号レベルを有する耐故障性相互接続インターフェースを提供するための方法の実施形態が記載されている。その記載された実施形態において、マイクロエレクトロニクスアドレス線を、電子メモリ内におけるナノワイヤクロスバーに相互接続するために、アドレスエンコード技法が用いられて、多くの冗長なパリティチェックアドレス線が生成され、ナノスケールメモリ素子にアクセスするために必要とされる、最小限必要なセットのアドレス信号線を補足する。
（もっと読む）

【課題】デジタルカメラのフラッシュＲＯＭをファームウェアのプログラマブルとして用いることやフラッシュＲＯＭに書き換え機能オブジェクトコードを配置することなく、クレードルにデジタルカメラのファームウェアを保管する装置、及びデジタルカメラのファームウェアを書き換える機能をもたせた。
【解決手段】デジタルカメラ３と接続可能な第一コネクタ部１０を有し、情報処理装置２と接続可能な第二コネクタ部１１を有し、第一コネクタ１０を通じてデジタルカメラ３のファームウェアを書き換え、情報処理装置２より第二コネクタ１１を通じてデジタルカメラ３の書き換え用ファームウェアを格納する記憶媒体１８を有し、第一コネクタ１０にデジタルカメラ３を接続することによって記録媒体１８に格納されているデジタルカメラ用ファームウェアをデジタルカメラ３に対して書き込むようにした。 （もっと読む）

【課題】 不揮発メモリの書き込み回数制限を越えることなく、電源ＯＦＦを検出する構成を必要とせず、少ない不揮発メモリで確実に機器の使用量を保存、読み出しができる機器管理装置を提供する。
【解決手段】 機器又は当該機器に接続されるユニットの使用量を計測する計測手段１１と、使用量を保存し、領域毎に書き込み回数が制限される不揮発メモリ１２とを有し、各使用量毎に、不揮発メモリ中の制限される書き込み回数が定まるサイズの整数倍の領域を２以上選択する領域選択手段１３と、領域選択手段により選択された各領域毎に、当該各領域で保存する値を求める演算手段１４と、演算手段により求めた値と当該領域に現在保存されている値とを比較する比較手段１５と、比較手段の比較結果に基づき、値が異なっている場合には演算手段により求めた値を当該領域に保存し、異なっていない場合には当該領域に保存しないように制御する制御手段１６とを有する。 （もっと読む）