【課題】情報データの書き込み及び消去を繰り返しても電荷保持特性の悪化を防ぐことが出来る半導体メモリ装置の製造方法、再生方法及び再出荷方法を提供する。
【解決手段】半導体基板に形成されたＦＥＴ構造のメモリセルの複数からなり、メモリセルの複数の各々が単位ビットを記憶して情報データを保持している半導体メモリ装置の製造方法であって、メモリセルの複数を用意して、メモリセルの各々に情報データの各ビットを書き込む。そして、メモリセルの各々に情報データの各ビットを書き込んだ後、メモリセルの各々を所定の周囲温度の下に所定時間放置して、その後、メモリセルの各々に情報データの各ビットを書き込む。 （もっと読む）

【課題】ＲＯＭを含んだ半導体装置において、安定した読み出し動作を実現する。
【解決手段】例えば、各メモリセル（例えばＭＣ０）を２個のＮＭＯＳトランジスタ（ＭＮ４０ｔ，ＭＮ４０ｂ）で構成し、ＭＮ４０ｔのドレインを相補ビット線の一方となるビット線ＢＬＴｍに接続し、ＭＮ４０ｂのドレインを相補ビット線の他方となるビット線ＢＬＢｍに接続する。そして、ＭＮ４０ｔのソースをコモンソース線ＣＳｍに接続し、ＭＮ４０ｂのソースを電源電圧ＶＤＤに接続する。例えば、ＭＣ０を読み出す際には、ＢＬＴｍ，ＢＬＢｍがプリチャージ状態で、ワード線ＷＬ０を活性化し、コモンソース線ＣＳｍをＶＤＤレベルからＶＳＳレベルに駆動する。これに伴いＢＬＴｍがＶＳＳに、ＢＬＢｍがＶＤＤに接続され、これらを差動増幅することで、ノイズマージンが大きい安定した読み出し動作が可能となる。 （もっと読む）

【課題】機密情報データに誤りがある場合にのみメモリが不良と判定するメモリ検査装置及びメモリ検査方法を提供すること。
【解決手段】暗号化されない限り外部より読み出し不可能な機密情報データを記憶するメモリを、機密情報データに基づいて生成されたチェック用データを用いて検査するメモリ検査装置である。メモリ検査装置は、メモリに格納された機密情報データを暗号化し、かつ、外部から入力された、機密情報データに基づいて予め生成され暗号化された暗号化チェック用データを復号する暗復号演算部と、メモリの機密情報データに基づいて第１のチェック用データを生成するチェック演算部と、第１のチェック用データと、暗号化チェック用データを復号した第２のチェック用データとを比較する比較部と、第１のチェック用データと第２のチェック用データとが一致しない場合に、メモリの機密情報データを暗号化した暗号化機密情報データの出力制御を行う入出力制御部を備える。 （もっと読む）

【課題】所定数の不揮発メモリに確実にデータを書き込むことのできるＲＯＭ書き込みシステム、ＲＯＭ書き込み装置及びＲＯＭ書き込み対象装置を提供する。
【解決手段】非接触通信によって複数のＲＯＭ書き込み対象装置２１〜２ｎと通信可能なＲＯＭ書き込み装置１であって、データを書き込むＲＯＭの数と同数のＲＯＭ書き込対象装置との通信が確立したか否かを判断し、確立した場合に、ＲＯＭに書き込むデータを各ＲＯＭ書き込み装置２１〜２ｎへ送信する。 （もっと読む）

【課題】 半導体集積回路においては、アンチヒューズを利用した冗長回路が使用されている。これらのアンチヒューズの書き込みにはロングパルス、ロングサイクルのヒューズ書き込み制御信号が必要である。しかしテスター性能によりロングサイクルの信号が発生できず、テスターの有効活用ができないという問題がある。
【解決手段】 本発明の半導体集積回路は、テスターからのショートパルス信号を使って、ロングパルス、ロングサイクルのヒューズ書き込み制御信号を生成する内部信号生成回路を内蔵する。テスター性能に制限されることなく、内部信号生成回路により生成したロングパルス、ロングサイクルのヒューズ書き込み制御信号によりアンチヒューズへの書き込みを実施できる。そのためテスターの有効活用ができる。 （もっと読む）

【課題】 マイコンの仕様に関係なく使うことのできる汎用性の高いＲＯＭライタと電気機器とこれらを用いた書込み方法を提供する。
【解決手段】 本発明に係る不揮発性メモリへの書込み方法は、書込み制御端子が所定電圧にプルダウン若しくはプルアップされた時にデータの書換えが可能となる不揮発性メモリを内蔵した電気機器と、この不揮発性メモリにデータの書込みを行うＲＯＭライタとからなる書き込み方法であって、前記電気機器は、前記所定電圧を発生する発生回路を備えると共に、前記ＲＯＭライタは、前記発生回路による所定電圧を前記書込み制御端子に繋げる手段を備えたものである。 （もっと読む）

【課題】 アドレス指定可能な仮想電子ヒューズを含む電子ヒューズ装置及び方法を提供する。
【解決手段】 電子ヒューズの状態が非切断化状態から切断化状態に変化し、次いで仮想非切断化状態に戻ることを可能にする仮想電子ヒューズ（ＶＥＦ）装置及び方法が開示される。一実施形態において、電子ヒューズは、仮想非切断化状態から仮想切断化状態に再び戻るように変化することができる。ヒューズ装置は多数のＶＥＦを含み、各々のＶＥＦはそれぞれのアドレスを呈する。ヒューズ装置はまた、多数のアドレス・プール位置を含むアドレス・プールを含む。ヒューズ・プログラマは、ＶＥＦのうちの１つのアドレスを１つ又は複数のアドレス位置にストアして、特定のＶＥＦに対する１つ又は複数の状態変化を示す。ヒューズ・プログラマはまた、異なるＶＥＦアドレスを異なるアドレス・プール位置にストアして異なるＶＥＦに対する状態変化を示すことができる。 （もっと読む）

【課題】信頼性を確保しつつヒューズ素子の配列ピッチを狭くすることが可能な半導体装置を提供する。
【解決手段】レーザビームの照射により切断可能な複数のヒューズ素子１０１〜１０５と、平面的に見て複数のヒューズ素子間に位置し、レーザビームを減衰可能な減衰部材１４０とを備える。減衰部材１４０は複数の柱状体によって構成されている。これにより、切断すべきヒューズ素子から半導体基板側へ漏れ出したレーザビームＬは、複数の柱状体によって構成された減衰部材１４０によって吸収されるとともに、フレネル回折によって散乱する。これにより、このため、柱状体が過度のエネルギーを吸収することによって絶縁膜にクラックなどが生じることがなく、効率的にレーザビームを減衰させることが可能となる。 （もっと読む）

【課題】メモリの検査時間を短縮する。
【解決手段】リード回路１００は、マトリクス状に配置されたメモリセルの列ごとに設けられたビットラインＢＬ１〜ＢＬｋからｋ個（ｋは自然数）のデータを読み出し、シリアルデータＤＳとして出力する。センスアンプＳＡ１〜ＳＡｋは、ｋ本のビットラインＢＬ１〜ＢＬｋごとに設けられ、各ビットラインからデータを読み出す。シフトレジスタ３０は、各センスアンプＳＡの出力を保持するカスケード接続されたｋ個のフリップフロップＦＦ１〜ＦＦｋを含み、各センスアンプＳＡの出力をロードする。期待値設定部３２は、ｋ個のフリップフロップＦＦ１〜ＦＦｋに、対応するセンスアンプＳＡ１〜ＳＡｋの出力の期待値データを格納する。判定部３６は、各フリップフロップＦＦ１〜ＦＦｋに格納される期待値データと、対応するセンスアンプＳＡ１〜ＳＡｋの出力との一致、不一致を判定する。 （もっと読む）

【課題】フラッシュメモリの不良セルについて効率的なスクリーニングを行なう。
【解決手段】不揮発性半導体記憶装置におけるソース用電源回路の第１のトランジスタの一方の端子は、第２のトランジスタの一方の端子と接続されており、第１のトランジスタの他方の端子は、電源に接続されており、第３のトランジスタの一方の端子は、第２のトランジスタの他方の端子と接続されており、第３のトランジスタの他方の端子は、接地されており、第２のトランジスタの入力は、演算増幅器の出力と接続されており、演算増幅器の一方の入力はリファレンス電位であり、他方の入力は第１のトランジスタと第２のトランジスタとの接続点と接続されており、この接続点はソース線と接続されていることを特徴とする不揮発性半導体記憶装置を提供することにより上記課題を解決する。 （もっと読む）