【課題】複数種類の外部不揮発性記憶装置に対して、それぞれに適した書込パラメータを自動選択することにより、書込処理が可能な半導体集積回路を提供すること。
【解決手段】複数種類の外部不揮発性記憶装置のそれぞれに対して書込処理を行なうための複数種類の書込パラメータが格納された内部不揮発性記憶回路１０２と、接続された外部不揮発性記憶装置２００の識別情報を取得し、識別情報に基づいて複数種類の書込パラメータから接続された外部不揮発性記憶装置２００に適した１つの書込パラメータを選択し、選択された書込パラメータを用いて接続された外部不揮発性記憶装置２００に対して書込処理を行なう制御回路１０１と、を備えた半導体集積回路１００。 （もっと読む）

【課題】テストセルを用いたフラッシュメモリの劣化の早期検出を提供する。
【解決手段】実際のユーザデータストレージセルを使用する代わりに、劣化の早期検出（ＥＤＤ）回路を備える特別なテストセルを使用する、本発明の実施形態を用いたフラッシュメモリシステムとデータ管理方法が開示される。フラッシュメモリテストセルは、実験的に決定される感度の高い書き込みＶ_Ｔと、可変読み込みＶ_Ｔを使用して標準的なセルより高感度にすることにより、「炭鉱のカナリア」の役割を果たすようにすることができる。フラッシュメモリの中の劣化の早期検出（ＥＤＤ）の技術は、読み込み動作中に、ＮＡＮＤ型フラッシュメモリセルの集合（たとえばページ）の閾値電圧（Ｖ_Ｔ）の分散を測定する。 （もっと読む）

【課題】ＮＡＮＤフラッシュメモリの劣化早期検知を提供する。
【解決手段】読み込み動作中にＮＡＮＤフラッシュメモリセルの組（例：ページ）の閾値電圧（Ｖ_Ｔ）の分散を測定することによりＮＡＮＤフラッシュメモリの低下を早期検知する技術を記述する。本発明の実施形態において、メモリセルの読み込み動作の完了時間（ＴＴＣ）値を閾値電圧（Ｖ_Ｔ）の分散の代替値として用いる。分散アナライザがＴＴＣ値の組の分散を判定する。一実施形態において、ＴＴＣの最大値と最小値の差分を分散測定値として用いる。測定されたＴＴＣの分散が、選択された量より大きく基準分散値から異なる場合、メモリの当該ページが劣化したことを示す警告信号が出力される。警告信号を用いて、データを新規ページに移動させる等の適切な措置をとることができる。 （もっと読む）

【課題】不揮発性半導体メモリのスクリーニングを、製造工程の生産性に影響を与えることなく、より確実に行えるようにする。
【解決手段】不揮発性半導体メモリの製造工程において、検査の結果良品と判定した後、１以上のフローティングゲートにデータを書き込む第１工程と、製造完了後、良品確認工程において、第１工程においてデータが書き込まれた全てのフローティングゲートから書き込んだデータが読み出せる場合には当該不揮発性半導体メモリを良品と判定する第２工程と、からなる。 （もっと読む）

【課題】メモリセルアレイの保持内容に起因するリーク電流による誤読み出しを抑制可能な半導体記憶装置を製造する。
【解決手段】接地電位制御要否判定部３が、設計対象のメモリセルアレイの保持内容から、メモリセルのトランジスタの接地電位の制御の要否を判定し、接地電位の制御が必要と判定された場合、接地電位制御回路生成部４が、読み出し動作時に非選択となるトランジスタの接地電位を引き上げる接地電位制御回路を生成する。 （もっと読む）

【課題】ＬＳＩ内部の回路の動作状態が不安定なときに、誤って書き込み動作指示信号が入力されても、誤書き込みを回避する。
【解決手段】書き込み用の電源端子ＶＰＲＧの電圧のレベルを検出するＶＰＲＧレベル検出回路４と、レベル検出回路からの検出信号ＩＶＰＲＧと、書き込み指示信号ＰＲＧＥ、クロック信号ＣＬＫにもとづき、書き込み制御信号ＷＥと読み出し制御信号ＲＥを生成するＷ／Ｒコントロール回路５と、第１の電源端子ＶＤＤ３３の電源電圧と、電源ＶＰＲＧとを受け、書き込み制御信号ＷＥに基づき、書き込み時には、ＶＰＲＧを選択し、書き込み時以外には、ＶＤＤ３３を選択しＶＰＰとして出力する内部電源スイッチ回路６を備える。さらにアンチヒューズメモリセルアレイ７にはＶＰＰとビット線間に接続され、書き込みデータＤＩＮと書き込み制御信号ＷＥとに基づき、オン・オフされるスイッチを設ける。 （もっと読む）

【課題】一回だけ書込み可能な不揮発性メモリー（ライトワンスＰＲＯＭ）について、書込み前に書込み実施後の動作不良品を事前に取り除き、不良確率を低減したライトワンスＰＲＯＭを提供する。
【解決手段】ＰＲＯＭコア複数Ｂｉｔと、ＰＲＯＭ状態確認回路と、それらを制御するＰＲＯＭ制御回路とで構成されるライトワンスＰＲＯＭであり、前記ＰＲＯＭ状態確認回路が、各前記ＰＲＯＭコアについて、未書込みのＢｉｔは、ライトワンスメモリー素子が正常に未書込みの状態であることを確認する動作と、既書込みのＢｉｔは、前記ライトワンスメモリー素子が正常に既書込みの状態であることを確認する動作と、未書込みのＢｉｔで、仮想的に前記ライトワンスメモリー素子を既書込みの状態にして、書込み後に前記ＰＲＯＭコアの出力が既書込みの場合の出力を出すことを確認する動作とを有し、それぞれの動作の制御を前記ＰＲＯＭ制御回路で行うことができる。 （もっと読む）

【課題】再検査に要する時間の増加を抑制することのできる半導体装置を提供する。
【解決手段】半導体装置は、データを記憶する複数の主記憶領域と、前記主記憶領域ごとに対応し、該主記憶領域が不良であるか否かを判定する第１検査、及び該第１検査の後に行われる該主記憶領域が不良であるか否かを判定する第２検査それぞれの結果に基づいた該主記憶領域が不良であるか否かを示す不良ブロック情報を記憶する第１管理領域と、前記主記憶領域ごとに対応し、前記第１検査の結果のみに基づいた不良ブロック情報を記憶する第２管理領域とを備える。 （もっと読む）

【課題】簡便な方法で書き込みが可能であり、しきい値特性の不安定性に対応した酸化物半導体を用いた半導体記憶装置を提供する。
【解決手段】酸化物半導体を用いた薄膜トランジスタが紫外線照射する事でしきい値シフトする特性を有していることを利用して半導体記憶装置とする。読み取り電圧を紫外線未照射のしきい値と照射後のしきい値の間に設定して読み取ることができる。初期特性におけるしきい値特性の制御にはバックゲートを備えることや２個の薄膜トランジスタを用いることで解決する。 （もっと読む）

【課題】試験時間を短縮することが可能な不揮発性半導体記憶装置及びその試験方法を提供する。
【解決手段】 不揮発性半導体記憶装置は、第１のメモリセルアレイ及び第２のメモリセルアレイと、各々のブロックに対応して設けられ、ブロックアドレスを選択することでフラグデータを書き込むことが可能なフラグレジスタと、第１のメモリセルアレイのフラグデータと、第２のメモリセルアレイのフラグデータとを並列して読み出す制御回路と、第１のメモリセルアレイにおけるフラグデータのカウント結果を保持する第１のカウンタレジスタと、第２のメモリセルアレイにおけるフラグデータのカウント結果を保持する第２のカウンタレジスタと、を具備する。 （もっと読む）