【課題】 ファセット形状のない金属シリサイド層を形成し、ソース・ドレインとシリコン基板との間の接合リークを減少させる。
【解決手段】 シリコン基板１の上にソース・ドレイン５を形成し、その上にシリサイド化用金属膜（Ｎｉ膜）６、ストレス膜７を形成する。ストレス膜７としてTiN膜およびCo膜からなる積層膜を形成する。この状態でシリサイド化アニールを行うと、ストレス膜７は引っ張り応力１０ａを有する。この応力に対応するように、シリサイド化用金属膜６は圧縮応力１０ｂを有する。
このようにしてシリサイド化用金属膜６をシリコン基板１とシリサイド化反応させることにより、反応速度が抑制される。このため、ファセット形状を有しないNiモノシリサイド層（NiSi）を形成することができる。これにより、ソース・ドレイン５とシリコン基板１との間の接合リーク電流を減少させることができる。 （もっと読む）

【課題】本発明は、液晶表示装置に用いられる薄膜トランジスタ基板及びその製造方法に関し、ゲート電極や所定の配線の材料に低抵抗金属を用いても、高い信頼性を確保しうる薄膜トランジスタ基板及びその製造方法を提供することを目的とする。
【解決手段】ＴＦＴ基板は、窒素含有層としてのＡｌＮ膜５１と、主配線層としてのＡｌ膜５０と、ＭｏＮ膜５４とＭｏ膜５３とからなる上層配線層とにより構成された積層構造のゲート電極３３を有している。ゲート電極３３の側面は全体としてなだらかに傾斜するように形成されているので、ゲート絶縁膜３２上に良好な膜質のゲート絶縁膜３２を形成することができる。 （もっと読む）

【課題】有機薄膜トランジスタ及びその製造方法、有機薄膜トランジスタを備えた平板表示装置を提供する。
【解決手段】基板の所定部分を表面処理する段階と、表面処理されていない基板上にソース／ドレイン電極を形成する段階と、基板の表面処理された部分とコンタクトするように半導体層を形成する段階と、基板上にゲート絶縁膜を形成する段階と、ゲート絶縁膜上にゲートを形成する段階とを含む薄膜トランジスタの製造方法である。基板は、ＣＦ_４ガスまたはＣ_３Ｆ_８ガスのようなフッ素系ガスを用いてプラズマ表面処理する。これにより、基板のチャンネル層に対応する部分をフッ素系ガスを用いて表面処理することによって、チャンネル層を安定化させて素子の特性を向上させうる。 （もっと読む）

【課題】 グラファイト層の除去工程を行わなくても、密着性の高い配線用電極が形成できるＳｉＣ半導体装置およびその製造方法を提供する。
【解決手段】 グラファイト層５が形成される前に、予めＮｉ膜２の上にＮｉシリサイド膜３を形成する。このようにすれば、Ｎｉ膜２をシリサイド化したときに、グラファイト層５がＮｉシリサイド膜３と科学的に結合されるようにすることができる。これにより、グラファイト層５とＮｉシリサイド膜３とを高い密着強度で接合することができる。そして、グラファイト層５の表面にではなく、Ｎｉシリサイド膜３の上に配線用電極６を形成することができるため、配線用電極６がＮｉシリサイド膜３から剥離することもない。このため、グラファイト層５の除去工程を行わなくても、配線用電極６の剥がれを防止することが可能となる。 （もっと読む）

【課題】 ＣＭＩＳＦＥＴを有する半導体装置の性能を向上させる。
【解決手段】 ＣＭＩＳＦＥＴを構成するｎチャネル型ＭＩＳＦＥＴ４０とｐチャネル型ＭＩＳＦＥＴ４１は、ゲート絶縁膜１４，１５が酸窒化シリコン膜からなり、ゲート電極２３，２４が、ゲート絶縁膜１４，１５上に位置するシリコン膜を含んでいる。ゲート電極２３，２４とゲート絶縁膜１４，１５との界面近傍に、１×１０^１３〜５×１０^１４原子／ｃｍ^２の面密度でＨｆのような金属元素が導入されている。ｎチャネル型ＭＩＳＦＥＴ４０とｐチャネル型ＭＩＳＦＥＴ４１のチャネル領域の不純物濃度は、１．２×１０^１８／ｃｍ^３以下に制御されている。 （もっと読む）

【課題】有機トランジスタの電極の一部として導電性の材料を用いた場合、その導電性の材料の仕事関数に有機トランジスタの特性が支配されない構成を有する有機トランジスタを提供することを課題とする。さらに、キャリア移動度が良好な有機トランジスタを提供すること、また、耐久性に優れた有機トランジスタを提供することを課題とする。
【解決手段】有機電界効果トランジスタ用の電極、すなわち有機電界効果トランジスタにおけるソース電極及びドレイン電極の少なくとも一方の一部に、有機化合物と無機化合物とを含む複合層を用いる。 （もっと読む）

【課題】亀裂の無い厚いＰＳＧ膜を単層で形成し、低コストで高信頼性の半導体装置およびその製造方法を提供する。
【解決手段】４５０ｎｍ以上の段差Ｔ１のある酸化膜５の下地を、リン濃度が２ｍｏｌｗｔ％〜５ｍｏｌｗｔ％で膜厚Ｔ１が１．３μｍ以上の単層のＰＳＧ膜７で被覆する。リン濃度を２ｍｏｌｗｔ％〜５ｍｏｌｗｔ％とすることで、下地の段差Ｔ１が４５０ｎｍ以上あり、単層のＰＳＧ膜の厚さＷ１が１．３μｍ以上あった場合でも、高温熱処理によるＰＳＧ膜の収縮時に亀裂が発生するのを防止できる。 （もっと読む）

【課題】ＣＭＯＳ半導体装置において、ｐチャネルＭＯＳトランジスタの動作速度を向上させる。
【解決手段】第１の素子領域と第２の素子領域とを含む基板と、前記第１の素子領域上に第１のゲート絶縁膜を介して形成されたｎ型半導体材料よりなる第１のゲート電極と、前記第１の素子領域中、前記第１のゲート電極の両側に形成された一対のｎ型拡散領域と、前記第２の素子領域上に第２のゲート絶縁膜を介して形成されたｐ型半導体材料よりなる第２のゲート電極と、前記第２の素子領域中、前記第２のゲート電極の両側に形成された一対のｐ型拡散領域とよりなるＣＭＯＳ半導体装置において、前記第２の素子領域は、前記第１の素子領域のホール移動度よりも大きなホール移動度を有する。 （もっと読む）

【課題】 半導体装置に熱処理を施したとしてもコンタクトプラグの周囲に形成された窒化膜に生じる熱変形を抑え、半導体装置の電気的特性を維持することができる半導体装置の製造方法を提供する。
【解決手段】 工程１４では、シリコン基板１２上の層間絶縁膜１４にコンタクトホール１５ａを形成する。工程１５では、シリコン基板１２におけるコンタクトホール１５ａの下側に不純物３１を導入する。工程１６では、導入した不純物３１を、例えば、８００℃の温度の熱処理によって拡散してドレイン電極２３の領域を広げる。工程１７及び１８では、コンタクトホール１５ａの内面にチタン膜２８及び窒化チタン膜２９を形成する。工程１９では、半導体装置１１に、例えば、５２０℃の温度の熱処理を施して、シリコン基板１２におけるバリアメタル２６とシリコン基板１２との間にシリサイド膜１６を形成する。 （もっと読む）

【課題】信頼性が高く小型なＴＦＴを作製するために、信頼性の高いゲート電極、ソース配線及びドレイン配線を形成するための半導体装置の作製方法及び半導体装置を提供することを課題とする。
【解決手段】絶縁表面を有する基板上に半導体膜を形成し、前記半導体膜上にゲート絶縁膜を形成し、前記ゲート絶縁膜上にゲート電極を形成し、前記ゲート電極に高密度プラズマにより窒化することによって前記ゲート電極の表面に窒化膜を形成する半導体装置の作製方法である。 （もっと読む）