【課題】薄い裏面拡散領域に侵入するスパイキングを防止し、高い耐圧良品率を有する半導体装置およびその製造方法を提供する。
【解決手段】逆阻止ＩＧＢＴのｐ型コレクタ領域１０とコレクタ電極１３の間にｐ型ポリシリコン層１１を形成することで、Ａｌのコレクタ電極からｐ型コレクタ領域へスパイキングが侵入すること防止し、高い耐圧良品率を得ることができる。 （もっと読む）

【課題】 サリサイドプロセスにおいて、低消費電力性能に寄与すると共に抵抗変動や高抵抗化を抑制するソース／ドレインのエクステンション領域を有する半導体装置の製造方法及び半導体装置を提供する。
【解決手段】 第１のドーズ量で低濃度のエクステンション領域１５１を形成後、第１のドーズ量より大きい第２のドーズ量でもってソース／ドレインの主拡散領域１５２を形成する。さらに、第１不純物領域内に、第１不純物と同じ導電型を有する別の第２不純物を、第１不純物のドーズ量と第２のドーズ量の間で選択されたドーズ量でイオン注入する。これにより、エクステンション領域１５１よりも高く、かつソース／ドレインの主拡散領域１５２よりも低い濃度の第２不純物による補助拡散領域１５３が形成される。この補助拡散領域１５３は、後に形成されるシリサイド層（破線）が納まるような形態とする。 （もっと読む）

【課題】アクティブ領域を大きく減少させることなく、クラックの発生を抑制する。
【解決手段】ガードリング14はコーナー部16が曲線状に形成され、コーナー部16の幅Ｗ１が直線部15の幅Ｗ２より広く形成されている。ガードリング14の表面及びガードリング14より半導体チップ11の外側表面を覆うようにフィールド酸化膜18が形成されている。フィールド酸化膜18は、厚さd1の薄膜部18ａと厚さd2の厚膜部18ｂと段差部18ｃが形成されている。フィールド酸化膜18のガードリング14の表面と対応する部分に一部が跨る状態でｐ−層13の表面を覆うように電極配線19が形成され、電極配線19の外周縁19ａからフィールド酸化膜18の段差部18ｃまでの距離であって、コーナー部16に対応する部分である距離Ｌ１が直線部15に対応する部分である距離Ｌ２より長くなるように形成されている。 （もっと読む）

【課題】 電気特性等の特性が良好な記憶素子を容易に安定して製造することが可能となる構成の記憶素子を提供する。
【解決手段】 ２つの電極１，４の間に記録層２，３を有して成り、これら２つの電極１，４に極性の異なる電位を印加することによって、可逆的に記録層２，３の抵抗値が変化する抵抗変化素子１０によりメモリセルが構成され、抵抗変化素子１０が、絶縁層に形成された孔内に埋め込まれた下地金属層１５上に形成され、この下地金属層１５の表面凹凸の段差のピーク値が９ｎｍ以下である記憶素子を構成する。 （もっと読む）

【課題】 シリサイド膜の底面とｐｎ接合界面との間の距離を広く保つことが可能であり、しかも制御性よく半導体装置を製造することが可能な製造方法を提供する。
【解決手段】 第１導電型の半導体領域８１上に形成された第２導電型の半導体領域８７上に第１のシリサイド膜８９を形成する工程と、第１のシリサイド膜上に（Ｓｉ−Ｈ）基を含むシリコン化合物膜９０を塗布によって形成する工程と、熱処理により第１のシリサイド膜に含まれる金属とシリコン化合物膜に含まれるシリコンとを反応させて第２のシリサイド膜９１を形成する工程とを備える。 （もっと読む）

半導体基板（１）の上に金属ケイ化物層（１２，１３，１４，１８，１９）を形成する方法であって、半導体基板（１）は少なくともドーパント領域（５）を含み；ドーパント領域（５）は極浅接合領域を含み；同方法は第１のステップとしてドーパント領域（５）を形成する少なくとも１つの不純物注入処理（IB dopant）を含み；同方法は第２のステップとしてドーパント領域（５）の上に金属ケイ化物層（１２，１３，１８，１９）を形成する少なくとも１つの金属注入処理（IB metal）を含み、さらに同方法は第１および第２のステップより後に実行される第３のステップとしてドーパント領域（５）を活性化し同時に金属ケイ化物層（１２，１３，１４，１８，１９）を形成する低温アニール処理を含む。
（もっと読む）

【課題】無電解ニッケルめっきの異常析出の発生が充分なレベルまで低減された、無電解ニッケルめっき用前処理液を提供すること。
【解決手段】分子内に硫黄原子を含んだ複素環式化合物と有機溶剤とを含有する無電解ニッケルめっき用前処理液であって、前記複素環式化合物は、その濃度が前記無電解ニッケルめっき用前処理液の全容量基準で０．０００５〜３ｇ／Ｌであり、前記複素環式化合物の濃度をＭ_Ａ（ｇ／Ｌ）としたときに、前記有機溶剤は、その濃度が前記無電解ニッケルめっき用前処理液の全容量基準で５×Ｍ_Ａ〜５０００×Ｍ_Ａ ｍＬ／Ｌである、無電解ニッケルめっき用前処理液。 （もっと読む）

【課題】 幅の異なる領域を有するパターン形成領域に機能液を配置するに際し、形成される膜パターン間での膜厚さを無くした、バンク構造体、膜パターン形成方法、デバイス、電気光学装置、及び電子機器を提供する。
【解決手段】 機能液が配置され流動するパターン形成領域Ｐをバンク３４により区画するバンク構造１である。パターン形成領域Ｐは、第一のパターン形成領域５６と、第一のパターン形成領域５６に連続し、かつ第一のパターン形成領域５６より幅が広い第二のパターン形成領域５５とからなり、第二のパターン形成領域５５には、第二のパターン形成領域５５を仕切って機能液の流動方向を規制する仕切りバンク３４ａが少なくとも一つ設けられ、仕切りバンク３４ａによって規制された機能液の流動方向と略直交する方向の仕切り幅Ｈが、第一のパターン形成領域５６の幅Ｈ２の±２０％以内に形成されてなる。 （もっと読む）

【課題】 パターンの寸法精度が高い半導体装置を提供する。
【解決手段】 半導体装置は、半導体基板５０と、半導体基板５０の主表面上のｐウエル７０に形成されたトレンチと、トレンチ内に形成され、埋込み不良箇所４１を有する分離領域４０と、その一部が分離領域４０上に形成され、埋込み不良箇所４１上に終端部を有するアシストゲート電極１２とを備える。そして、アシストゲート電極１２は、埋込み不良箇所４１に埋込まれることによって他の部分よりも厚く形成された厚肉部Ｔを有している。 （もっと読む）

【課題】 容量素子と拡散層との接続安定性を向上させる。
【解決手段】 半導体装置１００は、ＤＲＡＭ部１０２を含み、ＤＲＡＭ部１０２に、シリコン基板１０１内に形成された第１拡散層１０８と、メタル上部電極１２８と、容量絶縁膜１２６と、メタル下部電極１２４とからなり、シリコン基板１０１上に形成されたＭＩＭ容量１２２と、第１拡散層１０８と、メタル下部電極１２４とを電気的に接続する第１の接続プラグと、を含む。第１の接続プラグは、第１シリコンプラグ１１２と、第１シリコンプラグ１１２の上部に接して設けられた第１シリサイド層１４６とから構成されるとともに、上面がメタル下部電極１２４に接して設けられ、ＭＩＭ容量１２２に接続されている。 （もっと読む）