【課題】半導体素子の微細化に伴うゲート電極サイズの微細化においても、ゲート電極とチャネル形成領域間のリーク電流が抑制された半導体素子を提供することを課題の一とする。また、小型かつ高性能な半導体装置を提供することを課題の一とする
【解決手段】チャネル形成領域として機能する半導体層上に、ゲート絶縁膜として比誘電率が１０以上の酸化ガリウムを含む絶縁膜を形成し、前記酸化ガリウム上にゲート電極が形成された構造を有する半導体素子を作製することにより、課題の一を解決する。また、前記半導体素子を用いて半導体装置を作製することにより、課題の一を解決する。 （もっと読む）

【課題】高いしきい値電圧と低いリーク電流のノーマリーオフの半導体素子を提供する。
【解決手段】基板２の上に少なくともＡｌを含むIII族窒化物からなる下地層(バッファー層)３を設けた上で、III族窒化物、好ましくはＧａＮからなる第１の半導体層(チャネル層)４と、少なくともＡｌを含むIII族窒化物、好ましくはＡｌｘＧａ１−ｘＮであってｘ≧０．２である第２の半導体層（電子供給層）６が積層されてなる半導体層群からなるＨＥＭＴ構造の半導体素子の上に、Ａｌ２Ｏ３−Ｇａ２Ｏ３の混晶からなる絶縁膜７を形成し、その上にゲート電極９を形成した。 （もっと読む）

【課題】ゲート絶縁層に含まれる高誘電体粒子がゲート電極側に偏在していない場合に比べ、低電圧でも駆動する電界効果型有機トランジスタを提供する。
【解決手段】基板と、ゲート電極と、ゲート絶縁層と、チャネル層と、ソース電極と、ドレイン電極と、を有し、前記チャネル層は有機半導体層であり、前記ゲート絶縁層は高誘電体粒子及び絶縁性樹脂を含み、前記高誘電体粒子がゲート電極側に偏在している電界効果型有機トランジスタ。 （もっと読む）

【課題】選択的酸化工程を含む金属ゲートパターンを有する半導体素子を提供する。
【解決手段】半導体素子は、半導体基板、半導体基板上に形成されたポリシリコン層、ポリシリコン層上に形成されたバリヤ金属層、及びバリヤ金属層上に形成されたタングステン層を含み、側壁を有する金属ゲートパターンと、金属ゲートパターンの側壁上に形成されたシリコンオキサイド層と、金属ゲートパターンの側壁のシリコンオキサイド層上に形成されたシリコンナイトライド層と、を含む半導体素子であって、金属ゲートパターンは、９０ｎｍ未満のゲート長を有し、シリコンオキサイド層は、ポリシリコン層の側壁に接触し、シリコンオキサイド層は、第１部分及び第２部分を含むが、第１部分は、ポリシリコン層の側壁の直接上に位置し、第２部分は、タングステン層の側壁上に位置し、第１部分は、第２部分よりさらに厚いことを特徴とする。 （もっと読む）

【課題】性能向上を図ることが可能な薄膜トランジスタを提供する。
【解決手段】有機ＴＦＴは、ゲート電極２および有機半導体層６と、それらの間に位置すると共に有機半導体層６に隣接するゲート絶縁層３とを備えている。このゲート絶縁層３は、スチレンおよびその誘導体のうちの少なくとも一方である第１単量体（α−メチルスチレンなど）と、炭素間二重結合および架橋性反応基を有する第２単量体（メタクリル酸グリシジルなど）とが共重合および架橋された材料を含んでいる。 （もっと読む）

【課題】半導体装置の性能を向上させる。
【解決手段】半導体基板１の主面にゲート絶縁膜用のＨｆ含有膜４、Ａｌ含有膜５及びマスク層６を形成してから、ｎチャネル型ＭＩＳＦＥＴ形成予定領域であるｎＭＩＳ形成領域１Ａのマスク層６とＡｌ含有膜５を選択的に除去する。それから、ｎＭＩＳ形成領域１ＡのＨｆ含有膜４上とｐチャネル型ＭＩＳＦＥＴ形成予定領域であるｐＭＩＳ形成領域１Ｂのマスク層６上に希土類含有膜７を形成し、熱処理を行って、ｎＭＩＳ形成領域１ＡのＨｆ含有膜４を希土類含有膜７と反応させ、ｐＭＩＳ形成領域１ＢのＨｆ含有膜４をＡｌ含有膜５と反応させる。その後、未反応の希土類含有膜７とマスク層６を除去してから、メタルゲート電極を形成する。マスク層６は、窒化チタン又は窒化タンタルからなる窒化金属膜６ａと、その上のチタン又はタンタルからなる金属膜６ｂとの積層構造を有する。 （もっと読む）

【課題】トランジスタが設計より低い閾値電圧で動作し始めるという寄生トランジスタ動作を抑制する。
【解決手段】半導体装置１００は、ゲート幅方向に断続的に深さが変化する複数のトレンチ１６２、各複数のトレンチ１６２の側壁および底面に形成されたゲート絶縁膜１２０、ゲート絶縁膜１２０上に形成されたゲート電極１２２、基板１０２表面のゲート長方向の一方の側に形成されたソース領域１１２およびゲート長方向の他方の側に形成されたドレイン領域１１３を有するトランジスタを含む。ここで、トレンチ１６２の側壁の基板１０２の表面から底面に向かう途中の位置から底面までの下部分におけるゲート絶縁膜１２０の膜厚が、当該側壁の途中の位置から表面までの上部分におけるゲート絶縁膜１２０の膜厚よりも厚く、かつ底面におけるゲート絶縁膜１２０の膜厚以上である。 （もっと読む）

【課題】微細化が進んだ場合であっても、適切なしきい値電圧を有するｐチャネルＭＯＳＦＥＴを含む半導体装置を製造する。
【解決手段】本発明に係る半導体装置の製造方法は、半導体基板１０１上に、ＳｉＯ₂またはＳｉＯＮを含む第１ゲート絶縁層１０４を形成する第１ゲート絶縁層形成ステップと、第１ゲート絶縁層１０４上に、金属酸化物を含む第２ゲート絶縁層１０５を形成する第２ゲート絶縁層形成ステップと、第２ゲート絶縁層１０５上に、金属を含む第１電極１０６ａを形成する第１電極形成ステップと、形成された積層構造に、複数回のミリセカンドアニール処理を行うことで、第２ゲート絶縁層１０５および第１電極１０６ａの少なくとも一方に含まれる４族、５族または１３族の元素を、第１ゲート絶縁層１０４と第２ゲート絶縁層１０５との界面に拡散させるアニールステップとを含む。 （もっと読む）

【課題】有機トランジスタの大電流および高速スイッチングを達成するために、ゲート絶縁体材料とその製造方法を提供する。
【解決手段】基板１上に、溶液から有機半導体層３を堆積させる工程、および溶液から低誘電率絶縁材料の層を堆積させて、その低誘電率絶縁材料が有機半導体層３と接触するようにゲート絶縁体２の少なくとも一部を形成する工程を含む有機トランジスタを形成する。低誘電率絶縁材料の比誘電率が１．１から３．０未満までである。 （もっと読む）

【課題】金合金電極と層間絶縁膜との密着性を向上させる。
【解決手段】化合物半導体素子は、ゲート半導体層１０と、カソード半導体層１２と、カソード半導体層１２上に形成されたＡｕ合金カソード電極１４と、ゲート半導体層１０上に形成されたＡｕ合金ゲート電極１６と、層間絶縁膜１８と、カソード電極１４及びゲート電極１６上のＡｌ配線２０と、保護膜２２を備える。カソード電極１４及びゲート電極１６と層間絶縁膜１８との界面に、酸化アニール処理により形成され、下地層の構成元素を主成分とする酸化膜１５，１７を備える。 （もっと読む）