【課題】高誘電率ゲート絶縁膜、及び、ゲート電極としてメタル膜を含む半導体装置において、逆短チャネル効果の発生を防止して高性能化を実現する。
【課題手段】半導体装置は、半導体基板１０１の上に形成されたランタンを含有する高誘電率ゲート絶縁膜１０２と、高誘電率ゲート絶縁膜１０２の上に形成されたキャップ膜１０３と、キャップ膜１０３の上に形成されたメタル膜１０４と、メタル膜１０４の上に形成されたポリシリコン膜１０５と、高誘電率ゲート絶縁膜１０２、キャップ膜１０３、メタル膜１０４、及びポリシリコン膜１０５それぞれの両側面に形成されたランタンを含有するゲート側壁絶縁膜１０６とを備えている。 （もっと読む）

【課題】膜中欠損を生じさせることなくＧｅ基板の表面にＧｅ酸化膜を形成する。
【解決手段】Ｇｅ基板２の表面にＧｅ酸化膜を形成するプロセスシステム１の酸化炉１３において、１０００Ｐａ以下の圧力及び３００℃以下の基板温度のもとでＧｅ基板２にオゾン供給装置１１からオゾンガスを供して当該基板の表面にＧｅ酸化膜を形成する。室温よりも低温の基板温度のもとで前記基板に前記オゾンガスを供給してＧｅ基板２上にオゾン分子層を形成させる。次いで、前記オゾンガスの供給を遮断させた後、Ｇｅ基板２を室温まで加熱することにより前記オゾン分子層によって当該基板の表面を酸化させてＧｅ酸化膜を形成させる。Ｇｅ基板２が室温まで達した後に前記加熱を遮断して当該基板の温度を室温よりも低温に降下させるとよい。Ｇｅ基板２を加熱するための加熱源として赤外光光源を用いるとよい。前記オゾンガスはオゾン濃度が１００％であるとよい。 （もっと読む）

【課題】高耐圧半導体素子の層間絶縁膜とその上層に形成される金属膜との密着性を向上させた高耐圧半導体素子の製造方法及びその構造を提供する。
【解決手段】半導体基板1の表面にＭＯＳ部２を形成し、このＭＯＳ部２を有する前記半導体基板上に層間絶縁膜３を形成し、前記層間絶縁膜上にシリコン膜４を形成し、所定温度の酸化雰囲気内で、成膜した前記シリコン膜４を酸化させて酸化シリコン膜５を形成し、前記酸化シリコン膜５及び前記層間絶縁膜３を貫通する開口を形成し、前記酸化シリコン膜上と前記開口内に金属膜６を被着させ、かつ該金属膜６の上層に電極膜７を形成する、各工程を有する。 （もっと読む）

【課題】チャネル領域に強い歪みを印加することによりデバイス特性を改善した半導体装置を提供すること。
【解決手段】半導体基板１と、半導体基板１の第１の面に形成されたゲート絶縁膜２と、ゲート絶縁膜２の上に形成されたゲート電極３と、ゲート電極３の側壁に形成されたゲート側壁絶縁膜４と、ゲート電極３の下の半導体基板１中に形成されるチャネル領域に隣接し、不純物が注入されたソース／ドレイン拡散層領域５、６と、ゲート電極３の上方を除き、ソース／ドレイン拡散層領域５、６の上に形成された応力印加膜８と、を有し、半導体基板１の第１の面におけるソース／ドレイン拡散層領域５、６が形成された領域には、凹部または凸部５０、５１、６０、６１が設けられている半導体装置を提供する。 （もっと読む）

【課題】ゲートリーク電流を抑制する、窒化物半導体からなるリセスゲート構造のヘテロ接合ＦＥＴ及びその製造方法を提供することを目的とする。
【解決手段】本発明のヘテロ接合電界効果トランジスタは、窒化物半導体からなるヘテロ接合電界効果トランジスタであって、バリア層４とバリア層４の上に形成されたキャップ層５を含む半導体層と、半導体層に下部を埋没するようにして半導体層上に設けられたゲート電極９と、ゲート電極９の側面と半導体層の間に設けられた絶縁膜１０と、を備え、ゲート電極９は、下面のみが半導体層と接触することを特徴とする。 （もっと読む）

【課題】塗布法や堆積法を用いて高品質な絶縁部材を半導体素子周辺に形成することのできる半導体装置の製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置１００の製造方法は、半導体基板２上に、Ｓｉ系絶縁材料からなる絶縁膜１０を付加的に形成する工程と、絶縁膜１０上に触媒金属膜１１を形成する工程と、触媒金属膜１１を触媒として用いて絶縁膜１０に酸化処理を施す工程と、酸化処理を施した絶縁膜１０を加工してゲート絶縁膜４を形成する工程と、ゲート絶縁膜４を含むＭＯＳＦＥＴ１を形成する工程と、を含む。 （もっと読む）

【課題】耐湿性に優れ、信頼性に優れた低誘電率膜を用いて、高性能なパッシベーション膜を備えた表示装置を提供する。このようなパッシベーション膜を用いることにより、表示装置の薄膜化、軽量化、製造コスト削減が可能となる。
【解決手段】ボラジン骨格を有する重合体を含むことを特徴とする表示装置用パッシベーション膜とする、もしくはボラジン骨格を有する化合物及び／または重合体から得られる表示装置用パッシベーション膜を用いる。 （もっと読む）

【課題】本発明は、半導体基板上にゲート誘電体層とゲート電極とのゲートスタックを含む半導体デバイスを製造する方法であって、ゲートスタックのＶ_Ｔ値を容易に調整することができる方法を提供する。
【解決手段】ゲート誘電体層とゲート電極とのゲートスタックを含む半導体デバイスを製造する方法は、第１の電気陰性度を有する金属酸化物または半金属酸化物であるゲート誘電体層を半導体基板上に形成するステップと、第２の電気陰性度を有する金属酸化物または半金属酸化物である誘電体Ｖ_Ｔ調整層を形成するステップと、ゲート誘電体層およびＶ_Ｔ調整層の上にゲート電極を形成するステップと、を含み、前記ゲートスタックの実効仕事関数が、誘電体Ｖ_Ｔ調整層の厚さおよび組成を調整することによって所望の値に調整され、第２の電気陰性度が、第１の電気陰性度およびＡｌ_２Ｏ_３のいずれよりも高い。 （もっと読む）

【課題】デュアルメタルゲートプロセスを用いることなく、ｐ型ＭＩＳトランジスタ及びｎ型ＭＩＳトランジスタ双方の特性を向上した半導体装置を実現できるようにする。
【解決手段】半導体装置は、ｐ型半導体領域１０Ａの上に順次形成された第１の界面シリコン酸化膜１０５、アルミニウムを含む第１のゲート絶縁膜１０６Ａ及び第１のゲート電極１１９Ａと、ｎ型半導体領域１０Ｂの上に順次形成された第２の界面シリコン酸化膜１０５、実効仕事関数を低下させる効果を有する元素を含む第２のゲート絶縁膜１０６Ｂ及び第２のゲート電極１１９Ａとを備えている。第１のゲート絶縁膜１０６Ａの上部におけるアルミニウムの濃度は、１×１０²⁰／ｃｍ³以上である。第２のゲート絶縁膜１０６Ｂの上部におけるアルミニウムの濃度は、１×１０¹⁹／ｃｍ³以下である。第１の界面シリコン酸化膜１０５の膜厚と第２の界面シリコン酸化膜１０５の膜厚との差は０．２ｎｍ以下である。 （もっと読む）

【課題】絶縁膜としての性能を損なうことなく、スピンオングラスを用いた簡便な方法でメタル下絶縁膜や素子分離用絶縁膜として利用可能な絶縁膜を形成する方法を提供する。
【解決手段】第一の工程としてオルガノアルコキシシランの加水分解縮合物を含む塗布液を基板上に塗布して塗布基板を得る工程と、第二の工程として前記塗布基板を７００℃以上９００℃以下の温度で水素を含む気体中で加熱して前記塗布膜を焼成して絶縁膜を形成する焼成工程とを順に含む。 （もっと読む）