【課題】シリコン表面に厚さがサブナノから数ナノメートル（ｎｍ）レベルの極薄の絶縁膜を形成し、これを利用して、低電圧動作ＭＯＳデバイスを実現する。
【解決手段】ガラス基板上の多結晶シリコン（薄膜）に対して、その上に室温硝酸酸化法により１．８ｎｍのＳｉＯ_２膜１を形成し、さらに、その上にプラズマＣＶＤ法により４０ｎｍのＳｉＯ_２膜２を堆積して積層にし、これをゲート絶縁膜１０として、ｐ−チャンネルＭＯＳトランジスタ（ＴＦＴ）を創製した。このＴＦＴは、駆動電圧を３Ｖに低減しても十分に動作可能であり、消費電力を顕著に低減することできる。 （もっと読む）

【課題】ゲート構造としてメタル電極／Ｈｉｇｈ−ｋ膜構造を用いた半導体装置において、仕事関数の制御とＥＯＴの薄膜化とを両立させる。
【解決手段】半導体基板１０１におけるｎチャネルＭＩＳトランジスタ形成領域の上に、ゲート絶縁膜として、第１の高誘電率絶縁層２０２、アルミニウム含有層２０３、ランタン含有層２０４及び第２の高誘電率絶縁層２０５を順次形成する。その後、ゲート電極形成を行う。 （もっと読む）

【課題】ＥＯＴを小さく保ちつつ、より高い実効仕事関数を有する半導体装置を実現できるようにする。
【解決手段】半導体装置は、半導体基板１０１のｎ型活性領域１０３の上に形成された第１のゲート絶縁膜１０７と、第１のゲート絶縁膜１０７の上に形成された第１のゲート電極１１１とを有している。第１のゲート絶縁膜１０７は、ハフニウム及びアルミニウムを含み、且つ中央部において上部及び下部よりもアルミニウムの濃度が高い。第１のゲート電極１１１はチタンを含む。 （もっと読む）

【課題】光取り出し効率が高く、かつ発光効率が高い窒化物半導体発光素子を提供する。
【解決手段】本発明の窒化物半導体発光素子は、窒化物半導体層と、導電性の第１酸化物層と、絶縁性の第２酸化物層とを含み、第１酸化物層および第２酸化物層は、同一種類の酸化物材料からなることを特徴とする。第１酸化物層を構成する二酸化チタン中のチタンに対し、ニオブ、タンタル、モリブデン、ヒ素、アンチモン、アルミニウムまたはタングステンのいずれかがモル比で１％以上１０％以下ドープされ、第２酸化物層を構成する二酸化チタン中のチタンに対し、ニオブ、タンタル、モリブデン、ヒ素、アンチモン、アルミニウムまたはタングステンのいずれかがモル比で１％未満ドープされることが好ましい。 （もっと読む）

【課題】基板とめっき層との密着性に優れた積層体、その製造方法、積層体を備える薄膜トランジスタ、積層体を備えるプリント配線基板を提供する。
【解決手段】
積層体１では、基板２上にシリカ層３および有機層４を介し、めっき層５が形成されている。シリカ層３はポリシラザンを前駆体として形成されているので、基板２との密着性が良好で、上面に無数の微細な凹凸が存在するシリカ層３が形成される。有機層４は、シリカ層３の上面の凹凸によって発現するアンカー効果により、シリカ層３と強固に結合する。また、有機層４の上面には、シリカ層３の上面の無数の微細な凹凸を反映して凹凸が形成されるので、めっき層５と有機層４とは、化学的もしくは電気的な結合に加え、アンカー効果により強固に結合される。よって、シリカ層３および有機層４を介して基板２上に形成されるめっき層５の基板２に対する密着性を向上できる。 （もっと読む）

【課題】 金属膜やＨｉｇｈ−ｋ膜の膜質の劣化を抑制できる半導体装置の製造方法を提供すること。
【解決手段】 第１の薄膜２上に、第１の薄膜２とは異なる第２の薄膜３を形成し、第２の薄膜３上に、第２の薄膜３とは異なる膜からなる犠牲膜５を形成し、犠牲膜５をエッチングにより所望の間隔を持つパターンに加工し、犠牲膜パターンを形成し、シリコン含有プリカーサー、酸素含有ガスを基板上に間欠的に供給して、犠牲膜パターンにシリコン酸化膜６を被覆し、シリコン酸化膜６をエッチングにより犠牲膜５の側壁上に側壁スペーサー６ａを形成し、犠牲膜５を除去し、側壁スペーサー６ａをマスクとして用いて第１の薄膜２および第２の薄膜３を加工する。 （もっと読む）

【課題】 信頼性の高いＴＦＴ構造を用いた半導体装置を実現する。
【解決手段】 ＴＦＴに利用する絶縁膜、例えばゲート絶縁膜、保護膜、下地膜、層間絶縁膜等として、ボロンを含む窒化酸化珪素膜（ＳｉＮ_Ｘ Ｂ_Ｙ Ｏ_Ｚ ）をスパッタ法で形成する。その結果、この膜の内部応力は、代表的には−５×１０^１０ｄｙｎ／ｃｍ^２ 〜５×１０^１０ｄｙｎ／ｃｍ^２ 、好ましくは−１０^１０ｄｙｎ／ｃｍ^２ 〜１０^１０ｄｙｎ／ｃｍ^２ となり、高い熱伝導性を有するため、ＴＦＴのオン動作時に発生する熱による劣化を防ぐことが可能となった。 （もっと読む）

【課題】 半導体装置及びその製造方法に関し、高誘電率膜を用いた相補型トランジスタの実効仕事関数を調整して適切なしきい値電圧を実現する際に、エッチング工程数を低減するとともに、エッチングダメージの発生を回避する。
【解決手段】 ｎチャネル絶縁ゲートトランジスタのＳｉＯ_２より誘電率の高い第１のゲート絶縁膜と第１金属ゲート電極との間にアルミニウム膜を設けるとともに、ｐチャネル絶縁ゲートトランジスタのＳｉＯ_２より誘電率の高い第２ゲート絶縁膜と第２金属ゲート電極との間に酸化アルミニウム膜を設ける。 （もっと読む）

【課題】仕事関数を十分に制御することができ、閾値電圧の変動を抑制した半導体装置および半導体装置の製造方法を提供する。
【解決手段】半導体装置１は、半導体基板１０に第１導電型チャネルＭＯＳＦＥＴを備える。第１導電型チャネルＭＯＳＦＥＴは、例えばＰチャネルＭＯＳＦＥＴであって、半導体基板１０の上に設けられたゲート絶縁膜２１と、ゲート電極６５とからなる。ゲート電極６５は、ゲート絶縁膜２１の上に設けられた金属ゲート電極２０と、金属ゲート電極２０の上に設けられた金属酸化膜２４と、金属酸化膜２４の上に設けられた金属ゲート電極２６と、を含んでいる。 （もっと読む）

【課題】塗装プロセスを用いた印刷技術により必要な配線やトランジスタ等の素子を形成するにあたり、前記配線の精度を容易に確保することができると共に配線形成に要する時間を短縮することができ、そして、これにより必要な配線やトランジスタ等の素子を実装・搭載した半導体デバイスのトータルのタットタイムを短縮することができる有利な構造の素子内蔵型配線フィルムを提供すること。
【解決手段】長尺の絶縁テープ１もしくは絶縁シート上に微細な配線パターン２を形成した配線フィルム３上に、配線パターン２を構成する配線４の一部を取り込んでトランジスタ、キャパシタ、抵抗等の素子を構成する材料を含有するインクを用いた塗装プロセスを施すことにより、前記素子を直接且つ一体に形成した、素子内蔵型配線フィルム。 （もっと読む）