半導体装置の製造方法。
【課題】 金属膜やHigh−k膜の膜質の劣化を抑制できる半導体装置の製造方法を提供すること。
【解決手段】 第1の薄膜2上に、第1の薄膜2とは異なる第2の薄膜3を形成し、第2の薄膜3上に、第2の薄膜3とは異なる膜からなる犠牲膜5を形成し、犠牲膜5をエッチングにより所望の間隔を持つパターンに加工し、犠牲膜パターンを形成し、シリコン含有プリカーサー、酸素含有ガスを基板上に間欠的に供給して、犠牲膜パターンにシリコン酸化膜6を被覆し、シリコン酸化膜6をエッチングにより犠牲膜5の側壁上に側壁スペーサー6aを形成し、犠牲膜5を除去し、側壁スペーサー6aをマスクとして用いて第1の薄膜2および第2の薄膜3を加工する。
【解決手段】 第1の薄膜2上に、第1の薄膜2とは異なる第2の薄膜3を形成し、第2の薄膜3上に、第2の薄膜3とは異なる膜からなる犠牲膜5を形成し、犠牲膜5をエッチングにより所望の間隔を持つパターンに加工し、犠牲膜パターンを形成し、シリコン含有プリカーサー、酸素含有ガスを基板上に間欠的に供給して、犠牲膜パターンにシリコン酸化膜6を被覆し、シリコン酸化膜6をエッチングにより犠牲膜5の側壁上に側壁スペーサー6aを形成し、犠牲膜5を除去し、側壁スペーサー6aをマスクとして用いて第1の薄膜2および第2の薄膜3を加工する。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、半導体装置の製造方法に係わり、特に、側壁膜等、メタル材や高誘電率材(High−k材)上に形成される薄膜の形成に関する。
【背景技術】
【0002】
ゲート電極を形成した後、サイドウォールスペーサーを、CVD法を用いて形成すると、成膜温度やプラズマの影響で、メタル材とHigh−k材とが反応して酸化膜を形成したり、変質したりして特性が劣化する、という事情がある。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2005−56997号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
この発明は、金属膜やHigh−k膜の膜質の劣化を抑制できる半導体装置の製造方法を提供する。
【課題を解決するための手段】
【0005】
上記課題を解決するために、この発明の第1の態様に係る半導体装置の製造方法は、基板上に、第1の薄膜を形成する工程と、前記第1の薄膜上に、前記第1の薄膜とは異なる第2の薄膜を形成する工程と、前記第2の薄膜上に、前記第2の薄膜とは異なる膜からなる犠牲膜を形成する工程と、前記犠牲膜をエッチングにより所望の間隔を持つパターンに加工し、犠牲膜パターンを形成する工程と、シリコン含有プリカーサー、酸素含有ガスを前記基板上に間欠的に供給して、前記犠牲膜パターンにシリコン酸化膜を被覆する工程と、前記シリコン酸化膜をエッチングにより前記犠牲膜の側壁上に側壁スペーサーを形成する工程と、前記犠牲膜を除去する工程と、前記側壁スペーサーをマスクとして用いて前記第1の薄膜および前記第2の薄膜を加工する工程と、を有する。
【0006】
また、この発明の第2の態様に係る半導体装置の製造方法は、基板上に、第1の薄膜を形成する工程と、前記第1の薄膜上に、前記第1の薄膜とは異なる第2の薄膜を形成する工程と、前記第2の薄膜上に、前記第2の薄膜とは異なる膜からなる犠牲膜を形成する工程と、前記犠牲膜をエッチングにより所望の間隔を持つパターンに加工し、犠牲膜パターンを形成する工程と、前記犠牲膜パターンに、前記犠牲膜とは異なる膜からなる第3の薄膜を被覆させる工程と、前記第3の薄膜をエッチングにより前記犠牲膜の側壁上に側壁スペーサーを形成する工程と、前記犠牲膜を除去する工程と、前記側壁スペーサーをマスクとして用いて前記第1の薄膜および前記第2の薄膜を加工する工程と、前記加工された第1の薄膜および前記加工された第2の薄膜に、シリコン含有プリカーサー、酸素含有ガスを前記基板上に間欠的に供給して堆積されるシリコン酸化膜で被覆する工程と、前記シリコン酸化膜をエッチングにより所望の間隔を持つパターンに加工し、シリコン酸化膜パターンを形成する工程と、前記シリコン酸化膜パターンをオフセットスペーサーとして用いて前記基板に不純物を導入する工程と、を有する。
【0007】
また、この発明の第3の態様に係る半導体装置の製造方法は、基板上に、第1の薄膜を形成する工程と、前記第1の薄膜上に、前記第1の薄膜とは異なる膜からなる第2の薄膜を形成する工程と、前記第2の薄膜上に、前記第2の薄膜とは異なる膜からなる犠牲膜を形成する工程と、前記犠牲膜をエッチングにより所望の間隔を持つパターンに加工し、犠牲膜パターンを形成する工程と、前記犠牲膜パターンに、前記犠牲膜とは異なる膜からなる第3の薄膜を被覆させる工程と、前記第3の薄膜をエッチングにより前記犠牲膜の側壁上に側壁スペーサーを形成する工程と、前記犠牲膜を除去する工程と、前記側壁スペーサーをマスクとして用いて前記第1の薄膜および前記第2の薄膜を加工する工程と、前記加工された第1の薄膜および前記加工された第2の薄膜を、シリコン含有プリカーサー、酸素含有ガスを前記基板上に間欠的に供給して堆積されるシリコン酸化膜で被覆する工程と、前記シリコン酸化膜を保護膜として用いて前記シリコン酸化膜上からイオン・インプランテーション法にて、前記基板の表面上に不純物を導入する工程と、を有する。
【発明の効果】
【0008】
この発明によれば、金属膜やHigh−k膜の膜質の劣化を抑制できる半導体装置の製造方法を提供できる。
【図面の簡単な説明】
【0009】
【図1】この発明の一実施形態に係る半導体装置の製造方法を示す断面図
【図2】この発明の一実施形態に係る半導体装置の製造方法を示す断面図
【図3】この発明の一実施形態に係る半導体装置の製造方法を示す断面図
【図4】図4Aはオフセットスペーサー無の半導体装置を示す断面図、図4Bはオフセットスペーサー無の半導体装置を示す断面図
【図5】図5Aはオフセットスペーサーとなる薄膜をLPCVD法を用いて形成した場合を示す断面図、図5Bはオフセットスペーサーとなる薄膜をMLD法を用いて形成した場合を示す断面図、
【図6】サイドウォール膜をSiNで形成した場合を示す断面図
【図7】サイドウォール膜をMLD−SiO2で形成した場合を示す断面図
【図8】イオン注入保護膜を形成した場合を示す断面図
【図9】イオン注入保護膜を形成した場合を示す断面図
【図10】イオン注入保護膜を形成した場合を示す断面図
【図11】イオン注入保護膜を形成した場合を示す断面図
【図12】一例に係る成膜装置を示す縦断面図
【図13】図12に示す成膜装置の横断面図
【図14】ガスの供給のタイミングの一例を示すタイミングチャート
【図15】ガスの供給のタイミングの他例を示すタイミングチャート
【発明を実施するための形態】
【0010】
以下、添付図面を参照しながらこの発明の実施形態について説明する。
【0011】
図1A乃至図1Kは、この発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【0012】
まず、図1Aに示すように、半導体基板、例えば、シリコン基板1上に、高誘電率絶縁膜(High−k膜)2を形成する。High−k膜2は、トランジスタのゲート絶縁膜となる膜である。High−k膜2の材料例としては、例えば、HfO2、Al2O3、HfSiO等を挙げることができる。本例では、High−k膜2として、HfO2を使用した。次いで、High−k膜2上に、金属膜3を形成する。金属膜3は、トランジスタのゲート電極となる膜である。金属膜3の材料例としては、例えば、W、TiN等を挙げることができる。本例では、金属膜3として、TiNを使用した。
【0013】
なお、金属膜3は、本例では金属の単層としているが、導電性シリコン、例えば、導電性ポリシリコンと金属との積層、もしくは異なる金属どうしの積層であっても良い。
【0014】
次に、図1Bに示すように、金属膜3上に、反射防止膜(BARC)4を形成する。BARC4の材料例としては、有機膜と無機膜の両方を挙げることができる。本例では、BARC4として、有機膜を使用した。次いで、BARC4上に、犠牲膜5を形成する。犠牲膜5の材料例としては、例えば、樹脂を挙げることができる。本例では、犠牲膜5として、フォトレジストを使用した。フォトレジストを使用した犠牲膜5は低い温度、例えば、30℃で形成できる。このため、High−k膜2や金属膜3を酸化させたり、界面層を形成したりして、膜質を劣化させることがない。犠牲膜5としては、例えば、シリコン窒化膜を用いることも可能であるが、成膜には高い温度が必要である。例えば、400〜800℃である。このように、犠牲膜5には、シリコン窒化膜よりも低い温度で形成できる樹脂、例えば、フォトレジストを用いることが好ましい。
【0015】
次に、図1Cに示すように、フォトレジストを使用した犠牲膜5を、フォトリソグラフィ法を用いて所定のパターンにパターニングする。
【0016】
次に、図1Dに示すように、パターニングされた犠牲膜5をマスクに用いて、BARC4をエッチングする(BARCエッチング)。
【0017】
次に、図1Eに示すように、パターニングされた犠牲膜5、及び金属膜3上に、MLD法を用いて、MLDシリコン酸化膜(MLD−SiO2)6を形成する。MLD−SiO26は、金属膜3をゲート電極形状にパターニングする際のマスクとなる膜である(ハードマスク)。
【0018】
ところで、MLD法とは、薄膜成長法の一つであり、成膜ガスを間欠的に処理容器内へ供給することによって、薄膜を原子層レベル、あるいは分子層レベルで積層成長させる方法である。分子層レベルで積層成長させるものは、MLD(Molecular Layer Deposition)法と呼ばれ、原子層レベルで積層成長させるものはALD(Atomic Layer Deposition)法と呼ばれている。本実施形態ではMLD法を使用する例を示しているが、ALD法を適用することももちろん可能である。ただし、ALD法は、成膜レートの違いによりスループットが低下する可能性がある。
【0019】
MLD法は、薄膜を低い温度、例えば、室温から300℃程度で形成できる。このため、フォトレジストを使用した犠牲膜5にダメージを与えたり、変形させたりせずに、犠牲膜5、及び金属膜3上に薄膜をコンフォーマルに成膜することができる。
【0020】
また、MLD法は、薄膜を、低い温度で成膜するので、成膜中に、High−k膜2や金属膜3の膜質が劣化してしまうことを抑制できる。
【0021】
なお、シリコン酸化膜を成膜する装置としてはLPCVD法があるが、そもそも低温成膜が難しく、低温成膜すると、MLD法と比較して極端に成膜レートが遅くなる。他に、低い温度で成膜する手法として、回転塗布法(SOG)があるが、例えば、図1Dに示すように、塗布下地に段差がある場合には、薄膜を、段差に沿ってコンフォーマルに成膜することができない。
【0022】
これらの事情から、本例のように、パターニングされた犠牲膜5、及び金属膜3上にはMLD法を用いて、MLD−SiO26を成膜することが好ましい。
【0023】
また、MLD−SiO26のようにハードマスクとなる膜には、SiO2以外にも、シリコン窒化膜(SiN)を用いることもできるが、SiNは、SiO2に比較して膜応力が大きいこと、金属膜3にポリシリコンと金属との積層膜を用いた場合に、エッチング選択比をとりにくい、という事情がある。このため、MLD−SiO26のようにハードマスクとなる膜には、SiO2を用いることが好ましい。
【0024】
次に、図1Fに示すように、MLD−SiO26を、異方性エッチング、例えば、RIE法を用いてエッチングし、MLD−SiO26を犠牲膜5及びBARC4の側壁上に残し、サイドウォール膜6aを形成する。
【0025】
次に、図1Gに示すように、犠牲膜5を、サイドウォール膜6a及び金属膜3をマスクに用いてエッチングし、除去する。犠牲膜5の材料に樹脂、例えば、フォトレジストを用いていた場合には、犠牲膜5の除去に、ウェットエッチングを用いることができる。さらに、ウェットエッチングには、例えば、洗浄に利用される洗浄液を用いることも可能である。このような洗浄液の例としては、例えば、硫酸と過酸化水素水とを含む洗浄液を挙げることができる。
【0026】
次に、図1Hに示すように、BARC4を、サイドウォール膜6a及び金属膜3をマスクに用いてエッチングし、除去する。BARC4の除去にも、図1Gを参照して説明したウェットエッチング。例えば、硫酸と過酸化水素水とを含む洗浄液を用いたウェットエッチングを用いることができる。
【0027】
次に、図1Iに示すように、サイドウォール膜6aをマスクに用いて、金属膜3、及びHigh−k膜2をエッチングする。これにより、金属膜3はゲート電極3aの形状に、High−k膜2はゲート絶縁膜2aの形状にそれぞれ加工される。
【0028】
次に、図1Jに示すように、サイドウォール膜6aが、ゲート電極3aの上面に残っていた場合には、残っていたサイドウォール膜6aを除去する。
【0029】
以上までの工程で、金属膜3、及びHigh−k膜2を用いたゲートの加工工程が終了する。以下、ソース/ドレイン領域の形成工程に入る。
【0030】
まず、図1Kに示すように、基板1、ゲート電極3a、及びゲート絶縁膜2a上に、MLD法を用いて、MLDシリコン酸化膜(MLD−SiO2)7を形成する。MLD−SiO27は、オフセットスペーサーとなる膜である。オフセットスペーサーとなる膜は、ゲート電極3a(金属膜)、及びゲート絶縁膜2a(High−k膜)を覆う。このような膜は、薄膜を、低い温度で成膜するMLD法を用いて形成することが好ましい。MLD法を用いて、MLD−SiO27を基板1、ゲート電極3a、及びゲート絶縁膜2a上に形成することで、成膜中に、ゲート電極3a、及びゲート絶縁膜2aの膜質が劣化することを抑制できる。
【0031】
以後、一実施形態に係る半導体装置の製造方法を、ゲート電極3aの一つを拡大して示した図2A乃至図2Fを参照し、引き続き説明する。
【0032】
図2Aは、図1Kに示すゲート電極3aの一つを拡大して示した断面図である。図2Aに示すように、MLD−SiO27を基板1、ゲート電極3a、及びゲート絶縁膜2a上に形成した後、図2Bに示すように、MLD−SiO27を、異方性エッチング、例えば、RIE法を用いてエッチングし、MLD−SiO27をゲート電極3aの側壁上に残し、オフセットスペーサー7aを形成する。オフセットスペーサー7aとは、次のような役目を持つ膜である。
【0033】
ソース/ドレイン領域を形成するためには、ゲート電極3aをマスクに用いて、n型、又はp型の不純物(ヒ素、リン、又はボロン等)を、基板1内に導入し、拡散させることで形成される。この際、図4Aに示すように、ゲート長Lgが短いと、不純物の拡散層(ソース/ドレイン領域)どうしがゲート電極3a下で短絡する。特に、本例のように、サイドウォール膜6aをマスクに用いて加工されたゲート電極3aにおいては、ゲート長がリソグラフィの解像限界以下にできる。このため、上記拡散層どうしの短絡が起りやすい。
【0034】
そこで、図4Bに示すように、ゲート電極3aの側壁にオフセットスペーサー7aを形成することで、不純物導入時の、みかけ上のゲート長Lg*を長くする。これにより、ゲート長が短くなった、例えば、リソグラフィの解像限界以下になった場合でも、拡散層どうしの短絡を抑制することができる。
【0035】
次に、図2Cに示すように、側壁上に、オフセットスペーサー7aが形成されたゲート電極3aをマスクに用いて、基板1内に、n型、又はp型の不純物8を導入、例えば、イオン注入により導入する。基板1内には、不純物8が導入された導入領域9が得られる。
【0036】
次に、図2Dに示すように、オフセットスペーサー7a、ゲート電極3a、及び基板1上に、MLD法を用いて、MLD−SiO210を形成する。MLD−SiO210は、サイドウォールスペーサーとなる膜である。サイドウォールスペーサーとなる膜は、ゲート電極3a(金属膜)、及びゲート絶縁膜2a(High−k膜)を覆う。このような膜は、薄膜を、低い温度で成膜するMLD法を用いて形成することが好ましい。MLD法を用いて、MLD−SiO27を基板1、ゲート電極3a、及びゲート絶縁膜2a上に形成することで、成膜中に、ゲート電極3a、及びゲート絶縁膜2aの膜質が劣化することを抑制できる。
【0037】
次に、図2Eに示すように、MLD−SiO210を、異方性エッチング、例えば、RIE法を用いてエッチングし、MLD−SiO210aを、ゲート電極3aの側壁上に、本例ではオフセットスペーサー7aを介して残し、サイドウォールスペーサー10aを形成する。
【0038】
次に、図2Fに示すように、側壁上に、サイドウォールスペーサー10aが形成されたゲート電極3aをマスクに用いて、基板1内に、n型、又はp型の不純物11を導入、例えば、イオン注入により導入する。基板1内には、不純物11が導入された導入領域12が得られる。
【0039】
次に、図3に示すように、基板1を熱処理し、導入領域9、12に導入された不純物を基板1内に拡散させ、基板1とは反対導電型のソース/ドレイン領域13、及びソース/ドレイン領域13よりも不純物濃度が低いソース/ドレインエクステンション領域14を形成する。
【0040】
以上のような製造方法によりトランジスタ、本例では、ゲート電極3aに、例えば、導電性ポリシリコンよりも比抵抗が小さい金属膜が使用され、ゲート絶縁膜2aに、例えば、SiO2よりも比誘電率が高いHigh−k膜が使用された絶縁ゲート型電界効果トランジスタが製造される。
【0041】
上記一実施形態に係る製造方法によれば、図1Eに示したように、サイドウォール膜(ハードマスク)6aとなる薄膜6を、MLD法を用いて成膜する。このため、低温で成膜でき、ゲート電極3aに金属膜を、また、ゲート絶縁膜2aにHigh−k膜を用いた場合でも、成膜中に、これら金属膜やHigh−k膜の膜質が劣化してしまうことを抑制できる。
【0042】
また、サイドウォール膜6aとなる薄膜を低温で成膜できるので、犠牲膜5に樹脂、例えば、フォトレジストを用いることも可能である。犠牲膜5にフォトレジストを用いることで、犠牲膜5にシリコン窒化膜等を用いる場合に比較して低コストで形成できる、及びフォトレジスト自体が犠牲膜5となるので、犠牲膜5の、フォトレジストをマスクに用いたエッチング工程を省略できる、といった利点を得ることができる。
【0043】
また、上記一実施形態に係る製造方法によれば、図1K及び図2Aに示したように、オフセットスペーサー7aとなる薄膜7を、MLD法を用いて成膜する。このため、上述したように、成膜中に、ゲート電極3aの金属膜や、ゲート絶縁膜2aのHigh−k膜の膜質が劣化してしまうことを抑制できる。
【0044】
また、ゲート間ピッチpが狭い、例えば、ピッチpがリソグラフィの解像限界以下の場合に、LPCVD法を用いてオフセットスペーサーとなる薄膜107を成膜すると、図5Aに示すように、薄膜107をコンフォーマルに形成し難い。
【0045】
また、ピッチpが狭くなると、アスペクト比(高さ/底辺)も高くなりやすい。アスペクト比が高い場合にも、ピッチpが狭い場合と同様に、薄膜107をコンフォーマルに形成し難い。
【0046】
対して、上記一実施形態に係る製造方法によれば、オフセットスペーサー7aとなる薄膜7を、MLD法を用いて成膜する。このため、図5Bに示すように、ピッチpが狭い場合、例えばピッチpがリソグラフィの現状の解像限界以下(例えば、40nm以下)の場合であっても、LPCVD法に比べて、薄膜7を、よりコンフォーマルに形成することが可能である。
【0047】
また、アスペクト比が高い場合、例えば、3以上であっても、LPCVD法に比べて、薄膜7を、よりコンフォーマルに形成することが可能である。
【0048】
さらに、上記一実施形態に係る製造方法によれば、サイドウォール膜6aと、オフセットスペーサー7aとを同じ材料、例えば、MLD−SiO2とする。
【0049】
ここで、サイドウォール膜とオフセットスペーサーとを違う材料とする場合を仮定する。
【0050】
例えば、図6Aに示すように、サイドウォール膜106aをシリコン窒化膜(SiN)とし、図6Bに示すように、オフセットスペーサーとなる薄膜7をMLD−SiO2とする。この場合、サイドウォール膜(SiN)106aが、製造プロセスのゆらぎ等を原因としてゲート電極3a上に残ってしまった、とする。SiNは、比誘電率がMLD−SiO2よりも高い。このため、ゲート電極3aの周囲にある絶縁物の比誘電率が上昇する。製造プロセスのゆらぎ等を原因とした比誘電率の上昇は、集積回路間の特性ばらつきを拡大させる要因となる。
【0051】
対して、サイドウォール膜6aと、オフセットスペーサー7aとを上記実施形態のように、同じ材料とする。例えば、図7Aに示すように、サイドウォール膜6aをMLD−SiO2とし、図7Bに示すように、オフセットスペーサーとなる薄膜7もMLD−SiO2とする。このようにすると、たとえ、サイドウォール膜6aが、プロセスのゆらぎ等を原因としてゲート電極3a上に残ってしまった場合でも、同じ材料であるので、ゲート電極3aの周囲にある絶縁物の比誘電率が上昇することを軽減できる。
【0052】
このように、サイドウォール膜6aと、オフセットスペーサー7aとを同じ材料とすることで、プロセスのゆらぎ等が発生した場合でも、ゲート電極3aの周囲の絶縁膜の比誘電率の上昇を軽減でき、プロセスのゆらぎに強い半導体装置の製造方法、及び半導体装置を得ることができる。このことは、サイドウォールスペーサー10aにも言えることである。即ち、オフセットスペーサー7aとサイドウォールスペーサー10aとを同じ材料とする。本例では、オフセットスペーサー7aとサイドウォールスペーサー10aとを同じMLD−SiO2とする。これにより、プロセスのゆらぎに強いオフセットスペーサー7a及びサイドウォールスペーサー10aを備えた半導体装置の製造方法、及び半導体装置を得ることができる。
【0053】
また、上記一実施形態に係る半導体装置の製造方法においては、サイドウォール膜6a、オフセットスペーサー7a、及びサイドウォールスペーサー10aを、MLD法により形成することで、金属膜、及びHigh−k膜の膜質の劣化を防ぐ例を示した。
【0054】
しかしながら、この発明は、サイドウォール膜6a、オフセットスペーサー7a、及びサイドウォールスペーサー10aに限って適用されるものではなく、例えば、イオン注入保護膜にも適用することができる。
【0055】
例えば、オフセットスペーサー7aを形成した後、図8Aに示すように、イオン注入保護膜15aを、基板1、オフセットスペーサー7a、ゲート電極3a上に形成する。イオン注入保護膜15aは、基板1上における膜厚tが、例えば、2nm乃至10nm程度の薄い膜である。次いで、図8Bに示すように、n型、又はp型の不純物8を、イオン注入保護膜15aを介して基板1内にイオン注入する。
【0056】
このようなイオン注入保護膜15aを、MLD法を用いて形成し、例えば、MLD−SiO2とする。
【0057】
イオン注入保護膜は、例えば、基板1を熱酸化することで得ることが一般的である。しかし、ゲート電極3aに金属膜を、ゲート絶縁膜2aにHigh−k膜を用いた場合に、イオン注入保護膜を熱酸化で得ようとすると、熱酸化時の熱で、ゲート電極3a及びゲート絶縁膜2aの膜質が劣化する可能性がある。
【0058】
対して、本例のように、イオン注入保護膜15aを、MLD法を用いて形成すれば、室温乃至300℃程度で形成できるので、ゲート電極3a、及びゲート絶縁膜2aの膜質の劣化を抑制することができる。
【0059】
また、イオン注入保護膜は、オフセットスペーサー7aとなる薄膜7を、例えば、基板1上における膜厚tが2nm乃至10nm程度に残すことでも得ることもできる。
【0060】
例えば、図9Aに示すように、MLD法を用いて形成された、例えば、MLD−SiO2からなるオフセットスペーサーとなる薄膜7を、基板1上に、膜厚tが例えば、2nm乃至10nmに残るようにエッチングする。これにより、薄膜7から、オフセットスペーサー7aと、イオン注入保護膜15bとを一緒に得ることができる。この後、図9Bに示すように、n型、又はp型の不純物8を、イオン注入保護膜15bを介して基板1内にイオン注入する。
【0061】
また、イオン注入保護膜は、サイドウォールスペーサー10aを形成した後に行われる不純物導入においても使用することができる。
【0062】
例えば、図10Aに示すように、サイドウォールスペーサー10aを形成した後、イオン注入保護膜16aを、基板1、サイドウォールスペーサー10a、オフセットスペーサー7a、及びゲート電極3a上に形成する。イオン注入保護膜16aは、基板1上における膜厚tが、例えば、2nm乃至10nm程度の薄い膜である。次いで、図10Bに示すように、n型、又はp型の不純物11を、イオン注入保護膜16aを介して基板1内にイオン注入する。
【0063】
もちろん、サイドウォールスペーサー10aを形成した後に行われる不純物導入に使用されるイオン注入保護膜においても、サイドウォールスペーサー10aと一緒に形成することもできる。
【0064】
例えば、図11Aに示すように、MLD法を用いて形成された、例えば、MLD−SiO2からなるサイドウォールスペーサーとなる薄膜10を、基板1上に、膜厚tが例えば、2nm乃至10nmに残るようにエッチングする。これにより、薄膜10から、オフセットスペーサー10aと、イオン注入保護膜16bとを一緒に得ることができる。この後、図11Bに示すように、n型、又はp型の不純物11を、イオン注入保護膜16bを介して基板1内にイオン注入する。
【0065】
このように、イオン注入保護膜を用いる場合、イオン注入保護膜を、MLD法を用いて形成することで、ゲート電極3a、及びゲート絶縁膜2aの膜質の劣化を抑制することができる。
【0066】
次に、この発明の実施形態に係る半導体装置の製造方法に使用される成膜装置の一例を説明する。
【0067】
図12は、一例に係る成膜装置を示す縦断面図、図13は図12に示す成膜装置の横断面図、図14はガスの供給のタイミングを示すタイミングチャートである。なお、図13においては、加熱装置を省略する。
【0068】
成膜装置100は、下端が開口された有天井の円筒体状の処理容器101を有している。この処理容器101の全体は、例えば石英により形成されており、この処理容器101内の天井には、石英製の天井板102が設けられて封止されている。また、この処理容器101の下端開口部には、例えばステンレススチールにより円筒体状に成形されたマニホールド103がOリング等のシール部材104を介して連結されている。
【0069】
上記マニホールド103は処理容器101の下端を支持しており、このマニホールド103の下方から被処理体として多数枚、例えば50〜100枚の半導体ウエハ(半導体基板)Wを多段に載置可能な石英製のウエハボート105が処理容器101内に挿入可能となっている。このウエハボート105は3本の支柱106を有し(図13参照)、支柱106に形成された溝により多数枚のウエハWが支持されるようになっている。
【0070】
このウエハボート105は、石英製の保温筒107を介してテーブル108上に載置されており、このテーブル108は、マニホールド103の下端開口部を開閉する、例えばステンレススチール製の蓋部109を貫通する回転軸110上に支持される。
【0071】
そして、この回転軸110の貫通部には、例えば磁性流体シール111が設けられており、回転軸110を気密にシールしつつ回転可能に支持している。また、蓋部109の周辺部とマニホールド103の下端部との間には、例えばOリングよりなるシール部材112が介設されており、これにより処理容器101内のシール性を保持している。
【0072】
上記の回転軸110は、例えばボートエレベータ等の昇降機構(図示せず)に支持されたアーム113の先端に取り付けられており、ウエハボート105および蓋部109等を一体的に昇降して処理容器101内に対して挿脱されるようになっている。なお、上記テーブル108を上記蓋部109側へ固定して設け、ウエハボート105を回転させることなくウエハWの処理を行うようにしてもよい。
【0073】
また、成膜装置100は、処理容器101内へ酸素含有ガスを供給する酸素含有ガス供給機構114と、処理容器101内へSiソースガスを供給するSiソースガス供給機構115と、処理容器101内へパージガスとして不活性ガスを供給するパージガス供給機構116とを有している。酸素含有ガスの一例はO2ガス、Siソースガスの一例はBTBAS(ビスターシャリブチルアミノシラン)、不活性ガスの一例はN2ガスである。
【0074】
酸素含有ガス供給機構114は、酸素含有ガス供給源117と、酸素含有ガス供給源117から酸素含有ガスを導く酸素含有ガス配管118と、この酸素含有ガス配管118に接続され、マニホールド103の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる石英管よりなる酸素含有ガス分散ノズル119とを有している。この酸素含有ガス分散ノズル119の垂直部分には、複数のガス吐出孔119aが所定の間隔を隔てて形成されており、各ガス吐出孔119aから水平方向に処理容器101に向けて略均一に酸素含有ガス、例えばO2ガスを吐出することができるようになっている。
【0075】
また、Siソースガス供給機構115は、Siソースガス供給源120と、このSiソースガス供給源120からSiソースガスを導くSiソースガス配管121と、このSiソースガス配管121に接続され、マニホールド103の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる石英管よりなるSiソースガス分散ノズル122とを有している。ここではSiソースガス分散ノズル122は2本設けられており(図13参照)、各Siソースガス分散ノズル122には、その長さ方向に沿って複数のガス吐出孔122aが所定の間隔を隔てて形成されており、各ガス吐出孔122aから水平方向に処理容器101内に略均一に、Siソースガスを吐出することができるようになっている。なお、このSiソースガス分散ノズル122は1本のみであってもよい。
【0076】
さらに、パージガス供給機構116は、パージガス供給源123と、パージガス供給源123からパージガスを導くパージガス配管124と、このパージガス配管124に接続され、マニホールド103の側壁を貫通して設けられたパージガスノズル125とを有している。
【0077】
酸素含有ガス配管118、Siソースガス配管121、パージガス配管124には、それぞれ開閉弁118a、121a、124aおよびマスフローコントローラのような流量制御器118b、121b、124bが設けられており、酸素含有ガス、Siソースガスおよびパージガスをそれぞれ流量制御しつつ供給することができるようになっている。
【0078】
上記処理容器101の側壁の一部には、酸素含有ガスのプラズマを形成するプラズマ生成機構130が形成されている。このプラズマ生成機構130は、上記処理容器101の側壁を上下方向に沿って所定の幅で削りとることによって上下に細長く形成された開口131をその外側より覆うようにして処理容器101の外壁に気密に溶接されたプラズマ区画壁132を有している。プラズマ区画壁132は、断面凹部状をなし上下に細長く形成され、例えば石英で形成されている。また、プラズマ生成機構130は、このプラズマ区画壁132の両側壁の外面に上下方向に沿って互いに対向するようにして配置された細長い一対のプラズマ電極133と、このプラズマ電極133に給電ライン134を介して接続され高周波電力を供給する高周波電源135とを有している。そして、上記プラズマ電極133に高周波電源135から例えば13.56MHzの高周波電圧を印加することにより酸素含有ガスのプラズマが発生し得る。なお、この高周波電圧の周波数は13.56MHzに限定されず、他の周波数、例えば400kHz等を用いてもよい。
【0079】
上記のようなプラズマ区画壁132を形成することにより、処理容器101の側壁の一部が凹部状に外側へ窪ませた状態となり、プラズマ区画壁132の内部空間が処理容器101の内部空間に一体的に連通された状態となる。また、開口131は、ウエハボート105に保持されている全てのウエハWを高さ方向においてカバーできるように上下方向に十分に長く形成されている。
【0080】
上記酸素含有ガス分散ノズル119は、処理容器101内を上方向に延びていく途中で処理容器101の半径方向外方へ屈曲されて、上記プラズマ区画壁132内の最も奥の部分(処理容器101の中心から最も離れた部分)に沿って上方に向けて起立されている。このため、高周波電源135がオンされて両電極133間に高周波電界が形成された際に、酸素含有ガス分散ノズル119のガス噴射孔119aから噴射された酸素ガスがプラズマ化されて処理容器101の中心に向けて拡散しつつ流れる。
【0081】
上記プラズマ区画壁132の外側には、これを覆うようにして例えば石英よりなる絶縁保護カバー136が取り付けられている。また、この絶縁保護カバー136の内側部分には、図示しない冷媒通路が設けられており、例えば冷却された窒素ガスを流すことにより上記プラズマ電極133を冷却し得るようになっている。
【0082】
上記2本のSiソースガス分散ノズル122は、処理容器101の内側壁の上記開口131を挟む位置に起立して設けられており、このSiソースガス分散ノズル122に形成された複数のガス噴射孔122aより処理容器101の中心方向に向けてSiソースガスを吐出し得るようになっている。
【0083】
一方、処理容器101の開口131の反対側の部分には、処理容器101内を真空排気するための排気口137が設けられている。この排気口137は処理容器101の側壁を上下方向へ削りとることによって細長く形成されている。処理容器101のこの排気口137に対応する部分には、排気口137を覆うように断面コ字状に成形された排気口カバー部材138が溶接により取り付けられている。この排気口カバー部材138は、処理容器101の側壁に沿って上方に延びており、処理容器101の上方にガス出口139を規定している。そして、このガス出口139から図示しない真空ポンプ等を含む真空排気機構により真空引きされる。そして、この処理容器101の外周を囲むようにしてこの処理容器101およびその内部のウエハWを加熱する筒体状の加熱装置140が設けられている。
【0084】
成膜装置100の各構成部の制御、例えばバルブ118a、121a、124aの開閉による各ガスの供給・停止、マスフローコントローラ118b、121b、124bによるガス流量の制御、および高周波電源135のオン・オフ制御、加熱装置140の制御等は、例えばマイクロプロセッサ(コンピュータ)からなるコントローラ150により行われる。コントローラ150には、工程管理者が成膜装置100を管理するためにコマンドの入力操作等を行うキーボードや、成膜装置100の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース151が接続されている。
【0085】
また、コントローラ150には、成膜装置100で実行される各種処理をコントローラ150の制御にて実現するための制御プログラムや、処理条件に応じて成膜装置100の各構成部に処理を実行させるためのプログラムすなわちレシピが格納された記憶部152が接続されている。レシピは記憶部152の中の記憶媒体に記憶されている。記憶媒体は、ハードディスクや半導体メモリであってもよいし、CD−ROM、DVD、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
【0086】
そして、必要に応じて、ユーザーインターフェース151からの指示等にて任意のレシピを記憶部152から呼び出してコントローラ150に実行させることで、コントローラ150の制御下で、成膜装置100での所望の処理が行われる。
【0087】
次に、以上のように構成された成膜装置を用いて行なわれる本実施形態に係るSiO2膜の成膜方法について図14を参照して説明する。
【0088】
まず、常温において、例えば50〜100枚の半導体ウエハWが搭載された状態のウエハボート105を予め所定の温度に制御された処理容器101内にその下方から上昇させることによりロードし、蓋部109でマニホールド103の下端開口部を閉じることにより処理容器101内を密閉空間とする。半導体ウエハWとしては、直径300mmのものが例示される。
【0089】
そして処理容器101内を真空引きして所定のプロセス圧力に維持するととともに、加熱装置140への供給電力を制御して、ウエハ温度を上昇させてプロセス温度に維持し、ウエハボート105を回転させた状態で成膜処理を開始する。
【0090】
この際の成膜処理は、図14に示すように、Siソースガス、例えば、1分子内に2個のアミノ基を有するアミノシランガス、例えばBTBASを流してSiソースを吸着させる工程S1と、酸素含有ガスを励起させて形成された酸素ラジカルを処理容器101に供給してSiソースガスを酸化させる工程S2とを交互に繰り返し、これらの間で処理容器101内から処理容器101内に残留するガスを除去する工程S3を実施する。
【0091】
具体的には、工程S1においては、Siソースガス供給機構115のSiソースガス供給源120からSiソースガスとして1分子内に2個のアミノ基を有するアミノシランガス、例えばBTBASをSiソースガス配管121およびSiソースガス分散ノズル122を介してガス吐出孔122aから処理容器101内にT1の期間供給する。これにより、半導体ウエハ上にSiソースを吸着させる。このときの期間T1は1乃至180secが例示される。また、Siソースガスの流量は1乃至1000mL/min(sccm)が例示される。また、この際の処理容器101内の圧力は13.3〜1333Pa(0.1〜10Torr)が例示される。
【0092】
この場合に、Siソースガスとして用いる1分子内に2個のアミノ基を有するアミノシランガスとしては、上記BTBASの他、BDEAS(ビスジエチルアミノシラン)、BDMAS(ビスジメチルアミノシラン)を挙げることができる。これらは1分子当たりのアミノ基の数が2個と少ないので構造的にアミノ基の数が3個のアミノシランガスよりもSiの吸着反応の障害(構造障害)になり難い。また、1分子内に2個のアミノ基を有するアミノシランガスは、1分子当たりのアミノ基の数が1個のものよりも安定性が高く、中でも上記BTBASが最も好ましい。
【0093】
工程S2の酸素ラジカルを供給する工程においては、酸素含有ガス供給機構114の酸素含有ガス供給源117から酸素含有ガスとして、例えばO2ガスを酸素含有ガス配管118および酸素含有ガス分散ノズル119を介してガス吐出孔119aから吐出し、このとき、プラズマ生成機構130の高周波電源135をオンにして高周波電界を形成し、この高周波電界により酸素含有ガス、例えばO2ガスをプラズマ化する。そして、このようにプラズマ化された酸素含有ガスが処理容器101内に供給される。これにより、半導体ウエハWに吸着されたSiソースが酸化されてSiO2が形成される。この処理の期間T2は1乃至300secの範囲が例示される。また、酸素含有ガスの流量は半導体ウエハWの搭載枚数によっても異なるが、100乃至20000mL/min(sccm)が例示される。また、高周波電源35の周波数は13.56MHzが例示され、パワーとしては5〜1000Wが採用される。また、この際の処理容器101内の圧力は13.3〜1333Pa(0.1〜10Torr)が例示される。
【0094】
この場合に、酸素含有ガスとしては、O2ガスの他、NOガス、N2Oガス、H2Oガス、O3ガスを挙げることができ、これらを高周波電界によりプラズマ化して酸化剤として用いる。酸化剤としては酸素ラジカルであれば酸素含有ガスのプラズマに限らないが、酸素含有ガスのプラズマを形成することが好ましく、その中でもO2プラズマが好ましい。酸化剤として酸素ラジカル、特に酸素含有ガスのプラズマを用いることにより、SiO2膜の成膜が300℃以下、さらには100℃以下、理想的には室温でも成膜が可能である。
【0095】
また、工程S1と工程S2との間に行われる工程S3は、工程S1の後または工程S2の後に処理容器101内に残留するガスを除去して次の工程において所望の反応を生じさせる工程であり、処理容器101内を真空排気しつつパージガス供給機構116のパージガス供給源123からパージガス配管124およびパージガスノズル125を介してパージガスとして不活性ガス、例えばN2ガスを供給することにより行われる。この工程S3の期間T3としては1〜60secが例示される。また、パージガス流量としては50〜20000mL/min(sccm)が例示される。
【0096】
なお、この工程S3は処理容器101内に残留しているガスを除去することができれば、パージガスを供給せずに全てのガスの供給を停止した状態で真空引きを継続して行うようにしてもよい。ただし、パージガスを供給することにより、短時間で処理容器101内の残留ガスを除去することができる。なお、この際の処理容器101内の圧力は13.3〜1333Pa(0.1〜10Torr)が例示される。
【0097】
このようにして、間に処理容器101内からガスを除去する工程S3を挟んで交互に間欠的にSiソースガスと酸素ラジカルとしての酸素含有プラズマとを繰り返し供給することにより、SiO2膜の薄い膜を一層ずつ繰り返し積層して所定の厚さとすることができる。
【0098】
さらに、上記実施形態に係るSiO2膜の成膜方法について変形例を、図15を参照して説明する。
【0099】
上記実施形態においては、Siソースガスと酸素ラジカルとを完全に交互に供給したが、Siソースガスを供給するときに、酸素ラジカルを供給する工程S4と、処理容器101内に残留するガスを除去する工程S5とを交互に繰り返し実施するようにしても良い。
【0100】
上記のように本質的に低温成膜が可能で良好な膜質が得られるALD法、MLD法を前提とし、Siソースとして反応性が高く構造障害が生じ難いBTBASに代表される1分子中に2個のアミノ基を有するアミノシランを用い、酸化処理において反応が温度を上昇させずに進行するO2ガスプラズマのような酸素ラジカルを用いるので、良好な膜質のSiO2膜を100℃以下、さらには室温といった低温でかつ高い成膜レートで成膜することができる。
【0101】
上記実施形態では、原理的に100℃以下という極低温で成膜することができるが、それよりも高い温度であっても成膜が可能である。ただし、成膜温度が上昇するに従って膜厚ばらつきが大きくなり、300℃を超えると膜厚ばらつきが無視し得なくなるおそれがあるので成膜温度は300℃以下であることが好ましい。より好ましいALD、又はMLDシリコン酸化膜の成膜温度の範囲としては、成膜温度180℃乃至250℃の範囲を挙げることができる。
【0102】
以上、一実施形態に係る半導体装置の製造方法によれば、金属膜やHigh−k膜の膜質の劣化を抑制できる半導体装置の製造方法を提供できる。
【符号の説明】
【0103】
1…半導体基板、2…High−k膜、3…金属膜、4…反射防止膜(BARC)、5…犠牲膜、6、7、10…MLDシリコン酸化膜(MLD−SiO2)、6a…サイドウォール膜、7a…オフセットスペーサー、10a…サイドウォールスペーサー、15a、15b、16a、16b…イオン注入保護膜。
【技術分野】
【0001】
この発明は、半導体装置の製造方法に係わり、特に、側壁膜等、メタル材や高誘電率材(High−k材)上に形成される薄膜の形成に関する。
【背景技術】
【0002】
ゲート電極を形成した後、サイドウォールスペーサーを、CVD法を用いて形成すると、成膜温度やプラズマの影響で、メタル材とHigh−k材とが反応して酸化膜を形成したり、変質したりして特性が劣化する、という事情がある。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2005−56997号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
この発明は、金属膜やHigh−k膜の膜質の劣化を抑制できる半導体装置の製造方法を提供する。
【課題を解決するための手段】
【0005】
上記課題を解決するために、この発明の第1の態様に係る半導体装置の製造方法は、基板上に、第1の薄膜を形成する工程と、前記第1の薄膜上に、前記第1の薄膜とは異なる第2の薄膜を形成する工程と、前記第2の薄膜上に、前記第2の薄膜とは異なる膜からなる犠牲膜を形成する工程と、前記犠牲膜をエッチングにより所望の間隔を持つパターンに加工し、犠牲膜パターンを形成する工程と、シリコン含有プリカーサー、酸素含有ガスを前記基板上に間欠的に供給して、前記犠牲膜パターンにシリコン酸化膜を被覆する工程と、前記シリコン酸化膜をエッチングにより前記犠牲膜の側壁上に側壁スペーサーを形成する工程と、前記犠牲膜を除去する工程と、前記側壁スペーサーをマスクとして用いて前記第1の薄膜および前記第2の薄膜を加工する工程と、を有する。
【0006】
また、この発明の第2の態様に係る半導体装置の製造方法は、基板上に、第1の薄膜を形成する工程と、前記第1の薄膜上に、前記第1の薄膜とは異なる第2の薄膜を形成する工程と、前記第2の薄膜上に、前記第2の薄膜とは異なる膜からなる犠牲膜を形成する工程と、前記犠牲膜をエッチングにより所望の間隔を持つパターンに加工し、犠牲膜パターンを形成する工程と、前記犠牲膜パターンに、前記犠牲膜とは異なる膜からなる第3の薄膜を被覆させる工程と、前記第3の薄膜をエッチングにより前記犠牲膜の側壁上に側壁スペーサーを形成する工程と、前記犠牲膜を除去する工程と、前記側壁スペーサーをマスクとして用いて前記第1の薄膜および前記第2の薄膜を加工する工程と、前記加工された第1の薄膜および前記加工された第2の薄膜に、シリコン含有プリカーサー、酸素含有ガスを前記基板上に間欠的に供給して堆積されるシリコン酸化膜で被覆する工程と、前記シリコン酸化膜をエッチングにより所望の間隔を持つパターンに加工し、シリコン酸化膜パターンを形成する工程と、前記シリコン酸化膜パターンをオフセットスペーサーとして用いて前記基板に不純物を導入する工程と、を有する。
【0007】
また、この発明の第3の態様に係る半導体装置の製造方法は、基板上に、第1の薄膜を形成する工程と、前記第1の薄膜上に、前記第1の薄膜とは異なる膜からなる第2の薄膜を形成する工程と、前記第2の薄膜上に、前記第2の薄膜とは異なる膜からなる犠牲膜を形成する工程と、前記犠牲膜をエッチングにより所望の間隔を持つパターンに加工し、犠牲膜パターンを形成する工程と、前記犠牲膜パターンに、前記犠牲膜とは異なる膜からなる第3の薄膜を被覆させる工程と、前記第3の薄膜をエッチングにより前記犠牲膜の側壁上に側壁スペーサーを形成する工程と、前記犠牲膜を除去する工程と、前記側壁スペーサーをマスクとして用いて前記第1の薄膜および前記第2の薄膜を加工する工程と、前記加工された第1の薄膜および前記加工された第2の薄膜を、シリコン含有プリカーサー、酸素含有ガスを前記基板上に間欠的に供給して堆積されるシリコン酸化膜で被覆する工程と、前記シリコン酸化膜を保護膜として用いて前記シリコン酸化膜上からイオン・インプランテーション法にて、前記基板の表面上に不純物を導入する工程と、を有する。
【発明の効果】
【0008】
この発明によれば、金属膜やHigh−k膜の膜質の劣化を抑制できる半導体装置の製造方法を提供できる。
【図面の簡単な説明】
【0009】
【図1】この発明の一実施形態に係る半導体装置の製造方法を示す断面図
【図2】この発明の一実施形態に係る半導体装置の製造方法を示す断面図
【図3】この発明の一実施形態に係る半導体装置の製造方法を示す断面図
【図4】図4Aはオフセットスペーサー無の半導体装置を示す断面図、図4Bはオフセットスペーサー無の半導体装置を示す断面図
【図5】図5Aはオフセットスペーサーとなる薄膜をLPCVD法を用いて形成した場合を示す断面図、図5Bはオフセットスペーサーとなる薄膜をMLD法を用いて形成した場合を示す断面図、
【図6】サイドウォール膜をSiNで形成した場合を示す断面図
【図7】サイドウォール膜をMLD−SiO2で形成した場合を示す断面図
【図8】イオン注入保護膜を形成した場合を示す断面図
【図9】イオン注入保護膜を形成した場合を示す断面図
【図10】イオン注入保護膜を形成した場合を示す断面図
【図11】イオン注入保護膜を形成した場合を示す断面図
【図12】一例に係る成膜装置を示す縦断面図
【図13】図12に示す成膜装置の横断面図
【図14】ガスの供給のタイミングの一例を示すタイミングチャート
【図15】ガスの供給のタイミングの他例を示すタイミングチャート
【発明を実施するための形態】
【0010】
以下、添付図面を参照しながらこの発明の実施形態について説明する。
【0011】
図1A乃至図1Kは、この発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【0012】
まず、図1Aに示すように、半導体基板、例えば、シリコン基板1上に、高誘電率絶縁膜(High−k膜)2を形成する。High−k膜2は、トランジスタのゲート絶縁膜となる膜である。High−k膜2の材料例としては、例えば、HfO2、Al2O3、HfSiO等を挙げることができる。本例では、High−k膜2として、HfO2を使用した。次いで、High−k膜2上に、金属膜3を形成する。金属膜3は、トランジスタのゲート電極となる膜である。金属膜3の材料例としては、例えば、W、TiN等を挙げることができる。本例では、金属膜3として、TiNを使用した。
【0013】
なお、金属膜3は、本例では金属の単層としているが、導電性シリコン、例えば、導電性ポリシリコンと金属との積層、もしくは異なる金属どうしの積層であっても良い。
【0014】
次に、図1Bに示すように、金属膜3上に、反射防止膜(BARC)4を形成する。BARC4の材料例としては、有機膜と無機膜の両方を挙げることができる。本例では、BARC4として、有機膜を使用した。次いで、BARC4上に、犠牲膜5を形成する。犠牲膜5の材料例としては、例えば、樹脂を挙げることができる。本例では、犠牲膜5として、フォトレジストを使用した。フォトレジストを使用した犠牲膜5は低い温度、例えば、30℃で形成できる。このため、High−k膜2や金属膜3を酸化させたり、界面層を形成したりして、膜質を劣化させることがない。犠牲膜5としては、例えば、シリコン窒化膜を用いることも可能であるが、成膜には高い温度が必要である。例えば、400〜800℃である。このように、犠牲膜5には、シリコン窒化膜よりも低い温度で形成できる樹脂、例えば、フォトレジストを用いることが好ましい。
【0015】
次に、図1Cに示すように、フォトレジストを使用した犠牲膜5を、フォトリソグラフィ法を用いて所定のパターンにパターニングする。
【0016】
次に、図1Dに示すように、パターニングされた犠牲膜5をマスクに用いて、BARC4をエッチングする(BARCエッチング)。
【0017】
次に、図1Eに示すように、パターニングされた犠牲膜5、及び金属膜3上に、MLD法を用いて、MLDシリコン酸化膜(MLD−SiO2)6を形成する。MLD−SiO26は、金属膜3をゲート電極形状にパターニングする際のマスクとなる膜である(ハードマスク)。
【0018】
ところで、MLD法とは、薄膜成長法の一つであり、成膜ガスを間欠的に処理容器内へ供給することによって、薄膜を原子層レベル、あるいは分子層レベルで積層成長させる方法である。分子層レベルで積層成長させるものは、MLD(Molecular Layer Deposition)法と呼ばれ、原子層レベルで積層成長させるものはALD(Atomic Layer Deposition)法と呼ばれている。本実施形態ではMLD法を使用する例を示しているが、ALD法を適用することももちろん可能である。ただし、ALD法は、成膜レートの違いによりスループットが低下する可能性がある。
【0019】
MLD法は、薄膜を低い温度、例えば、室温から300℃程度で形成できる。このため、フォトレジストを使用した犠牲膜5にダメージを与えたり、変形させたりせずに、犠牲膜5、及び金属膜3上に薄膜をコンフォーマルに成膜することができる。
【0020】
また、MLD法は、薄膜を、低い温度で成膜するので、成膜中に、High−k膜2や金属膜3の膜質が劣化してしまうことを抑制できる。
【0021】
なお、シリコン酸化膜を成膜する装置としてはLPCVD法があるが、そもそも低温成膜が難しく、低温成膜すると、MLD法と比較して極端に成膜レートが遅くなる。他に、低い温度で成膜する手法として、回転塗布法(SOG)があるが、例えば、図1Dに示すように、塗布下地に段差がある場合には、薄膜を、段差に沿ってコンフォーマルに成膜することができない。
【0022】
これらの事情から、本例のように、パターニングされた犠牲膜5、及び金属膜3上にはMLD法を用いて、MLD−SiO26を成膜することが好ましい。
【0023】
また、MLD−SiO26のようにハードマスクとなる膜には、SiO2以外にも、シリコン窒化膜(SiN)を用いることもできるが、SiNは、SiO2に比較して膜応力が大きいこと、金属膜3にポリシリコンと金属との積層膜を用いた場合に、エッチング選択比をとりにくい、という事情がある。このため、MLD−SiO26のようにハードマスクとなる膜には、SiO2を用いることが好ましい。
【0024】
次に、図1Fに示すように、MLD−SiO26を、異方性エッチング、例えば、RIE法を用いてエッチングし、MLD−SiO26を犠牲膜5及びBARC4の側壁上に残し、サイドウォール膜6aを形成する。
【0025】
次に、図1Gに示すように、犠牲膜5を、サイドウォール膜6a及び金属膜3をマスクに用いてエッチングし、除去する。犠牲膜5の材料に樹脂、例えば、フォトレジストを用いていた場合には、犠牲膜5の除去に、ウェットエッチングを用いることができる。さらに、ウェットエッチングには、例えば、洗浄に利用される洗浄液を用いることも可能である。このような洗浄液の例としては、例えば、硫酸と過酸化水素水とを含む洗浄液を挙げることができる。
【0026】
次に、図1Hに示すように、BARC4を、サイドウォール膜6a及び金属膜3をマスクに用いてエッチングし、除去する。BARC4の除去にも、図1Gを参照して説明したウェットエッチング。例えば、硫酸と過酸化水素水とを含む洗浄液を用いたウェットエッチングを用いることができる。
【0027】
次に、図1Iに示すように、サイドウォール膜6aをマスクに用いて、金属膜3、及びHigh−k膜2をエッチングする。これにより、金属膜3はゲート電極3aの形状に、High−k膜2はゲート絶縁膜2aの形状にそれぞれ加工される。
【0028】
次に、図1Jに示すように、サイドウォール膜6aが、ゲート電極3aの上面に残っていた場合には、残っていたサイドウォール膜6aを除去する。
【0029】
以上までの工程で、金属膜3、及びHigh−k膜2を用いたゲートの加工工程が終了する。以下、ソース/ドレイン領域の形成工程に入る。
【0030】
まず、図1Kに示すように、基板1、ゲート電極3a、及びゲート絶縁膜2a上に、MLD法を用いて、MLDシリコン酸化膜(MLD−SiO2)7を形成する。MLD−SiO27は、オフセットスペーサーとなる膜である。オフセットスペーサーとなる膜は、ゲート電極3a(金属膜)、及びゲート絶縁膜2a(High−k膜)を覆う。このような膜は、薄膜を、低い温度で成膜するMLD法を用いて形成することが好ましい。MLD法を用いて、MLD−SiO27を基板1、ゲート電極3a、及びゲート絶縁膜2a上に形成することで、成膜中に、ゲート電極3a、及びゲート絶縁膜2aの膜質が劣化することを抑制できる。
【0031】
以後、一実施形態に係る半導体装置の製造方法を、ゲート電極3aの一つを拡大して示した図2A乃至図2Fを参照し、引き続き説明する。
【0032】
図2Aは、図1Kに示すゲート電極3aの一つを拡大して示した断面図である。図2Aに示すように、MLD−SiO27を基板1、ゲート電極3a、及びゲート絶縁膜2a上に形成した後、図2Bに示すように、MLD−SiO27を、異方性エッチング、例えば、RIE法を用いてエッチングし、MLD−SiO27をゲート電極3aの側壁上に残し、オフセットスペーサー7aを形成する。オフセットスペーサー7aとは、次のような役目を持つ膜である。
【0033】
ソース/ドレイン領域を形成するためには、ゲート電極3aをマスクに用いて、n型、又はp型の不純物(ヒ素、リン、又はボロン等)を、基板1内に導入し、拡散させることで形成される。この際、図4Aに示すように、ゲート長Lgが短いと、不純物の拡散層(ソース/ドレイン領域)どうしがゲート電極3a下で短絡する。特に、本例のように、サイドウォール膜6aをマスクに用いて加工されたゲート電極3aにおいては、ゲート長がリソグラフィの解像限界以下にできる。このため、上記拡散層どうしの短絡が起りやすい。
【0034】
そこで、図4Bに示すように、ゲート電極3aの側壁にオフセットスペーサー7aを形成することで、不純物導入時の、みかけ上のゲート長Lg*を長くする。これにより、ゲート長が短くなった、例えば、リソグラフィの解像限界以下になった場合でも、拡散層どうしの短絡を抑制することができる。
【0035】
次に、図2Cに示すように、側壁上に、オフセットスペーサー7aが形成されたゲート電極3aをマスクに用いて、基板1内に、n型、又はp型の不純物8を導入、例えば、イオン注入により導入する。基板1内には、不純物8が導入された導入領域9が得られる。
【0036】
次に、図2Dに示すように、オフセットスペーサー7a、ゲート電極3a、及び基板1上に、MLD法を用いて、MLD−SiO210を形成する。MLD−SiO210は、サイドウォールスペーサーとなる膜である。サイドウォールスペーサーとなる膜は、ゲート電極3a(金属膜)、及びゲート絶縁膜2a(High−k膜)を覆う。このような膜は、薄膜を、低い温度で成膜するMLD法を用いて形成することが好ましい。MLD法を用いて、MLD−SiO27を基板1、ゲート電極3a、及びゲート絶縁膜2a上に形成することで、成膜中に、ゲート電極3a、及びゲート絶縁膜2aの膜質が劣化することを抑制できる。
【0037】
次に、図2Eに示すように、MLD−SiO210を、異方性エッチング、例えば、RIE法を用いてエッチングし、MLD−SiO210aを、ゲート電極3aの側壁上に、本例ではオフセットスペーサー7aを介して残し、サイドウォールスペーサー10aを形成する。
【0038】
次に、図2Fに示すように、側壁上に、サイドウォールスペーサー10aが形成されたゲート電極3aをマスクに用いて、基板1内に、n型、又はp型の不純物11を導入、例えば、イオン注入により導入する。基板1内には、不純物11が導入された導入領域12が得られる。
【0039】
次に、図3に示すように、基板1を熱処理し、導入領域9、12に導入された不純物を基板1内に拡散させ、基板1とは反対導電型のソース/ドレイン領域13、及びソース/ドレイン領域13よりも不純物濃度が低いソース/ドレインエクステンション領域14を形成する。
【0040】
以上のような製造方法によりトランジスタ、本例では、ゲート電極3aに、例えば、導電性ポリシリコンよりも比抵抗が小さい金属膜が使用され、ゲート絶縁膜2aに、例えば、SiO2よりも比誘電率が高いHigh−k膜が使用された絶縁ゲート型電界効果トランジスタが製造される。
【0041】
上記一実施形態に係る製造方法によれば、図1Eに示したように、サイドウォール膜(ハードマスク)6aとなる薄膜6を、MLD法を用いて成膜する。このため、低温で成膜でき、ゲート電極3aに金属膜を、また、ゲート絶縁膜2aにHigh−k膜を用いた場合でも、成膜中に、これら金属膜やHigh−k膜の膜質が劣化してしまうことを抑制できる。
【0042】
また、サイドウォール膜6aとなる薄膜を低温で成膜できるので、犠牲膜5に樹脂、例えば、フォトレジストを用いることも可能である。犠牲膜5にフォトレジストを用いることで、犠牲膜5にシリコン窒化膜等を用いる場合に比較して低コストで形成できる、及びフォトレジスト自体が犠牲膜5となるので、犠牲膜5の、フォトレジストをマスクに用いたエッチング工程を省略できる、といった利点を得ることができる。
【0043】
また、上記一実施形態に係る製造方法によれば、図1K及び図2Aに示したように、オフセットスペーサー7aとなる薄膜7を、MLD法を用いて成膜する。このため、上述したように、成膜中に、ゲート電極3aの金属膜や、ゲート絶縁膜2aのHigh−k膜の膜質が劣化してしまうことを抑制できる。
【0044】
また、ゲート間ピッチpが狭い、例えば、ピッチpがリソグラフィの解像限界以下の場合に、LPCVD法を用いてオフセットスペーサーとなる薄膜107を成膜すると、図5Aに示すように、薄膜107をコンフォーマルに形成し難い。
【0045】
また、ピッチpが狭くなると、アスペクト比(高さ/底辺)も高くなりやすい。アスペクト比が高い場合にも、ピッチpが狭い場合と同様に、薄膜107をコンフォーマルに形成し難い。
【0046】
対して、上記一実施形態に係る製造方法によれば、オフセットスペーサー7aとなる薄膜7を、MLD法を用いて成膜する。このため、図5Bに示すように、ピッチpが狭い場合、例えばピッチpがリソグラフィの現状の解像限界以下(例えば、40nm以下)の場合であっても、LPCVD法に比べて、薄膜7を、よりコンフォーマルに形成することが可能である。
【0047】
また、アスペクト比が高い場合、例えば、3以上であっても、LPCVD法に比べて、薄膜7を、よりコンフォーマルに形成することが可能である。
【0048】
さらに、上記一実施形態に係る製造方法によれば、サイドウォール膜6aと、オフセットスペーサー7aとを同じ材料、例えば、MLD−SiO2とする。
【0049】
ここで、サイドウォール膜とオフセットスペーサーとを違う材料とする場合を仮定する。
【0050】
例えば、図6Aに示すように、サイドウォール膜106aをシリコン窒化膜(SiN)とし、図6Bに示すように、オフセットスペーサーとなる薄膜7をMLD−SiO2とする。この場合、サイドウォール膜(SiN)106aが、製造プロセスのゆらぎ等を原因としてゲート電極3a上に残ってしまった、とする。SiNは、比誘電率がMLD−SiO2よりも高い。このため、ゲート電極3aの周囲にある絶縁物の比誘電率が上昇する。製造プロセスのゆらぎ等を原因とした比誘電率の上昇は、集積回路間の特性ばらつきを拡大させる要因となる。
【0051】
対して、サイドウォール膜6aと、オフセットスペーサー7aとを上記実施形態のように、同じ材料とする。例えば、図7Aに示すように、サイドウォール膜6aをMLD−SiO2とし、図7Bに示すように、オフセットスペーサーとなる薄膜7もMLD−SiO2とする。このようにすると、たとえ、サイドウォール膜6aが、プロセスのゆらぎ等を原因としてゲート電極3a上に残ってしまった場合でも、同じ材料であるので、ゲート電極3aの周囲にある絶縁物の比誘電率が上昇することを軽減できる。
【0052】
このように、サイドウォール膜6aと、オフセットスペーサー7aとを同じ材料とすることで、プロセスのゆらぎ等が発生した場合でも、ゲート電極3aの周囲の絶縁膜の比誘電率の上昇を軽減でき、プロセスのゆらぎに強い半導体装置の製造方法、及び半導体装置を得ることができる。このことは、サイドウォールスペーサー10aにも言えることである。即ち、オフセットスペーサー7aとサイドウォールスペーサー10aとを同じ材料とする。本例では、オフセットスペーサー7aとサイドウォールスペーサー10aとを同じMLD−SiO2とする。これにより、プロセスのゆらぎに強いオフセットスペーサー7a及びサイドウォールスペーサー10aを備えた半導体装置の製造方法、及び半導体装置を得ることができる。
【0053】
また、上記一実施形態に係る半導体装置の製造方法においては、サイドウォール膜6a、オフセットスペーサー7a、及びサイドウォールスペーサー10aを、MLD法により形成することで、金属膜、及びHigh−k膜の膜質の劣化を防ぐ例を示した。
【0054】
しかしながら、この発明は、サイドウォール膜6a、オフセットスペーサー7a、及びサイドウォールスペーサー10aに限って適用されるものではなく、例えば、イオン注入保護膜にも適用することができる。
【0055】
例えば、オフセットスペーサー7aを形成した後、図8Aに示すように、イオン注入保護膜15aを、基板1、オフセットスペーサー7a、ゲート電極3a上に形成する。イオン注入保護膜15aは、基板1上における膜厚tが、例えば、2nm乃至10nm程度の薄い膜である。次いで、図8Bに示すように、n型、又はp型の不純物8を、イオン注入保護膜15aを介して基板1内にイオン注入する。
【0056】
このようなイオン注入保護膜15aを、MLD法を用いて形成し、例えば、MLD−SiO2とする。
【0057】
イオン注入保護膜は、例えば、基板1を熱酸化することで得ることが一般的である。しかし、ゲート電極3aに金属膜を、ゲート絶縁膜2aにHigh−k膜を用いた場合に、イオン注入保護膜を熱酸化で得ようとすると、熱酸化時の熱で、ゲート電極3a及びゲート絶縁膜2aの膜質が劣化する可能性がある。
【0058】
対して、本例のように、イオン注入保護膜15aを、MLD法を用いて形成すれば、室温乃至300℃程度で形成できるので、ゲート電極3a、及びゲート絶縁膜2aの膜質の劣化を抑制することができる。
【0059】
また、イオン注入保護膜は、オフセットスペーサー7aとなる薄膜7を、例えば、基板1上における膜厚tが2nm乃至10nm程度に残すことでも得ることもできる。
【0060】
例えば、図9Aに示すように、MLD法を用いて形成された、例えば、MLD−SiO2からなるオフセットスペーサーとなる薄膜7を、基板1上に、膜厚tが例えば、2nm乃至10nmに残るようにエッチングする。これにより、薄膜7から、オフセットスペーサー7aと、イオン注入保護膜15bとを一緒に得ることができる。この後、図9Bに示すように、n型、又はp型の不純物8を、イオン注入保護膜15bを介して基板1内にイオン注入する。
【0061】
また、イオン注入保護膜は、サイドウォールスペーサー10aを形成した後に行われる不純物導入においても使用することができる。
【0062】
例えば、図10Aに示すように、サイドウォールスペーサー10aを形成した後、イオン注入保護膜16aを、基板1、サイドウォールスペーサー10a、オフセットスペーサー7a、及びゲート電極3a上に形成する。イオン注入保護膜16aは、基板1上における膜厚tが、例えば、2nm乃至10nm程度の薄い膜である。次いで、図10Bに示すように、n型、又はp型の不純物11を、イオン注入保護膜16aを介して基板1内にイオン注入する。
【0063】
もちろん、サイドウォールスペーサー10aを形成した後に行われる不純物導入に使用されるイオン注入保護膜においても、サイドウォールスペーサー10aと一緒に形成することもできる。
【0064】
例えば、図11Aに示すように、MLD法を用いて形成された、例えば、MLD−SiO2からなるサイドウォールスペーサーとなる薄膜10を、基板1上に、膜厚tが例えば、2nm乃至10nmに残るようにエッチングする。これにより、薄膜10から、オフセットスペーサー10aと、イオン注入保護膜16bとを一緒に得ることができる。この後、図11Bに示すように、n型、又はp型の不純物11を、イオン注入保護膜16bを介して基板1内にイオン注入する。
【0065】
このように、イオン注入保護膜を用いる場合、イオン注入保護膜を、MLD法を用いて形成することで、ゲート電極3a、及びゲート絶縁膜2aの膜質の劣化を抑制することができる。
【0066】
次に、この発明の実施形態に係る半導体装置の製造方法に使用される成膜装置の一例を説明する。
【0067】
図12は、一例に係る成膜装置を示す縦断面図、図13は図12に示す成膜装置の横断面図、図14はガスの供給のタイミングを示すタイミングチャートである。なお、図13においては、加熱装置を省略する。
【0068】
成膜装置100は、下端が開口された有天井の円筒体状の処理容器101を有している。この処理容器101の全体は、例えば石英により形成されており、この処理容器101内の天井には、石英製の天井板102が設けられて封止されている。また、この処理容器101の下端開口部には、例えばステンレススチールにより円筒体状に成形されたマニホールド103がOリング等のシール部材104を介して連結されている。
【0069】
上記マニホールド103は処理容器101の下端を支持しており、このマニホールド103の下方から被処理体として多数枚、例えば50〜100枚の半導体ウエハ(半導体基板)Wを多段に載置可能な石英製のウエハボート105が処理容器101内に挿入可能となっている。このウエハボート105は3本の支柱106を有し(図13参照)、支柱106に形成された溝により多数枚のウエハWが支持されるようになっている。
【0070】
このウエハボート105は、石英製の保温筒107を介してテーブル108上に載置されており、このテーブル108は、マニホールド103の下端開口部を開閉する、例えばステンレススチール製の蓋部109を貫通する回転軸110上に支持される。
【0071】
そして、この回転軸110の貫通部には、例えば磁性流体シール111が設けられており、回転軸110を気密にシールしつつ回転可能に支持している。また、蓋部109の周辺部とマニホールド103の下端部との間には、例えばOリングよりなるシール部材112が介設されており、これにより処理容器101内のシール性を保持している。
【0072】
上記の回転軸110は、例えばボートエレベータ等の昇降機構(図示せず)に支持されたアーム113の先端に取り付けられており、ウエハボート105および蓋部109等を一体的に昇降して処理容器101内に対して挿脱されるようになっている。なお、上記テーブル108を上記蓋部109側へ固定して設け、ウエハボート105を回転させることなくウエハWの処理を行うようにしてもよい。
【0073】
また、成膜装置100は、処理容器101内へ酸素含有ガスを供給する酸素含有ガス供給機構114と、処理容器101内へSiソースガスを供給するSiソースガス供給機構115と、処理容器101内へパージガスとして不活性ガスを供給するパージガス供給機構116とを有している。酸素含有ガスの一例はO2ガス、Siソースガスの一例はBTBAS(ビスターシャリブチルアミノシラン)、不活性ガスの一例はN2ガスである。
【0074】
酸素含有ガス供給機構114は、酸素含有ガス供給源117と、酸素含有ガス供給源117から酸素含有ガスを導く酸素含有ガス配管118と、この酸素含有ガス配管118に接続され、マニホールド103の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる石英管よりなる酸素含有ガス分散ノズル119とを有している。この酸素含有ガス分散ノズル119の垂直部分には、複数のガス吐出孔119aが所定の間隔を隔てて形成されており、各ガス吐出孔119aから水平方向に処理容器101に向けて略均一に酸素含有ガス、例えばO2ガスを吐出することができるようになっている。
【0075】
また、Siソースガス供給機構115は、Siソースガス供給源120と、このSiソースガス供給源120からSiソースガスを導くSiソースガス配管121と、このSiソースガス配管121に接続され、マニホールド103の側壁を内側へ貫通して上方向へ屈曲されて垂直に延びる石英管よりなるSiソースガス分散ノズル122とを有している。ここではSiソースガス分散ノズル122は2本設けられており(図13参照)、各Siソースガス分散ノズル122には、その長さ方向に沿って複数のガス吐出孔122aが所定の間隔を隔てて形成されており、各ガス吐出孔122aから水平方向に処理容器101内に略均一に、Siソースガスを吐出することができるようになっている。なお、このSiソースガス分散ノズル122は1本のみであってもよい。
【0076】
さらに、パージガス供給機構116は、パージガス供給源123と、パージガス供給源123からパージガスを導くパージガス配管124と、このパージガス配管124に接続され、マニホールド103の側壁を貫通して設けられたパージガスノズル125とを有している。
【0077】
酸素含有ガス配管118、Siソースガス配管121、パージガス配管124には、それぞれ開閉弁118a、121a、124aおよびマスフローコントローラのような流量制御器118b、121b、124bが設けられており、酸素含有ガス、Siソースガスおよびパージガスをそれぞれ流量制御しつつ供給することができるようになっている。
【0078】
上記処理容器101の側壁の一部には、酸素含有ガスのプラズマを形成するプラズマ生成機構130が形成されている。このプラズマ生成機構130は、上記処理容器101の側壁を上下方向に沿って所定の幅で削りとることによって上下に細長く形成された開口131をその外側より覆うようにして処理容器101の外壁に気密に溶接されたプラズマ区画壁132を有している。プラズマ区画壁132は、断面凹部状をなし上下に細長く形成され、例えば石英で形成されている。また、プラズマ生成機構130は、このプラズマ区画壁132の両側壁の外面に上下方向に沿って互いに対向するようにして配置された細長い一対のプラズマ電極133と、このプラズマ電極133に給電ライン134を介して接続され高周波電力を供給する高周波電源135とを有している。そして、上記プラズマ電極133に高周波電源135から例えば13.56MHzの高周波電圧を印加することにより酸素含有ガスのプラズマが発生し得る。なお、この高周波電圧の周波数は13.56MHzに限定されず、他の周波数、例えば400kHz等を用いてもよい。
【0079】
上記のようなプラズマ区画壁132を形成することにより、処理容器101の側壁の一部が凹部状に外側へ窪ませた状態となり、プラズマ区画壁132の内部空間が処理容器101の内部空間に一体的に連通された状態となる。また、開口131は、ウエハボート105に保持されている全てのウエハWを高さ方向においてカバーできるように上下方向に十分に長く形成されている。
【0080】
上記酸素含有ガス分散ノズル119は、処理容器101内を上方向に延びていく途中で処理容器101の半径方向外方へ屈曲されて、上記プラズマ区画壁132内の最も奥の部分(処理容器101の中心から最も離れた部分)に沿って上方に向けて起立されている。このため、高周波電源135がオンされて両電極133間に高周波電界が形成された際に、酸素含有ガス分散ノズル119のガス噴射孔119aから噴射された酸素ガスがプラズマ化されて処理容器101の中心に向けて拡散しつつ流れる。
【0081】
上記プラズマ区画壁132の外側には、これを覆うようにして例えば石英よりなる絶縁保護カバー136が取り付けられている。また、この絶縁保護カバー136の内側部分には、図示しない冷媒通路が設けられており、例えば冷却された窒素ガスを流すことにより上記プラズマ電極133を冷却し得るようになっている。
【0082】
上記2本のSiソースガス分散ノズル122は、処理容器101の内側壁の上記開口131を挟む位置に起立して設けられており、このSiソースガス分散ノズル122に形成された複数のガス噴射孔122aより処理容器101の中心方向に向けてSiソースガスを吐出し得るようになっている。
【0083】
一方、処理容器101の開口131の反対側の部分には、処理容器101内を真空排気するための排気口137が設けられている。この排気口137は処理容器101の側壁を上下方向へ削りとることによって細長く形成されている。処理容器101のこの排気口137に対応する部分には、排気口137を覆うように断面コ字状に成形された排気口カバー部材138が溶接により取り付けられている。この排気口カバー部材138は、処理容器101の側壁に沿って上方に延びており、処理容器101の上方にガス出口139を規定している。そして、このガス出口139から図示しない真空ポンプ等を含む真空排気機構により真空引きされる。そして、この処理容器101の外周を囲むようにしてこの処理容器101およびその内部のウエハWを加熱する筒体状の加熱装置140が設けられている。
【0084】
成膜装置100の各構成部の制御、例えばバルブ118a、121a、124aの開閉による各ガスの供給・停止、マスフローコントローラ118b、121b、124bによるガス流量の制御、および高周波電源135のオン・オフ制御、加熱装置140の制御等は、例えばマイクロプロセッサ(コンピュータ)からなるコントローラ150により行われる。コントローラ150には、工程管理者が成膜装置100を管理するためにコマンドの入力操作等を行うキーボードや、成膜装置100の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース151が接続されている。
【0085】
また、コントローラ150には、成膜装置100で実行される各種処理をコントローラ150の制御にて実現するための制御プログラムや、処理条件に応じて成膜装置100の各構成部に処理を実行させるためのプログラムすなわちレシピが格納された記憶部152が接続されている。レシピは記憶部152の中の記憶媒体に記憶されている。記憶媒体は、ハードディスクや半導体メモリであってもよいし、CD−ROM、DVD、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
【0086】
そして、必要に応じて、ユーザーインターフェース151からの指示等にて任意のレシピを記憶部152から呼び出してコントローラ150に実行させることで、コントローラ150の制御下で、成膜装置100での所望の処理が行われる。
【0087】
次に、以上のように構成された成膜装置を用いて行なわれる本実施形態に係るSiO2膜の成膜方法について図14を参照して説明する。
【0088】
まず、常温において、例えば50〜100枚の半導体ウエハWが搭載された状態のウエハボート105を予め所定の温度に制御された処理容器101内にその下方から上昇させることによりロードし、蓋部109でマニホールド103の下端開口部を閉じることにより処理容器101内を密閉空間とする。半導体ウエハWとしては、直径300mmのものが例示される。
【0089】
そして処理容器101内を真空引きして所定のプロセス圧力に維持するととともに、加熱装置140への供給電力を制御して、ウエハ温度を上昇させてプロセス温度に維持し、ウエハボート105を回転させた状態で成膜処理を開始する。
【0090】
この際の成膜処理は、図14に示すように、Siソースガス、例えば、1分子内に2個のアミノ基を有するアミノシランガス、例えばBTBASを流してSiソースを吸着させる工程S1と、酸素含有ガスを励起させて形成された酸素ラジカルを処理容器101に供給してSiソースガスを酸化させる工程S2とを交互に繰り返し、これらの間で処理容器101内から処理容器101内に残留するガスを除去する工程S3を実施する。
【0091】
具体的には、工程S1においては、Siソースガス供給機構115のSiソースガス供給源120からSiソースガスとして1分子内に2個のアミノ基を有するアミノシランガス、例えばBTBASをSiソースガス配管121およびSiソースガス分散ノズル122を介してガス吐出孔122aから処理容器101内にT1の期間供給する。これにより、半導体ウエハ上にSiソースを吸着させる。このときの期間T1は1乃至180secが例示される。また、Siソースガスの流量は1乃至1000mL/min(sccm)が例示される。また、この際の処理容器101内の圧力は13.3〜1333Pa(0.1〜10Torr)が例示される。
【0092】
この場合に、Siソースガスとして用いる1分子内に2個のアミノ基を有するアミノシランガスとしては、上記BTBASの他、BDEAS(ビスジエチルアミノシラン)、BDMAS(ビスジメチルアミノシラン)を挙げることができる。これらは1分子当たりのアミノ基の数が2個と少ないので構造的にアミノ基の数が3個のアミノシランガスよりもSiの吸着反応の障害(構造障害)になり難い。また、1分子内に2個のアミノ基を有するアミノシランガスは、1分子当たりのアミノ基の数が1個のものよりも安定性が高く、中でも上記BTBASが最も好ましい。
【0093】
工程S2の酸素ラジカルを供給する工程においては、酸素含有ガス供給機構114の酸素含有ガス供給源117から酸素含有ガスとして、例えばO2ガスを酸素含有ガス配管118および酸素含有ガス分散ノズル119を介してガス吐出孔119aから吐出し、このとき、プラズマ生成機構130の高周波電源135をオンにして高周波電界を形成し、この高周波電界により酸素含有ガス、例えばO2ガスをプラズマ化する。そして、このようにプラズマ化された酸素含有ガスが処理容器101内に供給される。これにより、半導体ウエハWに吸着されたSiソースが酸化されてSiO2が形成される。この処理の期間T2は1乃至300secの範囲が例示される。また、酸素含有ガスの流量は半導体ウエハWの搭載枚数によっても異なるが、100乃至20000mL/min(sccm)が例示される。また、高周波電源35の周波数は13.56MHzが例示され、パワーとしては5〜1000Wが採用される。また、この際の処理容器101内の圧力は13.3〜1333Pa(0.1〜10Torr)が例示される。
【0094】
この場合に、酸素含有ガスとしては、O2ガスの他、NOガス、N2Oガス、H2Oガス、O3ガスを挙げることができ、これらを高周波電界によりプラズマ化して酸化剤として用いる。酸化剤としては酸素ラジカルであれば酸素含有ガスのプラズマに限らないが、酸素含有ガスのプラズマを形成することが好ましく、その中でもO2プラズマが好ましい。酸化剤として酸素ラジカル、特に酸素含有ガスのプラズマを用いることにより、SiO2膜の成膜が300℃以下、さらには100℃以下、理想的には室温でも成膜が可能である。
【0095】
また、工程S1と工程S2との間に行われる工程S3は、工程S1の後または工程S2の後に処理容器101内に残留するガスを除去して次の工程において所望の反応を生じさせる工程であり、処理容器101内を真空排気しつつパージガス供給機構116のパージガス供給源123からパージガス配管124およびパージガスノズル125を介してパージガスとして不活性ガス、例えばN2ガスを供給することにより行われる。この工程S3の期間T3としては1〜60secが例示される。また、パージガス流量としては50〜20000mL/min(sccm)が例示される。
【0096】
なお、この工程S3は処理容器101内に残留しているガスを除去することができれば、パージガスを供給せずに全てのガスの供給を停止した状態で真空引きを継続して行うようにしてもよい。ただし、パージガスを供給することにより、短時間で処理容器101内の残留ガスを除去することができる。なお、この際の処理容器101内の圧力は13.3〜1333Pa(0.1〜10Torr)が例示される。
【0097】
このようにして、間に処理容器101内からガスを除去する工程S3を挟んで交互に間欠的にSiソースガスと酸素ラジカルとしての酸素含有プラズマとを繰り返し供給することにより、SiO2膜の薄い膜を一層ずつ繰り返し積層して所定の厚さとすることができる。
【0098】
さらに、上記実施形態に係るSiO2膜の成膜方法について変形例を、図15を参照して説明する。
【0099】
上記実施形態においては、Siソースガスと酸素ラジカルとを完全に交互に供給したが、Siソースガスを供給するときに、酸素ラジカルを供給する工程S4と、処理容器101内に残留するガスを除去する工程S5とを交互に繰り返し実施するようにしても良い。
【0100】
上記のように本質的に低温成膜が可能で良好な膜質が得られるALD法、MLD法を前提とし、Siソースとして反応性が高く構造障害が生じ難いBTBASに代表される1分子中に2個のアミノ基を有するアミノシランを用い、酸化処理において反応が温度を上昇させずに進行するO2ガスプラズマのような酸素ラジカルを用いるので、良好な膜質のSiO2膜を100℃以下、さらには室温といった低温でかつ高い成膜レートで成膜することができる。
【0101】
上記実施形態では、原理的に100℃以下という極低温で成膜することができるが、それよりも高い温度であっても成膜が可能である。ただし、成膜温度が上昇するに従って膜厚ばらつきが大きくなり、300℃を超えると膜厚ばらつきが無視し得なくなるおそれがあるので成膜温度は300℃以下であることが好ましい。より好ましいALD、又はMLDシリコン酸化膜の成膜温度の範囲としては、成膜温度180℃乃至250℃の範囲を挙げることができる。
【0102】
以上、一実施形態に係る半導体装置の製造方法によれば、金属膜やHigh−k膜の膜質の劣化を抑制できる半導体装置の製造方法を提供できる。
【符号の説明】
【0103】
1…半導体基板、2…High−k膜、3…金属膜、4…反射防止膜(BARC)、5…犠牲膜、6、7、10…MLDシリコン酸化膜(MLD−SiO2)、6a…サイドウォール膜、7a…オフセットスペーサー、10a…サイドウォールスペーサー、15a、15b、16a、16b…イオン注入保護膜。
【特許請求の範囲】
【請求項1】
基板上に、第1の薄膜を形成する工程と、
前記第1の薄膜上に、前記第1の薄膜とは異なる第2の薄膜を形成する工程と、
前記第2の薄膜上に、前記第2の薄膜とは異なる膜からなる犠牲膜を形成する工程と、
前記犠牲膜をエッチングにより所望の間隔を持つパターンに加工し、犠牲膜パターンを形成する工程と、
シリコン含有プリカーサー、酸素含有ガスを前記基板上に間欠的に供給して、前記犠牲膜パターンにシリコン酸化膜を被覆する工程と、
前記シリコン酸化膜をエッチングにより前記犠牲膜の側壁上に側壁スペーサーを形成する工程と、
前記犠牲膜を除去する工程と、
前記側壁スペーサーをマスクとして用いて前記第1の薄膜および前記第2の薄膜を加工する工程と、
を有する半導体装置の製造方法。
【請求項2】
前記加工された第1の薄膜は高誘電率誘電体ゲート、前記加工された第2の薄膜はメタルゲート電極であることを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記シリコン酸化膜を被覆する工程は、
前記シリコン含有プリカーサーを前記基板に供給して吸着層を形成する段階と、
酸素含有ガスのラジカルを前記基板に供給して前記吸着層と反応させ、シリコン酸化膜を形成する段階と、
前記吸着層を形成する段階と、前記シリコン酸化膜を形成する段階とを、所望のシリコン酸化膜の膜厚になるまで複数回繰り返すこと
を有する請求項1に記載の半導体装置の製造方法。
【請求項4】
前記シリコン含有プリカーサーは、BTBAS(ビスターシャリブチルアミノシラン)であることを特徴とする請求項3に記載の半導体装置の製造方法。
【請求項5】
前記シリコン酸化膜を形成する段階では前記酸素含有ガスは、酸素、酸化窒素、一酸化二窒素からなるグループから選択される、もしくは組み合わされるガスであることを特徴とする請求項3に記載の半導体装置の製造方法。
【請求項6】
前記シリコン酸化膜を形成する段階では、前記基板に酸素ラジカルを供給して前記吸着層と反応させ、シリコン酸化膜を形成することを特徴とする請求項3に記載の半導体装置の製造方法。
【請求項7】
前記シリコン酸化膜を被覆する工程は、180℃乃至250℃の範囲で行うことを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項8】
前記シリコン酸化膜を被覆する工程はアスペクト比3以上の段差を被覆することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項9】
基板上に、第1の薄膜を形成する工程と、
前記第1の薄膜上に、前記第1の薄膜とは異なる第2の薄膜を形成する工程と、
前記第2の薄膜上に、前記第2の薄膜とは異なる膜からなる犠牲膜を形成する工程と、
前記犠牲膜をエッチングにより所望の間隔を持つパターンに加工し、犠牲膜パターンを形成する工程と、
前記犠牲膜パターンに、前記犠牲膜とは異なる膜からなる第3の薄膜を被覆させる工程と、
前記第3の薄膜をエッチングにより前記犠牲膜の側壁上に側壁スペーサーを形成する工程と、
前記犠牲膜を除去する工程と、
前記側壁スペーサーをマスクとして用いて前記第1の薄膜および前記第2の薄膜を加工する工程と、
前記加工された第1の薄膜および前記加工された第2の薄膜に、シリコン含有プリカーサー、酸素含有ガスを前記基板上に間欠的に供給して堆積されるシリコン酸化膜で被覆する工程と、
前記シリコン酸化膜をエッチングにより所望の間隔を持つパターンに加工し、シリコン酸化膜パターンを形成する工程と、
前記シリコン酸化膜パターンをオフセットスペーサーとして用いて前記基板に不純物を導入する工程と、
を有する半導体装置の製造方法。
【請求項10】
前記加工された第1の薄膜は高誘電率誘電体ゲート、前記加工された第2の薄膜はメタルゲート電極、第3の薄膜はシリコン酸化膜もしくはシリコン窒化膜であることを特徴とする請求項9に記載の半導体装置の製造方法。
【請求項11】
前記シリコン酸化膜を被覆する工程は、
前記シリコン含有プリカーサーを前記基板に供給して吸着層を形成する段階と、
前記酸素含有ガスのラジカルを前記基板に供給して前記吸着層と反応させ、シリコン酸化膜を形成する段階と、
前記吸着層を形成する段階と、前記シリコン酸化膜を形成する段階とを、所望のシリコン酸化膜の膜厚になるまで複数回繰り返すこと
を有する請求項9に記載の半導体装置の製造方法。
【請求項12】
前記シリコン含有プリカーサーはBTBAS(ビスターシャリブチルアミノシラン)であることを特徴とする請求項9に記載の半導体装置の製造方法。
【請求項13】
前記シリコン酸化膜を形成する段階では前記酸素含有ガスは、酸素、酸化窒素、一酸化二窒素からなるグループから選択される、もしくは組み合わされるガスであることを特徴とする請求項12に記載の半導体装置の製造方法。
【請求項14】
前記シリコン酸化膜を形成する段階では、前記基板に酸素ラジカルを供給して前記吸着層と反応させ、シリコン酸化膜を形成することを特徴とする請求項12に記載の半導体装置の製造方法。
【請求項15】
前記シリコン酸化膜を被覆する工程は、180℃乃至250℃の範囲で行うことを特徴とする請求項9に記載の半導体装置の製造方法。
【請求項16】
前記シリコン酸化膜を被覆する工程は、アスペクト比3以上の段差を被覆することを特徴とする請求項9に記載の半導体装置の製造方法。
【請求項17】
基板上に、第1の薄膜を形成する工程と、
前記第1の薄膜上に、前記第1の薄膜とは異なる膜からなる第2の薄膜を形成する工程と、
前記第2の薄膜上に、前記第2の薄膜とは異なる膜からなる犠牲膜を形成する工程と、
前記犠牲膜をエッチングにより所望の間隔を持つパターンに加工し、犠牲膜パターンを形成する工程と、
前記犠牲膜パターンに、前記犠牲膜とは異なる膜からなる第3の薄膜を被覆させる工程と、
前記第3の薄膜をエッチングにより前記犠牲膜の側壁上に側壁スペーサーを形成する工程と、
前記犠牲膜を除去する工程と、
前記側壁スペーサーをマスクとして用いて前記第1の薄膜および前記第2の薄膜を加工する工程と、
前記加工された第1の薄膜および前記加工された第2の薄膜を、シリコン含有プリカーサー、酸素含有ガスを前記基板上に間欠的に供給して堆積されるシリコン酸化膜で被覆する工程と、
前記シリコン酸化膜を保護膜として用いて前記シリコン酸化膜上からイオン・インプランテーション法にて、前記基板の表面上に不純物を導入する工程と、
を有する半導体装置の製造方法。
【請求項18】
前記加工された第1の薄膜は高誘電率誘電体ゲート、前記加工された第2の薄膜はメタルゲート電極、第3の薄膜はシリコン酸化膜もしくはシリコン窒化膜であることを特徴とする請求項17に記載の半導体装置の製造方法。
【請求項19】
前記シリコン酸化膜を被覆する工程は、
前記シリコン含有プリカーサーを前記基板に供給して吸着層を形成する段階と、
前記酸素含有ガスのラジカルを前記基板に供給して前記吸着層と反応させ、シリコン酸化膜を形成する段階と、
前記吸着層を形成する段階と、前記塩素除去段階と、前記シリコン酸化膜を形成する段階とを、所望のシリコン酸化膜の膜厚になるまで複数回繰り返すことを有する請求項17に記載の半導体装置の製造方法。
【請求項20】
前記シリコン含有プリカーサーはBTBAS(ビスターシャリブチルアミノシラン)であることを特徴とする請求項19に記載の半導体装置の製造方法。
【請求項21】
前記シリコン酸化膜を形成する段階では前記酸素含有ガスは、酸素、酸化窒素、一酸化二窒素からなるグループから選択される、もしくは組み合わされるガスであることを特徴とする請求項19に記載の半導体装置の製造方法。
【請求項22】
前記シリコン酸化膜を形成する段階では、前記基板に酸素ラジカルを供給して前記吸着層と反応させ、シリコン酸化膜を形成することを特徴とする請求項19に記載の半導体装置の製造方法。
【請求項23】
前記シリコン酸化膜を被覆する工程は、180℃〜250℃の範囲で行うことを特徴とする請求項17に記載の半導体装置の製造方法。
【請求項24】
前記シリコン酸化膜を被覆する工程は、アスペクト比3以上の段差を被覆することを特徴とする請求項19に記載の半導体装置の製造方法。
【請求項1】
基板上に、第1の薄膜を形成する工程と、
前記第1の薄膜上に、前記第1の薄膜とは異なる第2の薄膜を形成する工程と、
前記第2の薄膜上に、前記第2の薄膜とは異なる膜からなる犠牲膜を形成する工程と、
前記犠牲膜をエッチングにより所望の間隔を持つパターンに加工し、犠牲膜パターンを形成する工程と、
シリコン含有プリカーサー、酸素含有ガスを前記基板上に間欠的に供給して、前記犠牲膜パターンにシリコン酸化膜を被覆する工程と、
前記シリコン酸化膜をエッチングにより前記犠牲膜の側壁上に側壁スペーサーを形成する工程と、
前記犠牲膜を除去する工程と、
前記側壁スペーサーをマスクとして用いて前記第1の薄膜および前記第2の薄膜を加工する工程と、
を有する半導体装置の製造方法。
【請求項2】
前記加工された第1の薄膜は高誘電率誘電体ゲート、前記加工された第2の薄膜はメタルゲート電極であることを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記シリコン酸化膜を被覆する工程は、
前記シリコン含有プリカーサーを前記基板に供給して吸着層を形成する段階と、
酸素含有ガスのラジカルを前記基板に供給して前記吸着層と反応させ、シリコン酸化膜を形成する段階と、
前記吸着層を形成する段階と、前記シリコン酸化膜を形成する段階とを、所望のシリコン酸化膜の膜厚になるまで複数回繰り返すこと
を有する請求項1に記載の半導体装置の製造方法。
【請求項4】
前記シリコン含有プリカーサーは、BTBAS(ビスターシャリブチルアミノシラン)であることを特徴とする請求項3に記載の半導体装置の製造方法。
【請求項5】
前記シリコン酸化膜を形成する段階では前記酸素含有ガスは、酸素、酸化窒素、一酸化二窒素からなるグループから選択される、もしくは組み合わされるガスであることを特徴とする請求項3に記載の半導体装置の製造方法。
【請求項6】
前記シリコン酸化膜を形成する段階では、前記基板に酸素ラジカルを供給して前記吸着層と反応させ、シリコン酸化膜を形成することを特徴とする請求項3に記載の半導体装置の製造方法。
【請求項7】
前記シリコン酸化膜を被覆する工程は、180℃乃至250℃の範囲で行うことを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項8】
前記シリコン酸化膜を被覆する工程はアスペクト比3以上の段差を被覆することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項9】
基板上に、第1の薄膜を形成する工程と、
前記第1の薄膜上に、前記第1の薄膜とは異なる第2の薄膜を形成する工程と、
前記第2の薄膜上に、前記第2の薄膜とは異なる膜からなる犠牲膜を形成する工程と、
前記犠牲膜をエッチングにより所望の間隔を持つパターンに加工し、犠牲膜パターンを形成する工程と、
前記犠牲膜パターンに、前記犠牲膜とは異なる膜からなる第3の薄膜を被覆させる工程と、
前記第3の薄膜をエッチングにより前記犠牲膜の側壁上に側壁スペーサーを形成する工程と、
前記犠牲膜を除去する工程と、
前記側壁スペーサーをマスクとして用いて前記第1の薄膜および前記第2の薄膜を加工する工程と、
前記加工された第1の薄膜および前記加工された第2の薄膜に、シリコン含有プリカーサー、酸素含有ガスを前記基板上に間欠的に供給して堆積されるシリコン酸化膜で被覆する工程と、
前記シリコン酸化膜をエッチングにより所望の間隔を持つパターンに加工し、シリコン酸化膜パターンを形成する工程と、
前記シリコン酸化膜パターンをオフセットスペーサーとして用いて前記基板に不純物を導入する工程と、
を有する半導体装置の製造方法。
【請求項10】
前記加工された第1の薄膜は高誘電率誘電体ゲート、前記加工された第2の薄膜はメタルゲート電極、第3の薄膜はシリコン酸化膜もしくはシリコン窒化膜であることを特徴とする請求項9に記載の半導体装置の製造方法。
【請求項11】
前記シリコン酸化膜を被覆する工程は、
前記シリコン含有プリカーサーを前記基板に供給して吸着層を形成する段階と、
前記酸素含有ガスのラジカルを前記基板に供給して前記吸着層と反応させ、シリコン酸化膜を形成する段階と、
前記吸着層を形成する段階と、前記シリコン酸化膜を形成する段階とを、所望のシリコン酸化膜の膜厚になるまで複数回繰り返すこと
を有する請求項9に記載の半導体装置の製造方法。
【請求項12】
前記シリコン含有プリカーサーはBTBAS(ビスターシャリブチルアミノシラン)であることを特徴とする請求項9に記載の半導体装置の製造方法。
【請求項13】
前記シリコン酸化膜を形成する段階では前記酸素含有ガスは、酸素、酸化窒素、一酸化二窒素からなるグループから選択される、もしくは組み合わされるガスであることを特徴とする請求項12に記載の半導体装置の製造方法。
【請求項14】
前記シリコン酸化膜を形成する段階では、前記基板に酸素ラジカルを供給して前記吸着層と反応させ、シリコン酸化膜を形成することを特徴とする請求項12に記載の半導体装置の製造方法。
【請求項15】
前記シリコン酸化膜を被覆する工程は、180℃乃至250℃の範囲で行うことを特徴とする請求項9に記載の半導体装置の製造方法。
【請求項16】
前記シリコン酸化膜を被覆する工程は、アスペクト比3以上の段差を被覆することを特徴とする請求項9に記載の半導体装置の製造方法。
【請求項17】
基板上に、第1の薄膜を形成する工程と、
前記第1の薄膜上に、前記第1の薄膜とは異なる膜からなる第2の薄膜を形成する工程と、
前記第2の薄膜上に、前記第2の薄膜とは異なる膜からなる犠牲膜を形成する工程と、
前記犠牲膜をエッチングにより所望の間隔を持つパターンに加工し、犠牲膜パターンを形成する工程と、
前記犠牲膜パターンに、前記犠牲膜とは異なる膜からなる第3の薄膜を被覆させる工程と、
前記第3の薄膜をエッチングにより前記犠牲膜の側壁上に側壁スペーサーを形成する工程と、
前記犠牲膜を除去する工程と、
前記側壁スペーサーをマスクとして用いて前記第1の薄膜および前記第2の薄膜を加工する工程と、
前記加工された第1の薄膜および前記加工された第2の薄膜を、シリコン含有プリカーサー、酸素含有ガスを前記基板上に間欠的に供給して堆積されるシリコン酸化膜で被覆する工程と、
前記シリコン酸化膜を保護膜として用いて前記シリコン酸化膜上からイオン・インプランテーション法にて、前記基板の表面上に不純物を導入する工程と、
を有する半導体装置の製造方法。
【請求項18】
前記加工された第1の薄膜は高誘電率誘電体ゲート、前記加工された第2の薄膜はメタルゲート電極、第3の薄膜はシリコン酸化膜もしくはシリコン窒化膜であることを特徴とする請求項17に記載の半導体装置の製造方法。
【請求項19】
前記シリコン酸化膜を被覆する工程は、
前記シリコン含有プリカーサーを前記基板に供給して吸着層を形成する段階と、
前記酸素含有ガスのラジカルを前記基板に供給して前記吸着層と反応させ、シリコン酸化膜を形成する段階と、
前記吸着層を形成する段階と、前記塩素除去段階と、前記シリコン酸化膜を形成する段階とを、所望のシリコン酸化膜の膜厚になるまで複数回繰り返すことを有する請求項17に記載の半導体装置の製造方法。
【請求項20】
前記シリコン含有プリカーサーはBTBAS(ビスターシャリブチルアミノシラン)であることを特徴とする請求項19に記載の半導体装置の製造方法。
【請求項21】
前記シリコン酸化膜を形成する段階では前記酸素含有ガスは、酸素、酸化窒素、一酸化二窒素からなるグループから選択される、もしくは組み合わされるガスであることを特徴とする請求項19に記載の半導体装置の製造方法。
【請求項22】
前記シリコン酸化膜を形成する段階では、前記基板に酸素ラジカルを供給して前記吸着層と反応させ、シリコン酸化膜を形成することを特徴とする請求項19に記載の半導体装置の製造方法。
【請求項23】
前記シリコン酸化膜を被覆する工程は、180℃〜250℃の範囲で行うことを特徴とする請求項17に記載の半導体装置の製造方法。
【請求項24】
前記シリコン酸化膜を被覆する工程は、アスペクト比3以上の段差を被覆することを特徴とする請求項19に記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【公開番号】特開2011−40561(P2011−40561A)
【公開日】平成23年2月24日(2011.2.24)
【国際特許分類】
【出願番号】特願2009−186526(P2009−186526)
【出願日】平成21年8月11日(2009.8.11)
【出願人】(000219967)東京エレクトロン株式会社 (5,184)
【Fターム(参考)】
【公開日】平成23年2月24日(2011.2.24)
【国際特許分類】
【出願日】平成21年8月11日(2009.8.11)
【出願人】(000219967)東京エレクトロン株式会社 (5,184)
【Fターム(参考)】
[ Back to top ]