【課題】塗装プロセスを用いた印刷技術により必要な配線やトランジスタ等の素子を形成するにあたり、前記配線の精度を容易に確保することができると共に配線形成に要する時間を短縮することができ、そして、これにより必要な配線やトランジスタ等の素子を実装・搭載した半導体デバイスのトータルのタットタイムを短縮することができる有利な構造の素子内蔵型配線フィルムを提供すること。
【解決手段】長尺の絶縁テープ１もしくは絶縁シート上に微細な配線パターン２を形成した配線フィルム３上に、配線パターン２を構成する配線４の一部を取り込んでトランジスタ、キャパシタ、抵抗等の素子を構成する材料を含有するインクを用いた塗装プロセスを施すことにより、前記素子を直接且つ一体に形成した、素子内蔵型配線フィルム。 （もっと読む）

【課題】微細トランジスタのシリサイド形成工程において、ゲート間容量の増大がなく且つＬ字状スペーサの端部がエッチングされず接合リーク等の不良を防止できるようにする。
【解決手段】 半導体基板１０１上にゲート絶縁膜１０３を介して形成されたゲート電極１０４及びその側面上に形成された第１のサイドウォール１０８及びソースドレイン拡散層１１１を有する第１のトランジスタと、半導体基板上にゲート絶縁膜１０３を介して形成されたゲート電極１０４、その側面上に形成された第１のサイドウォール１０８、及びその外側に形成された第２のサイドウォール１０９を有する第２のトランジスタとを備えている。シリサイド形成領域Ａにおけるゲート電極の上部及びソースドレイン拡散層の上部にはニッケルシリサイド層１１４が形成されており、第１のサイドウォール１０８は、第２のサイドウォール１０９をエッチングする際のエッチング材に対して耐性を有している。 （もっと読む）

【課題】 セルフリミットを発生させるような金属酸化物であっても、その膜厚を制御することが可能となる金属酸化物膜の形成方法を提供すること。
【解決手段】 下地の温度が金属酸化物膜の成膜温度に達する前に、金属原料ガスを下地の表面に供給する工程（１）と、下地の温度を成膜温度以上とし、下地の表面に供給された金属原料ガスと下地の表面の残留水分とを反応させて、下地上に金属酸化物膜を形成する工程（２）と、を具備する。 （もっと読む）

【課題】高誘電率膜のゲート絶縁膜を含むＭＩＳＦＥＴを有する半導体装置に関し、メタルゲート材料の仕事関数と半導体基板の仕事関数との間の関係によって閾値電圧を容易且つ浅い値に制御しうる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板上に酸化シリコンを主体とする第１の絶縁膜を形成し、第１の絶縁膜上に酸化ハフニウムを主体とする第２の絶縁膜を形成し、熱処理を行い第２の絶縁膜上にシリコンを析出させ、シリコン上にシリコンに対して酸化作用を有する第３の絶縁膜を形成し、第３の絶縁膜上に金属膜のゲート電極を形成し、熱処理を行い第３の絶縁膜の酸化作用によってシリコンを酸化させる。 （もっと読む）

【課題】半導体装置の製造において、シリコン窒化膜の含有水素量を低減してメモリ動作の長期信頼性が確保された製造方法を提供する。
【解決手段】半導体装置の製造方法は、表面にシリコン窒化膜１０３が形成されたシリコン基板１０１ａを収容した処理室内の圧力を大気圧よりも低くした状態で処理室内に酸素含有ガスと水素含有ガスとを供給して、シリコン窒化膜１０３の一部を酸化する工程と、シリコン窒化膜１０３の酸化した部分１０４を除去する工程と、を有する。 （もっと読む）

【課題】
【解決手段】半導体ウエハを処理するための方法であって：酸化ランタンまたは酸化ランタニド（例えば、Ｄｙ₂Ｏ₃、Ｐｒ₂Ｏ₃、Ｃｅ₂Ｏ₃）を含む層を準備する工程と；炭酸水である水溶液を供給することにより、酸化ランタンまたは酸化ランタニドを含む層を特定の領域で除去して、酸化ランタンまたは酸化ランタニドを含む層が上に蒸着された表面を露出させる工程とを備える方法が開示されている。 （もっと読む）

【課題】
【解決手段】半導体ウエハを処理するための方法であって：ハフニウムおよび／またはジルコニウムを含む第１の酸化物材料を含む高誘電体層と；前記高誘電体層の上部に蒸着され、ランタン、ランタニド、および／または、アルミニウムを含む第２の酸化物材料を含むキャップ層と、を備えたスタックを準備する工程と；酸化剤を含む水溶液である液体Ａを前記半導体ウエハの表面に供給する工程ＳＡと；工程ＳＡの後に、６未満のｐＨ値の液体である液体Ｂを前記半導体ウエハの前記表面に供給する工程ＳＢと；工程ＳＢの後に、少なくとも１０ｐｐｍのフッ素濃度の酸性水溶液である液体Ｃを前記半導体ウエハの前記表面に供給する工程ＳＣとを備える方法が開示されている。 （もっと読む）

【課題】良質な半導体−酸化物界面を有する電界効果トランジスタおよびその製造方法を提供する。
【解決手段】電界効果トランジスタ１００は、半導体基板１０１と、半導体基板１０１上に形成されたチャネル層１０２と、チャネル層１０２上に形成された電子供給層１０３と、電子供給層１０３内に形成され、Ｐｔを含む半導体層１０６と、半導体層１０６上に形成され、ゲート絶縁膜として機能するペロブスカイト型酸化物層１０７と、ペロブスカイト型酸化物層１０７上に形成されたゲート電極１０８とを備える。 （もっと読む）

【課題】相異なる動作電圧の第１，第２，第３のＭＩＳトランジスタを有する半導体装置において、第１，第２，第３のチャネル拡散層の不純物プロファイルの変動を抑制する。
【解決手段】半導体装置は、第１，第２，第３の活性領域上に第１，第２，第３のゲート絶縁膜１３Ａ，１３Ｂ，１４Ｃを介して形成された第１，第２，第３のゲート電極を有する第１導電型の第１，第２，第３のＭＩＳトランジスタを備えている。第１のゲート絶縁膜１３Ａは、第１のシリコン酸化膜１３ａと第１の高誘電率絶縁膜１５ａとからなる。第２のゲート絶縁膜１３Ｂは、第２のシリコン酸化膜１３ｂと第２の高誘電率絶縁膜１５ｂとからなる。第３のゲート絶縁膜１４Ｃは、第３のシリコン酸化膜１４ｃと第３の高誘電率絶縁膜１５ｃとからなる。第２のシリコン酸化膜１３ｂは、第１のシリコン酸化膜１３ａと同じ膜厚を有し、且つ、第３のシリコン酸化膜１４ｃよりも厚い膜厚を有している。 （もっと読む）

【課題】ポリシリコン・ゲート電極作成のためのエッチング処理時に、クランプによって覆われていたポリサイド層上の層間絶縁膜の膜剥がれが起こりにくい半導体装置の製造方法を提供する。
【解決手段】半導体基板１１０上に、ポリシリコン膜２２０及びタングステン・シリサイド膜２１０をこの順に積層してポリサイド・ゲート電極２３０を形成する。ポリサイド・ゲート電極２３０を含む半導体基板１１０上に、Ｂ濃度が高濃度の下層ＢＰＳＧ膜１４０を第１の成膜速度ｖ１で形成する。下層ＢＰＳＧ膜１４０の上に、Ｂ濃度が下層ＢＰＳＧ膜１４０より低い低濃度の上層ＢＰＳＧ膜１２０を第２の成膜速度ｖ２で形成する。第２の成膜速度は前記第１の成膜速度未満である。 （もっと読む）