半導体素子
【課題】選択的酸化工程を含む金属ゲートパターンを有する半導体素子を提供する。
【解決手段】半導体素子は、半導体基板、半導体基板上に形成されたポリシリコン層、ポリシリコン層上に形成されたバリヤ金属層、及びバリヤ金属層上に形成されたタングステン層を含み、側壁を有する金属ゲートパターンと、金属ゲートパターンの側壁上に形成されたシリコンオキサイド層と、金属ゲートパターンの側壁のシリコンオキサイド層上に形成されたシリコンナイトライド層と、を含む半導体素子であって、金属ゲートパターンは、90nm未満のゲート長を有し、シリコンオキサイド層は、ポリシリコン層の側壁に接触し、シリコンオキサイド層は、第1部分及び第2部分を含むが、第1部分は、ポリシリコン層の側壁の直接上に位置し、第2部分は、タングステン層の側壁上に位置し、第1部分は、第2部分よりさらに厚いことを特徴とする。
【解決手段】半導体素子は、半導体基板、半導体基板上に形成されたポリシリコン層、ポリシリコン層上に形成されたバリヤ金属層、及びバリヤ金属層上に形成されたタングステン層を含み、側壁を有する金属ゲートパターンと、金属ゲートパターンの側壁上に形成されたシリコンオキサイド層と、金属ゲートパターンの側壁のシリコンオキサイド層上に形成されたシリコンナイトライド層と、を含む半導体素子であって、金属ゲートパターンは、90nm未満のゲート長を有し、シリコンオキサイド層は、ポリシリコン層の側壁に接触し、シリコンオキサイド層は、第1部分及び第2部分を含むが、第1部分は、ポリシリコン層の側壁の直接上に位置し、第2部分は、タングステン層の側壁上に位置し、第1部分は、第2部分よりさらに厚いことを特徴とする。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は金属ゲートパターンを有する半導体素子の製造方法に係り、より詳細には比抵抗が非常に低い金属層を含む金属ゲートパターンのエッチング時に発生するダメージをキュアリングするために行われる選択的酸化工程を含む金属ゲートパターンを有する半導体素子の製造方法に関する。
【背景技術】
【0002】
半導体素子の集積度が高まるにつれて個別半導体素子のサイズが急に小さくなり、これにより、信号遅延時間の短縮のために比抵抗が低い物質を幅広く使用するのに至った。特に、ゲートの面抵抗及びゲートスタックの高さを低くするために比抵抗が非常に低い金属系列の物質を利用した金属ゲートに関する研究が活発に進行している。このような研究のうち工程の集積度の側面で実行可能性の大きいタングステン(W)/タングステンナイトライド(WN)/ポリシリコンスタック構造の金属ゲートが開発された。
【0003】
このような金属ゲートスタック構造は、一般にシリコン基板上にゲート絶縁層を形成した後にポリシリコン層、タングステンナイトライド層、タングステン層及びゲートマスク層を順に積層した後、フォトリソグラフィ工程を利用してエッチングマスク層を形成した後にドライエッチングして金属ゲートパターンを形成する。この時、ドライエッチング工程によって露出されたシリコン基板の表面や金属ゲートパターンの側壁に通常的にダメージが発生するため、これをキュアリングするために酸化工程をさらに行う。これをいわゆる「ゲートポリシリコン再酸化工程」という。
【0004】
しかし、一般的なゲートポリシリコン再酸化工程は乾式酸化工程によって行うが、金属ゲートパターンに含まれた金属層であるタングステン層の露出された表面が酸化する問題が発生し、このようなタングステン層の酸化によってゲートの有効断面積が減少して導電ラインであるゲートラインの抵抗値を増加させて信号伝達の遅延を招く。またタングステン層の酸化は金属ゲートパターンの垂直プロファイルを不良にする要因となる。
【0005】
このような問題を克服するために金属ゲートパターンに含まれているタングステン層の酸化を抑制しつつ、ポリシリコン層及びシリコン基板を酸化させる工程が要求されており、このためにH2OとH2との分圧比を利用した選択的酸化工程が開発された。
【0006】
しかし、前記従来の一般的な乾式酸化工程と比較する時、前記選択的酸化工程は水素ガスが豊富な湿式酸化工程であるので、ポリシリコン層に対する酸化が相異なる様相を表している。下記の表1は従来の乾式酸化工程及び従来の湿式工程の選択的酸化工程を各々行った後、シリコン基板及びポリシリコン層の表面に形成される酸化層の厚さを整理したものである。
【0007】
【表1】
【0008】
表1から分かるように、シリコン基板及びポリシリコン層に対して設定厚さ(50Å)を同じにして各々850℃で乾式酸化工程及び湿式の選択的酸化工程を行った結果、乾式酸化工程の場合、ポリシリコン層に形成される酸化層の厚さはシリコン基板上に形成される酸化層の厚さに比べて約2.29倍程度であるが、湿式酸化工程の場合、約3.14倍程度でポリシリコンに対する酸化速度が非常に速いことが分かる。設定厚さを30Åにした場合にも湿式の選択的酸化工程の場合、ポリシリコン層での酸化層がシリコン基板上の酸化層に比べて約3.02倍程度厚いことが分かった。したがって、乾式酸化工程に比べて湿式の選択的酸化工程時にはポリシリコンの酸化が非常によく発生することが分かる。
【0009】
図1は、従来技術による選択的酸化工程を適用した場合、ゲート長によるゲート酸化膜の厚さを示すグラフである。図1を参照すれば、シリコン基板上にゲートオキサイド層及びポリシリコン層を含むゲートパターンについての選択的酸化工程をRTP(Rapid Thermal Process)装備及びファーネス装備で色々な工程条件下で行った結果、ゲート長が180nm以上ではゲートパターンの中央付近でのゲートオキサイド層の厚さが約55Å程度であるが、ゲート長が90nm以下ではゲートオキサイド層の厚さが約85Åないし90Å以上に増加することが分かる。
【0010】
すなわち、ゲート長が短くなる場合、選択的酸化工程を進行すれば、酸化工程時に発生するゲートオキサイド層のバーズビークによるパンチスルーでゲートオキサイド層の厚さが急に増加することを意味する。しかし、図1には示されていないが、基準となる通常の乾式酸化工程の場合にはゲート長が90nmないし100nmでもゲートオキサイド層の厚さの増加が10Å以内に維持されてゲートパンチスルーが湿式工程の選択的酸化工程に比べて微小であることが分かる。
【0011】
したがって、選択的酸化工程は金属ゲートパターンに適用する場合、金属ゲートパターンに含まれた金属層の酸化なしにダメージをキュアリングするために必然的に進行しなければならないが、湿式の選択的酸化工程を進行する場合、増加するゲートオキサイド層の厚さがゲート長によって増加する程度が異なって制御性の側面でも不利であり、このように増加したゲートオキサイドは主にポリシリコン層が酸化したものであるので、ゲートオキサイド層の品質の側面でも望ましくないため、ゲートオキサイド層、特に短いゲート長(Critical Dimension:CD)でのゲートオキサイド層のパンチスルーは可能な限り最小化されなければならない。
【0012】
一方、従来の乾式酸化工程の例として、O2ガス及びNF3ガスの混合ガス下で急速熱処理でポリシリコンゲートを再酸化する技術が特許文献1に記載されている。
【先行技術文献】
【特許文献】
【0013】
【特許文献1】米国特許第5672525号明細書
【特許文献2】特開平11−307774号公報
【特許文献3】特開平06−196497号公報
【特許文献4】特開平11−330468号公報
【特許文献5】特開平10−256183号公報
【特許文献6】特開平10−189605号公報
【発明の概要】
【発明が解決しようとする課題】
【0014】
本発明が解決しようとする課題は、金属ゲートパターンに含まれた金属層の酸化を抑制しつつ、ゲートパターンのエッジにあるシリコン含有物質を選択的に酸化させてダメージを良好にキュアリングできる選択的酸化工程を含む金属ゲートパターンを有する半導体素子の製造方法を提供することである。
【0015】
本発明が解決しようとする他の課題は、金属ゲートパターンのエッジで発生したダメージをキュアリングしつつ、ゲート絶縁層のパンチスルーを防止できる金属ゲートパターンを有する半導体素子の製造方法を提供することである。
【課題を解決するための手段】
【0016】
前記課題を解決するための本発明による金属ゲートパターンを有する半導体素子の製造方法は、シリコン基板上にゲート絶縁層を形成した後、前記ゲート絶縁層が形成されたシリコン基板上に少なくとも金属層を含む金属ゲート物質層を蒸着する。次いで、前記金属ゲート物質層をエッチングして金属ゲートパターンを形成した後、前記金属ゲートパターン上にキャッピング層を形成し、前記金属ゲートパターンを形成するためのエッチング時に発生したダメージをキュアリングするために前記金属ゲートパターンに含まれた前記金属層の酸化を抑制しつつ、シリコンを含有した物質を選択的に酸化させる選択的酸化工程を行う。
【0017】
前記ゲート絶縁層は、シリコンオキサイド(SiO2)、シリコンオキシナイトライド(SiON)、シリコンナイトライド(SiN)、金属酸化物、金属シリケート、高誘電物質のような絶縁性物質層を少なくとも一層以上含む。また、前記金属層は、W、Ni、Co、TaN、Ru−Ta、TiN、Ni−Ti、Ti−Al−N、Zr、Hf、Ti、Ta、Mo、MoN、WN、Ta−Pt、Ta−Tiのうち少なくとも一つ以上を含むことができる。
【0018】
一方、前記金属ゲートパターンは、金属層/バリヤ金属層/ポリシリコン層/ゲート絶縁層、金属層/ポリシリコン層/ゲート絶縁層、金属層/バリヤ金属層/ゲート絶縁層または金属層/ゲート絶縁層のうち何れか一つを含んでなされ、望ましくは前記金属ゲートパターンはゲートマスク層/タングステン層/タングステンナイトライド層/ポリシリコン層/ゲート絶縁層よりなる。
【0019】
前記キャッピング層を形成する段階は、前記金属ゲートパターン内に含まれた前記金属層の酸化が起らないように前記金属ゲートパターンが形成された前記半導体基板の全面にシリコンオキサイド層を形成する段階を含み、前記キャッピング層の前記シリコンオキサイド層は数百Å以下、望ましくは500Å以下に形成できる。
【0020】
前記金属ゲートパターン内に含まれた前記金属層の酸化が起らないように前記金属ゲートパターンが形成された前記半導体基板の全面にシリコンオキサイド層を形成する段階は、前記金属ゲートパターンが形成された前記シリコン基板を蒸着工程が行われる反応チャンバ内にローディングした後、例えば、前記反応チャンバ内に低温で分解できる窒素元素を含む窒素雰囲気ガスを投入して前記反応チャンバ内を窒素雰囲気に形成し、前記反応チャンバ内にシリコンソースガス及び酸素ソースガスを投入して前記金属ゲートパターン上に前記シリコンオキサイド層を蒸着する段階を含みうる。
【0021】
前記窒素雰囲気ガスとして、酸素元素を含まないガスを使用でき、望ましくはアンモニア(NH3)ガスを使用できる。また、前記シリコンソースガスとして、SiH4、Si2H6、DCS、TCS、HCDのうち何れか一つを使用でき、前記酸素ソースガスとして、N2O、NOまたはO2を使用できる。
【0022】
一方、前記シリコンソースガスを前記酸素ソースガスよりも少なくとも先に投入しても、前記シリコンソースガス及び前記酸素ソースガスを同時に投入しても良い。前記窒素雰囲気ガスは前記酸素ソースガスの投入後にその投入を中断しても、前記酸素ソースガスの投入と同時にその投入を中断しても、前記シリコンソースガスまたは酸素ソースガスの投入前にその投入を中断しても良い。
【0023】
一方、前記シリコンオキサイド層を蒸着する段階は、工程圧力が低圧、例えば、0.01ないし500Torr範囲内で行い、工程圧力がこの範囲内となるように排気ポンプのポンピング速度、シリコンソースガス及び酸素ソースガスのような工程ガスの流量を適切に調節できる。
【0024】
また、前記シリコンオキサイド層を蒸着する段階は、少なくとも500℃以上の高温で熱的化学気相蒸着法によって行うことが望ましいが、工程ガスの流量を非常に少なくして蒸着速度を下げる制限された範囲内であれば、リモートプラズマを利用したPECVD法によって行うことができる。
【0025】
前記キャッピング層を形成する段階では、前記シリコンオキサイド層を蒸着した以後、前記シリコンオキサイド層を異方性エッチングして前記金属ゲートパターンの側壁にシリコンオキサイドスペーサを形成する段階をさらに含み、前記シリコンオキサイド層を蒸着した以後、前記シリコンオキサイド層の全面にシリコンナイトライド層を蒸着する段階をさらに含み、前記シリコンナイトライド層を蒸着した以後、前記シリコンナイトライド層を異方性エッチングして前記金属ゲートパターンの側壁に形成された前記シリコンオキサイド層上にシリコンナイトライドスペーサを形成する段階をさらに含むこともある。また、前記キャッピング層を形成する段階は、前記金属ゲートパターン内に含まれた前記金属層の酸化が起らないように前記金属ゲートパターンが形成された前記半導体基板の全面にシリコンナイトライド層を形成する段階を含むことができる。
【0026】
一方、前記選択的酸化工程を行う段階は、H2OとH2との分圧比を利用した湿式酸化工程、望ましくは水素ガスが豊富な湿式酸化工程でありうる。
【0027】
前記選択的酸化工程を行う段階以後に、前記金属ゲートパターンをイオン注入マスクとして前記シリコン基板内に不純物イオンを注入する段階をさらに含み、前記キャッピング層を除去するか、またはそのまま維持しつつ後続工程を行うこともある。
【0028】
本発明によれば、金属層を含む金属ゲートパターンを有する半導体素子に対する再酸化工程の選択的酸化工程を適用する前に前記金属ゲートパターン上にキャッピング層をさらに蒸着した後、選択的酸化工程を進行するためにこのキャッピング層によって選択的酸化工程中に酸化体の拡散が制限されて金属ゲートパターンの形成のためのドライエッチング工程時に発生したゲートパターンエッジでのダメージをキュアリングできるが、ゲート絶縁層のパンチスルーを防止できる。
【発明の効果】
【0029】
本発明によれば、金属ゲートパターン上に酸化工程時に酸化体の拡散を制限できるキャッピング層を金属ゲートパターン内に含まれた金属層の酸化なしに形成した後、選択的酸化工程を行うためにゲートパターンのエッジで発生したエッチングダメージを十分にキュアリングできると同時に金属ゲートパターンの中央に位置するゲート絶縁層の酸化を抑制してゲート絶縁層のパンチスルーを最小化して信頼性のある半導体素子を製造できる。
【0030】
また、本発明によればキャッピング層の形成時、蒸着雰囲気に露出された金属層の表面で金属の酸化が起らないため、金属層の抵抗増加を防止でき、ゲートラインの垂直プロファイルが良好に確保できる。
【図面の簡単な説明】
【0031】
【図1】従来技術による選択的酸化工程を適用した場合、ゲート長によるゲート酸化膜の厚さを示すグラフである。
【図2】本発明の実施例による金属ゲートパターンを有する半導体素子の製造方法を示すフローチャートである。
【図3】本発明の実施例による金属ゲートパターンを有する半導体素子の製造方法を示すフローチャートである。
【図4】本発明の実施例による金属ゲートパターンの一例を示す断面図である。
【図5】本発明の実施例によるキャッピング層の多様な形態を示す断面図である。
【図6】本発明の実施例によるキャッピング層の多様な形態を示す断面図である。
【図7】本発明の実施例によるキャッピング層の多様な形態を示す断面図である。
【図8】本発明の実施例によるキャッピング層の多様な形態を示す断面図である。
【図9】本発明の実施例を適用して製造された半導体素子のセル領域での断面を示す写真である。
【図10】本発明の実施例を適用して製造された半導体素子の周辺領域での断面を示す写真である。
【図11A】従来技術によって選択的酸化工程を行った場合、ゲートエッジでのゲート酸化膜の厚さを示す写真である。
【図11B】従来技術によって選択的酸化工程を行った場合、ゲート中央でのゲート酸化膜の厚さを示す写真である。
【図12A】本発明の実施例によって選択的酸化工程を行った場合、ゲートエッジでのゲート酸化膜の厚さを示す写真である。
【図12B】本発明の実施例によって選択的酸化工程を行った場合、ゲート中央でのゲート酸化膜の厚さを示す写真である。
【発明を実施するための形態】
【0032】
以下、添付した図面を参照して、本発明の望ましい実施例を詳細に説明する。しかし、本発明は多くの相異なる形態に具現でき、ここで説明される実施例に限定されるものと解釈されてはならず、ただこのような実施例はその開示内容を完全にして発明の思想を当業者に十分に伝達するために提供されるものである。図面で、層及び領域の厚さは明瞭性のために誇張されている。同じ参照番号は全体的に同じ要素を表す。層、領域または基板のような要素が他の要素「上」にあると言及される時、これは他の要素上に直接あったり中間要素が介入されることもある。一方、ある要素が他の要素「直接上」にあると言及される時、そこには中間要素が存在しないことを意味する。
【0033】
図2は、本発明の一実施例による金属ゲートパターンを有する半導体素子の製造方法を示すフローチャートであり、図4及び図5は本発明の一実施例による金属ゲートパターンを有する半導体素子の製造方法を示す工程断面図である。
【0034】
図2、図4及び図5を参照して、本発明の一実施例による金属ゲートパターンを有する半導体素子の製造方法を詳細に説明する。
【0035】
まず、比抵抗が低い金属層を少なくとも一つ以上含む金属ゲート物質層を蒸着した(S10)後、フォトリソグラフィ工程によるドライエッチングで金属ゲートパターンを形成する(S20)。すなわち、図4で示されたように、例えば、単結晶シリコンよりなるシリコン基板10上にゲート絶縁層12としてゲート酸化層、第1導電層14としてポリシリコン層、第2導電層16としてタングステンナイトライド層、第3導電層18としてタングステン層、及びゲートマスク層20として絶縁性のシリコンナイトライド層を順次に積層した後、一般的なフォトリソグラフィ工程によってこれら層よりなる金属ゲートパターンを形成する。前記のような金属ゲートパターンの形成はドライエッチング工程によって行われるため、露出されたシリコン基板10の表面及び金属ゲートパターンのエッジには多くのダメージが発生する。
【0036】
本実施例では金属ゲートパターンがゲートマスク層/タングステン層/タングステンナイトライド層/ポリシリコン層/ゲート酸化層で構成されたスタック構造について例示しているが、本発明はここに限定されず、少なくとも金属層を含む多様な形態の金属ゲートパターンを形成できる。例えば、前記金属ゲートパターンは金属層/バリヤ金属層/ポリシリコン層/ゲート絶縁層、金属層/ポリシリコン層/ゲート絶縁層、金属層/バリヤ金属層/ゲート絶縁層または金属層/ゲート絶縁層のうち何れか一つの形態を有するスタック構造に形成でき、各スタック構造の金属層上にはシリコンナイトライドよりなる絶縁性のゲートマスク層が形成される。
【0037】
一方、前記金属ゲートパターンの例で見られるように、本発明が適用される金属ゲートパターンはゲート絶縁層上にポリシリコン層が形成されることがポリシリコン層の再酸化工程という側面で望ましいゲートパターンと言えるが、本発明は必ずしもこれに限定されず、シリコン基板上に金属ゲートパターンが形成される場合であれば、再酸化工程中にシリコン基板の表面で酸化が発生してゲートパターンエッジでのダメージについての所定のキュアリングを達成できるため、ゲート絶縁層上に直接金属層が形成された金属ゲートパターンについても本発明を適用できる。
【0038】
一方、前記金属ゲートパターンで前記ゲート絶縁層12は、SiO2層以外にもSiON、SiN、HfOx、ZrOx、HfAlOxのような金属酸化物、金属シリケート、その他の高誘電物質層のような絶縁性物質層が単層よりなるか、またはこれらの複数層よりなることもある。
【0039】
一方、前記金属層としてはタングステン(W)やタングステンナイトライド(WN)以外にもNi、Co、TaN、Ru−Ta、TiN、Ni−Ti、Ti−Al−N、Zr、Hf、Ti、Ta、Mo、MoN、WN、Ta−Pt、Ta−Tiの比抵抗が小さな物質のうち少なくとも一つで形成することもある。
【0040】
次いで、図2及び図5に示されたように、金属ゲートパターンが形成されたシリコン基板10の全面に第1キャッピング層22を蒸着する(S30)。本発明の実施例で前記第1キャッピング層22としてシリコンオキサイド層を使用したが、シリコンナイトライド層を使用しても良い。また、後述する図7のように第1キャッピング層22としてシリコンオキサイド層、第2キャッピング層24としてシリコンナイトライド層の二重層を使用しても良い。本発明で前記第1キャッピング層22としてシリコンオキサイド層を金属ゲートパターン上に蒸着する場合、金属ゲートパターン内に含まれた金属層の酸化は抑制されなければならない。
【0041】
金属層のタングステンナイトライド層16及びタングステン層18の表面を酸化させずにシリコンオキサイド層を金属ゲートパターン上に形成する望ましい実施例を具体的に説明する。
【0042】
まず、図4に示された金属ゲートパターンが形成されたシリコン基板10を化学気相蒸着工程を行える反応チャンバ内にローディングする。本実施例で使用する前記反応チャンバとしては、枚葉式反応チャンバまたはバッチ式反応チャンバのうち何れかを使用しても良い。また、設備の種類によって最適の工程条件は差があり、これは当業者が適切な条件を設定できる。
【0043】
次いで、前記反応チャンバ内を窒素雰囲気に維持する。前記反応チャンバを窒素雰囲気で維持するために反応チャンバ内に少なくとも窒素元素を含む窒素雰囲気ガスを一定流量で一定時間フローさせる。前記窒素雰囲気ガスとしては低温で分解でき、タングステンのような金属層の酸化が起らないように少なくとも酸素元素を含まないガスを使用し、本実施例ではNH3ガスを使用した。
【0044】
次いで、前記窒素雰囲気で維持される反応チャンバ内にシリコンソースガス及び酸素ソースガスを供給してゲートパターン上にキャッピング層22であるシリコンオキサイド層を形成する。前記シリコンソースガスとしては、SiH4、Si2H6、DCS、TCS、HCDのようなソースガスを使用でき、前記酸素ソースガスとしてはN2O、NOまたはO2を使用できる。本実施例ではシリコンソースガスとしてシランガスを使用し、酸素ソースガスとして酸素ガスを使用した。
【0045】
前記反応チャンバ内を窒素雰囲気で維持する段階とシリコンソースガス及び酸素ソースガスを供給してゲートパターン上にシリコンオキサイド層を形成する段階とについてさらに具体的に説明すれば、アンモニアガスを投入して反応チャンバを窒素雰囲気で維持した後、酸素ガスが反応チャンバ内に投入された後にアンモニアガスの投入を中断する形態、またはアンモニアガスを酸素ガスが反応チャンバ内に投入されると同時にその投入を中断する形態、またはアンモニアガスを酸素ガスが反応チャンバ内に投入される前にその投入を中断する形態にもできる。また、各々シランガスを酸素ガスよりも先に投入しても、シランガス及び酸素ガスを同時に投入しても良い。
【0046】
前記各実施例での工程条件は反応チャンバの種類、サイズ、使用ガスの種類、圧力によって変えられ、本発明の実施例に使われる工程条件は次のようである。すなわち、反応チャンバの設備形態が枚葉式である場合、工程温度は500℃ないし850℃、工程圧力は100Torrないし300Torr、NH3流量は50sccmないし500sccm、SiH4流量は1sccmないし10sccm、N2O流量は500sccmないし5000sccmの範囲の工程条件に設定されるか、または工程温度が500℃ないし850℃、工程圧力が0.1Torrないし3Torr、NH3流量が50sccmないし1000sccm、SiH4流量が1sccmないし50sccm、N2O流量が50sccmないし1000sccmの範囲の工程条件に設定され、設備形態がバッチ式である場合、工程温度は500℃ないし850℃、工程圧力は0.1Torrないし2Torr、NH3流量は50sccmないし1000sccm、DCS流量は5sccmないし200sccm、N2O流量は50sccmないし1000sccmの範囲の工程条件に設定されうる。
【0047】
一方、酸素ソースガスを反応チャンバに投入する前に窒素雰囲気ガスの投入を中断する場合であっても窒素雰囲気ガスの中断時点と酸素ソースガスの投入時点との間の間隔を短くして反応チャンバ内を窒素雰囲気で維持したままシリコンソースガス及び酸素ソースガスを投入することもある。
【0048】
本実施例で前記第1キャッピング層22は、約500Å以下の厚さとなるように形成し、本実施例では約100Å程度に設定して形成した。
【0049】
一方、図6は、本発明の他の実施例を示す図面であって、図5で第1キャッピング層22のシリコンオキサイド層を形成した後、後述する選択的酸化工程を行う前に前記シリコンオキサイド層について異方性エッチング工程を行って金属ゲートパターンの側壁に第1キャッピング層スペーサ22aを形成した実施例を示す。
【0050】
図7は、本発明のさらに他の実施例を示す図面であって、図5に示された第1キャッピング層22であるシリコンオキサイド層上に第2キャッピング層24であるシリコンナイトライド層を形成した場合を示す。図8は、本発明のさらに他の実施例を示す図面であって、図7で第2キャッピング層24であるシリコンナイトライド層について異方性エッチング工程を行って第1キャッピング層22の側壁に第2キャッピング層スペーサ24aを形成した実施例を示す。
【0051】
図6及び図7は、図3によるフローチャートによって形成されたものを示し、金属ゲートパターン上にキャッピング層を蒸着した(S30)後、金属ゲートパターンの側壁にスペーサを形成する段階(S35)をさらに追加する場合の実施例である。
【0052】
また、図2を参照すれば、金属ゲートパターン上にキャッピング層を蒸着(S30)した後、選択的酸化工程を行う(S40)。前記選択的酸化工程は、金属ゲートパターンを形成するためのドライエッチング時にシリコン基板10の露出された表面や金属ゲートパターンのエッジ部分で発生したダメージをキュアリングするためのものであって、前記金属ゲートパターンに含まれた前記タングステン層18またはタングステンナイトライド層16の酸化を抑制しつつシリコンを含有した物質である前記シリコン基板10及びポリシリコン層14の表面を選択的に酸化させる。前記選択的酸化工程は、H2OとH2との分圧比を利用した湿式酸化工程であって、H2が豊富な雰囲気下で行う。
【0053】
次いで、前記キャッピング層22が形成された状態、または前記キャッピング層22だけを除去した状態で金属ゲートパターンをイオン注入マスクとしてシリコン基板10内に不純物イオンを注入して不純物領域、望ましくは低濃度でドーピングされた不純物領域を形成するなど半導体素子の製造過程による後続工程を行う。
【0054】
図9及び図10は、本発明の実施例によってキャッピング層22をシリコンオキサイド層で約100Å程度に形成した後、選択的酸化工程を進行してもタングステン層18及びタングステンナイトライド層16の酸化は発生せず、シリコン基板10及びポリシリコン層14にだけ酸化が起こることを示す走査電子顕微鏡写真である。図9は、半導体メモリー装置でゲートパターンが密集されてゲート長が短いセル領域での断面を示す写真であり、図10はゲートパターンが密集されず、ゲート長が相対的に長い周辺領域での断面を示す写真である。
【0055】
図9及び図10の場合、全て金属ゲートパターン上にシリコンオキサイド層を形成した後、選択的酸化工程を行った後、シリコン基板の全面にポリシリコン層を厚く形成し、シリコン基板を垂直に切断したものである。切断されたシリコン基板はHF処理をし、HF処理を行えばポリシリコンや金属ゲートパターンの他の物質層よりもシリコンオキサイド層が選択的に早くエッチングされる。図9及び図10で、ゲートラインに沿って黒くあらわれる部分はシリコンオキサイド層が蒸着された部分とシリコン基板及びポリシリコン層が酸化された部分とである。
【0056】
図9及び図10から、金属ゲートパターンに含まれた金属層16,18の酸化なしにシリコン基板10及びポリシリコン層14のみ選択的に酸化されたことが分かる。
【0057】
次いで、金属ゲートパターンのエッジでのダメージキュアリング及びゲート絶縁層のパンチスルーの発生の如否を説明する。
【0058】
図11Aは、90nmのゲート長を有する金属ゲートパターンについて従来技術のようにキャッピング層の蒸着なしに選択的酸化工程を行った場合、ゲートパターンのエッジでのゲートオキサイド層の厚さを示す写真であり、図11Bはゲートパターンの中央でのゲートオキサイド層の厚さを各々示す写真である。
【0059】
ゲートパターンのエッジでのゲートオキサイド層は98Åであり、中央でのゲートオキサイド層の厚さは90Åである。選択的酸化工程を行う前のゲートオキサイド層の厚さが55Åであることと比較する時、選択的酸化工程によってゲートオキサイド層のパンチスルーがはげしく発生したことが分かる。
【0060】
これに比べて図12A及び図12Bは、本発明の実施例によって90nmのゲート長を有する金属ゲートパターンについて約100Åのシリコンオキサイド層をキャッピング層として形成した後、図11A及び図11Bと同じ条件下で選択的酸化工程を行った場合、ゲートエッジ及び中央でのゲートオキサイド層の厚さを示す写真である。
【0061】
図12Aに示されたように、ゲートパターンのエッジでのゲートオキサイド層の厚さは91Åであり、図12Bのようにゲートパターンの中央でのゲートオキサイド層の厚さは63Åである。図11A及び図11Bと比較する時、ゲートパターンのエッジではゲートパターンのエッジでのエッチングダメージを十分にキュアリングできる程度にほとんど同じ程度の酸化が起こるが、ゲートパターンの中央ではゲートオキサイド層の厚さの増加が10Å以内であって、ゲートオキサイド層のパンチスルーが最小化されることが分かる。
【0062】
以上本発明の実施例について詳細に説明したが、本発明の技術範囲は前記実施の形態に限定されず、本発明の技術的思想を外れない範囲内で当業者の技術水準によって色々に変更されうる。例えば、前記実施の形態で例示された各層の材料、膜の厚さ、製造工程における各種の工程条件のような具体的な数値は単に一例に過ぎず、反応チャンバの種類及び工程ガスの選択によって工程条件について適切に変更できる。
【0063】
また、本実施例では金属ゲートパターン上にキャッピング層を形成する方法として、反応チャンバをあらかじめ窒素雰囲気で維持した後、シリコンソースガス及び酸素ソースガスを投入してシリコンオキサイド層を形成したが、金属ゲートパターン内に含まれた金属層を酸化させず、金属ゲートパターン上にシリコンオキサイド層を形成する多様な方法を適用できる。具体的には、約400℃ないし550℃の低温でPECVD法によってシリコンオキサイド層を形成する場合であって、このような低温では酸素ガスが分解されないため、タングステン層の酸化が起らず、プラズマを点火してシリコンオキサイド層を蒸着する間にシリコンソースガスであるシランガスもフローされている状態であるので、シリコン及び酸素が反応してタングステンの酸化なしにシリコンオキサイド層が蒸着できる。
【0064】
また、約750℃程度の高温でPECVD法によってシリコンオキサイド層を形成する場合、酸素ガス及びシランガスを同時にフローさせる場合、タングステンの酸化なしにシリコンオキサイド層を蒸着することもある。
【0065】
また、約750℃程度の温度で低圧化学気相蒸着法によってシリコンオキサイド層を形成する場合、SiH4ガスをN2Oガスよりもやや先にフローさせる場合、タングステンの酸化なしにシリコンオキサイド層を蒸着することもある。
【0066】
また、本実施例ではキャッピング層の形成時に枚葉式反応チャンバに対する化学気相蒸着工程について工程条件をあげて説明したが、チャンバの容積が大きいファーネスを使用する場合にもその圧力、温度及び流量を適切に設定して本発明を適用できる。また、本実施例ではたとえば熱的化学気相蒸着法によるシリコンオキサイド層の蒸着について説明したが、工程ガスの流量を非常に少なくしたり、リモートプラズマを利用して蒸着速度を非常に遅くしたりする場合にプラズマを利用した蒸着工程にも適用できる。
【産業上の利用可能性】
【0067】
本発明は金属層やポリシリコン層を含むゲートパターンを有する半導体素子のゲート再酸化工程において、金属層の酸化を防止し、ゲート絶縁層のパンチスルーを防止するために利用される。
【符号の説明】
【0068】
10 基板
12 ゲート絶縁層
14 第1ゲート導電層
16 第2ゲート導電層
18 第3ゲート導電層
20 ゲートマスク層
22 第1キャッピング層
24 第2キャッピング層
22a 第1キャッピング層スペーサ
24a 第2キャッピング層スペーサ
【技術分野】
【0001】
本発明は金属ゲートパターンを有する半導体素子の製造方法に係り、より詳細には比抵抗が非常に低い金属層を含む金属ゲートパターンのエッチング時に発生するダメージをキュアリングするために行われる選択的酸化工程を含む金属ゲートパターンを有する半導体素子の製造方法に関する。
【背景技術】
【0002】
半導体素子の集積度が高まるにつれて個別半導体素子のサイズが急に小さくなり、これにより、信号遅延時間の短縮のために比抵抗が低い物質を幅広く使用するのに至った。特に、ゲートの面抵抗及びゲートスタックの高さを低くするために比抵抗が非常に低い金属系列の物質を利用した金属ゲートに関する研究が活発に進行している。このような研究のうち工程の集積度の側面で実行可能性の大きいタングステン(W)/タングステンナイトライド(WN)/ポリシリコンスタック構造の金属ゲートが開発された。
【0003】
このような金属ゲートスタック構造は、一般にシリコン基板上にゲート絶縁層を形成した後にポリシリコン層、タングステンナイトライド層、タングステン層及びゲートマスク層を順に積層した後、フォトリソグラフィ工程を利用してエッチングマスク層を形成した後にドライエッチングして金属ゲートパターンを形成する。この時、ドライエッチング工程によって露出されたシリコン基板の表面や金属ゲートパターンの側壁に通常的にダメージが発生するため、これをキュアリングするために酸化工程をさらに行う。これをいわゆる「ゲートポリシリコン再酸化工程」という。
【0004】
しかし、一般的なゲートポリシリコン再酸化工程は乾式酸化工程によって行うが、金属ゲートパターンに含まれた金属層であるタングステン層の露出された表面が酸化する問題が発生し、このようなタングステン層の酸化によってゲートの有効断面積が減少して導電ラインであるゲートラインの抵抗値を増加させて信号伝達の遅延を招く。またタングステン層の酸化は金属ゲートパターンの垂直プロファイルを不良にする要因となる。
【0005】
このような問題を克服するために金属ゲートパターンに含まれているタングステン層の酸化を抑制しつつ、ポリシリコン層及びシリコン基板を酸化させる工程が要求されており、このためにH2OとH2との分圧比を利用した選択的酸化工程が開発された。
【0006】
しかし、前記従来の一般的な乾式酸化工程と比較する時、前記選択的酸化工程は水素ガスが豊富な湿式酸化工程であるので、ポリシリコン層に対する酸化が相異なる様相を表している。下記の表1は従来の乾式酸化工程及び従来の湿式工程の選択的酸化工程を各々行った後、シリコン基板及びポリシリコン層の表面に形成される酸化層の厚さを整理したものである。
【0007】
【表1】
【0008】
表1から分かるように、シリコン基板及びポリシリコン層に対して設定厚さ(50Å)を同じにして各々850℃で乾式酸化工程及び湿式の選択的酸化工程を行った結果、乾式酸化工程の場合、ポリシリコン層に形成される酸化層の厚さはシリコン基板上に形成される酸化層の厚さに比べて約2.29倍程度であるが、湿式酸化工程の場合、約3.14倍程度でポリシリコンに対する酸化速度が非常に速いことが分かる。設定厚さを30Åにした場合にも湿式の選択的酸化工程の場合、ポリシリコン層での酸化層がシリコン基板上の酸化層に比べて約3.02倍程度厚いことが分かった。したがって、乾式酸化工程に比べて湿式の選択的酸化工程時にはポリシリコンの酸化が非常によく発生することが分かる。
【0009】
図1は、従来技術による選択的酸化工程を適用した場合、ゲート長によるゲート酸化膜の厚さを示すグラフである。図1を参照すれば、シリコン基板上にゲートオキサイド層及びポリシリコン層を含むゲートパターンについての選択的酸化工程をRTP(Rapid Thermal Process)装備及びファーネス装備で色々な工程条件下で行った結果、ゲート長が180nm以上ではゲートパターンの中央付近でのゲートオキサイド層の厚さが約55Å程度であるが、ゲート長が90nm以下ではゲートオキサイド層の厚さが約85Åないし90Å以上に増加することが分かる。
【0010】
すなわち、ゲート長が短くなる場合、選択的酸化工程を進行すれば、酸化工程時に発生するゲートオキサイド層のバーズビークによるパンチスルーでゲートオキサイド層の厚さが急に増加することを意味する。しかし、図1には示されていないが、基準となる通常の乾式酸化工程の場合にはゲート長が90nmないし100nmでもゲートオキサイド層の厚さの増加が10Å以内に維持されてゲートパンチスルーが湿式工程の選択的酸化工程に比べて微小であることが分かる。
【0011】
したがって、選択的酸化工程は金属ゲートパターンに適用する場合、金属ゲートパターンに含まれた金属層の酸化なしにダメージをキュアリングするために必然的に進行しなければならないが、湿式の選択的酸化工程を進行する場合、増加するゲートオキサイド層の厚さがゲート長によって増加する程度が異なって制御性の側面でも不利であり、このように増加したゲートオキサイドは主にポリシリコン層が酸化したものであるので、ゲートオキサイド層の品質の側面でも望ましくないため、ゲートオキサイド層、特に短いゲート長(Critical Dimension:CD)でのゲートオキサイド層のパンチスルーは可能な限り最小化されなければならない。
【0012】
一方、従来の乾式酸化工程の例として、O2ガス及びNF3ガスの混合ガス下で急速熱処理でポリシリコンゲートを再酸化する技術が特許文献1に記載されている。
【先行技術文献】
【特許文献】
【0013】
【特許文献1】米国特許第5672525号明細書
【特許文献2】特開平11−307774号公報
【特許文献3】特開平06−196497号公報
【特許文献4】特開平11−330468号公報
【特許文献5】特開平10−256183号公報
【特許文献6】特開平10−189605号公報
【発明の概要】
【発明が解決しようとする課題】
【0014】
本発明が解決しようとする課題は、金属ゲートパターンに含まれた金属層の酸化を抑制しつつ、ゲートパターンのエッジにあるシリコン含有物質を選択的に酸化させてダメージを良好にキュアリングできる選択的酸化工程を含む金属ゲートパターンを有する半導体素子の製造方法を提供することである。
【0015】
本発明が解決しようとする他の課題は、金属ゲートパターンのエッジで発生したダメージをキュアリングしつつ、ゲート絶縁層のパンチスルーを防止できる金属ゲートパターンを有する半導体素子の製造方法を提供することである。
【課題を解決するための手段】
【0016】
前記課題を解決するための本発明による金属ゲートパターンを有する半導体素子の製造方法は、シリコン基板上にゲート絶縁層を形成した後、前記ゲート絶縁層が形成されたシリコン基板上に少なくとも金属層を含む金属ゲート物質層を蒸着する。次いで、前記金属ゲート物質層をエッチングして金属ゲートパターンを形成した後、前記金属ゲートパターン上にキャッピング層を形成し、前記金属ゲートパターンを形成するためのエッチング時に発生したダメージをキュアリングするために前記金属ゲートパターンに含まれた前記金属層の酸化を抑制しつつ、シリコンを含有した物質を選択的に酸化させる選択的酸化工程を行う。
【0017】
前記ゲート絶縁層は、シリコンオキサイド(SiO2)、シリコンオキシナイトライド(SiON)、シリコンナイトライド(SiN)、金属酸化物、金属シリケート、高誘電物質のような絶縁性物質層を少なくとも一層以上含む。また、前記金属層は、W、Ni、Co、TaN、Ru−Ta、TiN、Ni−Ti、Ti−Al−N、Zr、Hf、Ti、Ta、Mo、MoN、WN、Ta−Pt、Ta−Tiのうち少なくとも一つ以上を含むことができる。
【0018】
一方、前記金属ゲートパターンは、金属層/バリヤ金属層/ポリシリコン層/ゲート絶縁層、金属層/ポリシリコン層/ゲート絶縁層、金属層/バリヤ金属層/ゲート絶縁層または金属層/ゲート絶縁層のうち何れか一つを含んでなされ、望ましくは前記金属ゲートパターンはゲートマスク層/タングステン層/タングステンナイトライド層/ポリシリコン層/ゲート絶縁層よりなる。
【0019】
前記キャッピング層を形成する段階は、前記金属ゲートパターン内に含まれた前記金属層の酸化が起らないように前記金属ゲートパターンが形成された前記半導体基板の全面にシリコンオキサイド層を形成する段階を含み、前記キャッピング層の前記シリコンオキサイド層は数百Å以下、望ましくは500Å以下に形成できる。
【0020】
前記金属ゲートパターン内に含まれた前記金属層の酸化が起らないように前記金属ゲートパターンが形成された前記半導体基板の全面にシリコンオキサイド層を形成する段階は、前記金属ゲートパターンが形成された前記シリコン基板を蒸着工程が行われる反応チャンバ内にローディングした後、例えば、前記反応チャンバ内に低温で分解できる窒素元素を含む窒素雰囲気ガスを投入して前記反応チャンバ内を窒素雰囲気に形成し、前記反応チャンバ内にシリコンソースガス及び酸素ソースガスを投入して前記金属ゲートパターン上に前記シリコンオキサイド層を蒸着する段階を含みうる。
【0021】
前記窒素雰囲気ガスとして、酸素元素を含まないガスを使用でき、望ましくはアンモニア(NH3)ガスを使用できる。また、前記シリコンソースガスとして、SiH4、Si2H6、DCS、TCS、HCDのうち何れか一つを使用でき、前記酸素ソースガスとして、N2O、NOまたはO2を使用できる。
【0022】
一方、前記シリコンソースガスを前記酸素ソースガスよりも少なくとも先に投入しても、前記シリコンソースガス及び前記酸素ソースガスを同時に投入しても良い。前記窒素雰囲気ガスは前記酸素ソースガスの投入後にその投入を中断しても、前記酸素ソースガスの投入と同時にその投入を中断しても、前記シリコンソースガスまたは酸素ソースガスの投入前にその投入を中断しても良い。
【0023】
一方、前記シリコンオキサイド層を蒸着する段階は、工程圧力が低圧、例えば、0.01ないし500Torr範囲内で行い、工程圧力がこの範囲内となるように排気ポンプのポンピング速度、シリコンソースガス及び酸素ソースガスのような工程ガスの流量を適切に調節できる。
【0024】
また、前記シリコンオキサイド層を蒸着する段階は、少なくとも500℃以上の高温で熱的化学気相蒸着法によって行うことが望ましいが、工程ガスの流量を非常に少なくして蒸着速度を下げる制限された範囲内であれば、リモートプラズマを利用したPECVD法によって行うことができる。
【0025】
前記キャッピング層を形成する段階では、前記シリコンオキサイド層を蒸着した以後、前記シリコンオキサイド層を異方性エッチングして前記金属ゲートパターンの側壁にシリコンオキサイドスペーサを形成する段階をさらに含み、前記シリコンオキサイド層を蒸着した以後、前記シリコンオキサイド層の全面にシリコンナイトライド層を蒸着する段階をさらに含み、前記シリコンナイトライド層を蒸着した以後、前記シリコンナイトライド層を異方性エッチングして前記金属ゲートパターンの側壁に形成された前記シリコンオキサイド層上にシリコンナイトライドスペーサを形成する段階をさらに含むこともある。また、前記キャッピング層を形成する段階は、前記金属ゲートパターン内に含まれた前記金属層の酸化が起らないように前記金属ゲートパターンが形成された前記半導体基板の全面にシリコンナイトライド層を形成する段階を含むことができる。
【0026】
一方、前記選択的酸化工程を行う段階は、H2OとH2との分圧比を利用した湿式酸化工程、望ましくは水素ガスが豊富な湿式酸化工程でありうる。
【0027】
前記選択的酸化工程を行う段階以後に、前記金属ゲートパターンをイオン注入マスクとして前記シリコン基板内に不純物イオンを注入する段階をさらに含み、前記キャッピング層を除去するか、またはそのまま維持しつつ後続工程を行うこともある。
【0028】
本発明によれば、金属層を含む金属ゲートパターンを有する半導体素子に対する再酸化工程の選択的酸化工程を適用する前に前記金属ゲートパターン上にキャッピング層をさらに蒸着した後、選択的酸化工程を進行するためにこのキャッピング層によって選択的酸化工程中に酸化体の拡散が制限されて金属ゲートパターンの形成のためのドライエッチング工程時に発生したゲートパターンエッジでのダメージをキュアリングできるが、ゲート絶縁層のパンチスルーを防止できる。
【発明の効果】
【0029】
本発明によれば、金属ゲートパターン上に酸化工程時に酸化体の拡散を制限できるキャッピング層を金属ゲートパターン内に含まれた金属層の酸化なしに形成した後、選択的酸化工程を行うためにゲートパターンのエッジで発生したエッチングダメージを十分にキュアリングできると同時に金属ゲートパターンの中央に位置するゲート絶縁層の酸化を抑制してゲート絶縁層のパンチスルーを最小化して信頼性のある半導体素子を製造できる。
【0030】
また、本発明によればキャッピング層の形成時、蒸着雰囲気に露出された金属層の表面で金属の酸化が起らないため、金属層の抵抗増加を防止でき、ゲートラインの垂直プロファイルが良好に確保できる。
【図面の簡単な説明】
【0031】
【図1】従来技術による選択的酸化工程を適用した場合、ゲート長によるゲート酸化膜の厚さを示すグラフである。
【図2】本発明の実施例による金属ゲートパターンを有する半導体素子の製造方法を示すフローチャートである。
【図3】本発明の実施例による金属ゲートパターンを有する半導体素子の製造方法を示すフローチャートである。
【図4】本発明の実施例による金属ゲートパターンの一例を示す断面図である。
【図5】本発明の実施例によるキャッピング層の多様な形態を示す断面図である。
【図6】本発明の実施例によるキャッピング層の多様な形態を示す断面図である。
【図7】本発明の実施例によるキャッピング層の多様な形態を示す断面図である。
【図8】本発明の実施例によるキャッピング層の多様な形態を示す断面図である。
【図9】本発明の実施例を適用して製造された半導体素子のセル領域での断面を示す写真である。
【図10】本発明の実施例を適用して製造された半導体素子の周辺領域での断面を示す写真である。
【図11A】従来技術によって選択的酸化工程を行った場合、ゲートエッジでのゲート酸化膜の厚さを示す写真である。
【図11B】従来技術によって選択的酸化工程を行った場合、ゲート中央でのゲート酸化膜の厚さを示す写真である。
【図12A】本発明の実施例によって選択的酸化工程を行った場合、ゲートエッジでのゲート酸化膜の厚さを示す写真である。
【図12B】本発明の実施例によって選択的酸化工程を行った場合、ゲート中央でのゲート酸化膜の厚さを示す写真である。
【発明を実施するための形態】
【0032】
以下、添付した図面を参照して、本発明の望ましい実施例を詳細に説明する。しかし、本発明は多くの相異なる形態に具現でき、ここで説明される実施例に限定されるものと解釈されてはならず、ただこのような実施例はその開示内容を完全にして発明の思想を当業者に十分に伝達するために提供されるものである。図面で、層及び領域の厚さは明瞭性のために誇張されている。同じ参照番号は全体的に同じ要素を表す。層、領域または基板のような要素が他の要素「上」にあると言及される時、これは他の要素上に直接あったり中間要素が介入されることもある。一方、ある要素が他の要素「直接上」にあると言及される時、そこには中間要素が存在しないことを意味する。
【0033】
図2は、本発明の一実施例による金属ゲートパターンを有する半導体素子の製造方法を示すフローチャートであり、図4及び図5は本発明の一実施例による金属ゲートパターンを有する半導体素子の製造方法を示す工程断面図である。
【0034】
図2、図4及び図5を参照して、本発明の一実施例による金属ゲートパターンを有する半導体素子の製造方法を詳細に説明する。
【0035】
まず、比抵抗が低い金属層を少なくとも一つ以上含む金属ゲート物質層を蒸着した(S10)後、フォトリソグラフィ工程によるドライエッチングで金属ゲートパターンを形成する(S20)。すなわち、図4で示されたように、例えば、単結晶シリコンよりなるシリコン基板10上にゲート絶縁層12としてゲート酸化層、第1導電層14としてポリシリコン層、第2導電層16としてタングステンナイトライド層、第3導電層18としてタングステン層、及びゲートマスク層20として絶縁性のシリコンナイトライド層を順次に積層した後、一般的なフォトリソグラフィ工程によってこれら層よりなる金属ゲートパターンを形成する。前記のような金属ゲートパターンの形成はドライエッチング工程によって行われるため、露出されたシリコン基板10の表面及び金属ゲートパターンのエッジには多くのダメージが発生する。
【0036】
本実施例では金属ゲートパターンがゲートマスク層/タングステン層/タングステンナイトライド層/ポリシリコン層/ゲート酸化層で構成されたスタック構造について例示しているが、本発明はここに限定されず、少なくとも金属層を含む多様な形態の金属ゲートパターンを形成できる。例えば、前記金属ゲートパターンは金属層/バリヤ金属層/ポリシリコン層/ゲート絶縁層、金属層/ポリシリコン層/ゲート絶縁層、金属層/バリヤ金属層/ゲート絶縁層または金属層/ゲート絶縁層のうち何れか一つの形態を有するスタック構造に形成でき、各スタック構造の金属層上にはシリコンナイトライドよりなる絶縁性のゲートマスク層が形成される。
【0037】
一方、前記金属ゲートパターンの例で見られるように、本発明が適用される金属ゲートパターンはゲート絶縁層上にポリシリコン層が形成されることがポリシリコン層の再酸化工程という側面で望ましいゲートパターンと言えるが、本発明は必ずしもこれに限定されず、シリコン基板上に金属ゲートパターンが形成される場合であれば、再酸化工程中にシリコン基板の表面で酸化が発生してゲートパターンエッジでのダメージについての所定のキュアリングを達成できるため、ゲート絶縁層上に直接金属層が形成された金属ゲートパターンについても本発明を適用できる。
【0038】
一方、前記金属ゲートパターンで前記ゲート絶縁層12は、SiO2層以外にもSiON、SiN、HfOx、ZrOx、HfAlOxのような金属酸化物、金属シリケート、その他の高誘電物質層のような絶縁性物質層が単層よりなるか、またはこれらの複数層よりなることもある。
【0039】
一方、前記金属層としてはタングステン(W)やタングステンナイトライド(WN)以外にもNi、Co、TaN、Ru−Ta、TiN、Ni−Ti、Ti−Al−N、Zr、Hf、Ti、Ta、Mo、MoN、WN、Ta−Pt、Ta−Tiの比抵抗が小さな物質のうち少なくとも一つで形成することもある。
【0040】
次いで、図2及び図5に示されたように、金属ゲートパターンが形成されたシリコン基板10の全面に第1キャッピング層22を蒸着する(S30)。本発明の実施例で前記第1キャッピング層22としてシリコンオキサイド層を使用したが、シリコンナイトライド層を使用しても良い。また、後述する図7のように第1キャッピング層22としてシリコンオキサイド層、第2キャッピング層24としてシリコンナイトライド層の二重層を使用しても良い。本発明で前記第1キャッピング層22としてシリコンオキサイド層を金属ゲートパターン上に蒸着する場合、金属ゲートパターン内に含まれた金属層の酸化は抑制されなければならない。
【0041】
金属層のタングステンナイトライド層16及びタングステン層18の表面を酸化させずにシリコンオキサイド層を金属ゲートパターン上に形成する望ましい実施例を具体的に説明する。
【0042】
まず、図4に示された金属ゲートパターンが形成されたシリコン基板10を化学気相蒸着工程を行える反応チャンバ内にローディングする。本実施例で使用する前記反応チャンバとしては、枚葉式反応チャンバまたはバッチ式反応チャンバのうち何れかを使用しても良い。また、設備の種類によって最適の工程条件は差があり、これは当業者が適切な条件を設定できる。
【0043】
次いで、前記反応チャンバ内を窒素雰囲気に維持する。前記反応チャンバを窒素雰囲気で維持するために反応チャンバ内に少なくとも窒素元素を含む窒素雰囲気ガスを一定流量で一定時間フローさせる。前記窒素雰囲気ガスとしては低温で分解でき、タングステンのような金属層の酸化が起らないように少なくとも酸素元素を含まないガスを使用し、本実施例ではNH3ガスを使用した。
【0044】
次いで、前記窒素雰囲気で維持される反応チャンバ内にシリコンソースガス及び酸素ソースガスを供給してゲートパターン上にキャッピング層22であるシリコンオキサイド層を形成する。前記シリコンソースガスとしては、SiH4、Si2H6、DCS、TCS、HCDのようなソースガスを使用でき、前記酸素ソースガスとしてはN2O、NOまたはO2を使用できる。本実施例ではシリコンソースガスとしてシランガスを使用し、酸素ソースガスとして酸素ガスを使用した。
【0045】
前記反応チャンバ内を窒素雰囲気で維持する段階とシリコンソースガス及び酸素ソースガスを供給してゲートパターン上にシリコンオキサイド層を形成する段階とについてさらに具体的に説明すれば、アンモニアガスを投入して反応チャンバを窒素雰囲気で維持した後、酸素ガスが反応チャンバ内に投入された後にアンモニアガスの投入を中断する形態、またはアンモニアガスを酸素ガスが反応チャンバ内に投入されると同時にその投入を中断する形態、またはアンモニアガスを酸素ガスが反応チャンバ内に投入される前にその投入を中断する形態にもできる。また、各々シランガスを酸素ガスよりも先に投入しても、シランガス及び酸素ガスを同時に投入しても良い。
【0046】
前記各実施例での工程条件は反応チャンバの種類、サイズ、使用ガスの種類、圧力によって変えられ、本発明の実施例に使われる工程条件は次のようである。すなわち、反応チャンバの設備形態が枚葉式である場合、工程温度は500℃ないし850℃、工程圧力は100Torrないし300Torr、NH3流量は50sccmないし500sccm、SiH4流量は1sccmないし10sccm、N2O流量は500sccmないし5000sccmの範囲の工程条件に設定されるか、または工程温度が500℃ないし850℃、工程圧力が0.1Torrないし3Torr、NH3流量が50sccmないし1000sccm、SiH4流量が1sccmないし50sccm、N2O流量が50sccmないし1000sccmの範囲の工程条件に設定され、設備形態がバッチ式である場合、工程温度は500℃ないし850℃、工程圧力は0.1Torrないし2Torr、NH3流量は50sccmないし1000sccm、DCS流量は5sccmないし200sccm、N2O流量は50sccmないし1000sccmの範囲の工程条件に設定されうる。
【0047】
一方、酸素ソースガスを反応チャンバに投入する前に窒素雰囲気ガスの投入を中断する場合であっても窒素雰囲気ガスの中断時点と酸素ソースガスの投入時点との間の間隔を短くして反応チャンバ内を窒素雰囲気で維持したままシリコンソースガス及び酸素ソースガスを投入することもある。
【0048】
本実施例で前記第1キャッピング層22は、約500Å以下の厚さとなるように形成し、本実施例では約100Å程度に設定して形成した。
【0049】
一方、図6は、本発明の他の実施例を示す図面であって、図5で第1キャッピング層22のシリコンオキサイド層を形成した後、後述する選択的酸化工程を行う前に前記シリコンオキサイド層について異方性エッチング工程を行って金属ゲートパターンの側壁に第1キャッピング層スペーサ22aを形成した実施例を示す。
【0050】
図7は、本発明のさらに他の実施例を示す図面であって、図5に示された第1キャッピング層22であるシリコンオキサイド層上に第2キャッピング層24であるシリコンナイトライド層を形成した場合を示す。図8は、本発明のさらに他の実施例を示す図面であって、図7で第2キャッピング層24であるシリコンナイトライド層について異方性エッチング工程を行って第1キャッピング層22の側壁に第2キャッピング層スペーサ24aを形成した実施例を示す。
【0051】
図6及び図7は、図3によるフローチャートによって形成されたものを示し、金属ゲートパターン上にキャッピング層を蒸着した(S30)後、金属ゲートパターンの側壁にスペーサを形成する段階(S35)をさらに追加する場合の実施例である。
【0052】
また、図2を参照すれば、金属ゲートパターン上にキャッピング層を蒸着(S30)した後、選択的酸化工程を行う(S40)。前記選択的酸化工程は、金属ゲートパターンを形成するためのドライエッチング時にシリコン基板10の露出された表面や金属ゲートパターンのエッジ部分で発生したダメージをキュアリングするためのものであって、前記金属ゲートパターンに含まれた前記タングステン層18またはタングステンナイトライド層16の酸化を抑制しつつシリコンを含有した物質である前記シリコン基板10及びポリシリコン層14の表面を選択的に酸化させる。前記選択的酸化工程は、H2OとH2との分圧比を利用した湿式酸化工程であって、H2が豊富な雰囲気下で行う。
【0053】
次いで、前記キャッピング層22が形成された状態、または前記キャッピング層22だけを除去した状態で金属ゲートパターンをイオン注入マスクとしてシリコン基板10内に不純物イオンを注入して不純物領域、望ましくは低濃度でドーピングされた不純物領域を形成するなど半導体素子の製造過程による後続工程を行う。
【0054】
図9及び図10は、本発明の実施例によってキャッピング層22をシリコンオキサイド層で約100Å程度に形成した後、選択的酸化工程を進行してもタングステン層18及びタングステンナイトライド層16の酸化は発生せず、シリコン基板10及びポリシリコン層14にだけ酸化が起こることを示す走査電子顕微鏡写真である。図9は、半導体メモリー装置でゲートパターンが密集されてゲート長が短いセル領域での断面を示す写真であり、図10はゲートパターンが密集されず、ゲート長が相対的に長い周辺領域での断面を示す写真である。
【0055】
図9及び図10の場合、全て金属ゲートパターン上にシリコンオキサイド層を形成した後、選択的酸化工程を行った後、シリコン基板の全面にポリシリコン層を厚く形成し、シリコン基板を垂直に切断したものである。切断されたシリコン基板はHF処理をし、HF処理を行えばポリシリコンや金属ゲートパターンの他の物質層よりもシリコンオキサイド層が選択的に早くエッチングされる。図9及び図10で、ゲートラインに沿って黒くあらわれる部分はシリコンオキサイド層が蒸着された部分とシリコン基板及びポリシリコン層が酸化された部分とである。
【0056】
図9及び図10から、金属ゲートパターンに含まれた金属層16,18の酸化なしにシリコン基板10及びポリシリコン層14のみ選択的に酸化されたことが分かる。
【0057】
次いで、金属ゲートパターンのエッジでのダメージキュアリング及びゲート絶縁層のパンチスルーの発生の如否を説明する。
【0058】
図11Aは、90nmのゲート長を有する金属ゲートパターンについて従来技術のようにキャッピング層の蒸着なしに選択的酸化工程を行った場合、ゲートパターンのエッジでのゲートオキサイド層の厚さを示す写真であり、図11Bはゲートパターンの中央でのゲートオキサイド層の厚さを各々示す写真である。
【0059】
ゲートパターンのエッジでのゲートオキサイド層は98Åであり、中央でのゲートオキサイド層の厚さは90Åである。選択的酸化工程を行う前のゲートオキサイド層の厚さが55Åであることと比較する時、選択的酸化工程によってゲートオキサイド層のパンチスルーがはげしく発生したことが分かる。
【0060】
これに比べて図12A及び図12Bは、本発明の実施例によって90nmのゲート長を有する金属ゲートパターンについて約100Åのシリコンオキサイド層をキャッピング層として形成した後、図11A及び図11Bと同じ条件下で選択的酸化工程を行った場合、ゲートエッジ及び中央でのゲートオキサイド層の厚さを示す写真である。
【0061】
図12Aに示されたように、ゲートパターンのエッジでのゲートオキサイド層の厚さは91Åであり、図12Bのようにゲートパターンの中央でのゲートオキサイド層の厚さは63Åである。図11A及び図11Bと比較する時、ゲートパターンのエッジではゲートパターンのエッジでのエッチングダメージを十分にキュアリングできる程度にほとんど同じ程度の酸化が起こるが、ゲートパターンの中央ではゲートオキサイド層の厚さの増加が10Å以内であって、ゲートオキサイド層のパンチスルーが最小化されることが分かる。
【0062】
以上本発明の実施例について詳細に説明したが、本発明の技術範囲は前記実施の形態に限定されず、本発明の技術的思想を外れない範囲内で当業者の技術水準によって色々に変更されうる。例えば、前記実施の形態で例示された各層の材料、膜の厚さ、製造工程における各種の工程条件のような具体的な数値は単に一例に過ぎず、反応チャンバの種類及び工程ガスの選択によって工程条件について適切に変更できる。
【0063】
また、本実施例では金属ゲートパターン上にキャッピング層を形成する方法として、反応チャンバをあらかじめ窒素雰囲気で維持した後、シリコンソースガス及び酸素ソースガスを投入してシリコンオキサイド層を形成したが、金属ゲートパターン内に含まれた金属層を酸化させず、金属ゲートパターン上にシリコンオキサイド層を形成する多様な方法を適用できる。具体的には、約400℃ないし550℃の低温でPECVD法によってシリコンオキサイド層を形成する場合であって、このような低温では酸素ガスが分解されないため、タングステン層の酸化が起らず、プラズマを点火してシリコンオキサイド層を蒸着する間にシリコンソースガスであるシランガスもフローされている状態であるので、シリコン及び酸素が反応してタングステンの酸化なしにシリコンオキサイド層が蒸着できる。
【0064】
また、約750℃程度の高温でPECVD法によってシリコンオキサイド層を形成する場合、酸素ガス及びシランガスを同時にフローさせる場合、タングステンの酸化なしにシリコンオキサイド層を蒸着することもある。
【0065】
また、約750℃程度の温度で低圧化学気相蒸着法によってシリコンオキサイド層を形成する場合、SiH4ガスをN2Oガスよりもやや先にフローさせる場合、タングステンの酸化なしにシリコンオキサイド層を蒸着することもある。
【0066】
また、本実施例ではキャッピング層の形成時に枚葉式反応チャンバに対する化学気相蒸着工程について工程条件をあげて説明したが、チャンバの容積が大きいファーネスを使用する場合にもその圧力、温度及び流量を適切に設定して本発明を適用できる。また、本実施例ではたとえば熱的化学気相蒸着法によるシリコンオキサイド層の蒸着について説明したが、工程ガスの流量を非常に少なくしたり、リモートプラズマを利用して蒸着速度を非常に遅くしたりする場合にプラズマを利用した蒸着工程にも適用できる。
【産業上の利用可能性】
【0067】
本発明は金属層やポリシリコン層を含むゲートパターンを有する半導体素子のゲート再酸化工程において、金属層の酸化を防止し、ゲート絶縁層のパンチスルーを防止するために利用される。
【符号の説明】
【0068】
10 基板
12 ゲート絶縁層
14 第1ゲート導電層
16 第2ゲート導電層
18 第3ゲート導電層
20 ゲートマスク層
22 第1キャッピング層
24 第2キャッピング層
22a 第1キャッピング層スペーサ
24a 第2キャッピング層スペーサ
【特許請求の範囲】
【請求項1】
半導体基板と、
前記半導体基板上に形成されたポリシリコン層、前記ポリシリコン層上に形成されたバリヤ金属層、及び前記バリヤ金属層上に形成されたタングステン層を含み、側壁を有する金属ゲートパターンと、
前記金属ゲートパターンの側壁上に形成されたシリコンオキサイド層と、
前記金属ゲートパターンの側壁のシリコンオキサイド層上に形成されたシリコンナイトライド層と、を含む半導体素子であって、
前記金属ゲートパターンは、90nm未満のゲート長を有し、
前記シリコンオキサイド層は、前記ポリシリコン層の側壁に接触し、
前記シリコンオキサイド層は、第1部分及び第2部分を含むが、前記第1部分は、前記ポリシリコン層の側壁の直接上に位置し、前記第2部分は、前記タングステン層の側壁上に位置し、前記第1部分は、前記第2部分よりさらに厚いことを特徴とする半導体素子。
【請求項2】
前記第1部分は、前記ポリシリコン層の側壁の直接上に位置する前記シリコンオキサイド層を実質的に全部含むことを特徴とする請求項1に記載の半導体素子。
【請求項3】
前記第1部分は、前記金属ゲートパターンの垂直断面に位置する前記ポリシリコン層の側壁の直接上に位置するシリコンオキサイド層を実質的に全部含むことを特徴とする請求項1に記載の半導体素子。
【請求項4】
前記バリヤ金属層は、WN、TaN及びTiNからなる群から選択される物質を含むことを特徴とする請求項1に記載の半導体素子。
【請求項5】
前記シリコンオキサイド層は、150Å未満の厚さを有することを特徴とする請求項4に記載の半導体素子。
【請求項6】
前記シリコンオキサイド層は、蒸着を含む方法によって形成されることを特徴とする請求項5に記載の半導体素子。
【請求項7】
前記ポリシリコン層と前記半導体基板との間に介在されるゲート絶縁膜をさらに含み、前記ゲート絶縁膜の厚さは10Å以下に変化することを特徴とする請求項1に記載の半導体素子。
【請求項8】
前記ポリシリコン層の下に位置する前記ゲート絶縁膜は、再酸化工程を含む工程によって形成されることを特徴とする請求項7に記載の半導体素子。
【請求項9】
半導体基板と、
ポリシリコン層、前記ポリシリコン層上に形成され、窒素を含むバリヤ金属層、前記バリヤ金属層上に形成されるタングステン層を含み、側壁を有する金属ゲートパターンと、
前記ポリシリコン層と前記シリコン基板との間に介在されるゲートオキサイドと、
前記金属ゲートパターンの側壁上に形成されるシリコンオキサイド層と、
前記金属ゲートパターンで前記シリコンオキサイド層上に形成されたシリコンナイトライド層と、を含む半導体素子であって、
前記金属ゲートパターンは、90nm未満のゲート長を有し、
前記シリコンオキサイド層は、前記ポリシリコン層の側壁に接触し、
前記シリコンオキサイド層は、第1部分及び第2部分を含むが、前記第1部分は、前記ポリシリコン層の側壁の直接上に位置し、前記第2部分は、前記タングステン層の側壁上に位置し、前記第1部分は、前記第2部分よりさらに厚く、
前記ポリシリコン層と前記シリコン基板との間に介在されたゲートオキサイドは、再酸化工程によって形成された第1部分を含み、前記第1部分は、前記再酸化工程によって10Å以下に増加された厚さを有する部分を含むことを特徴とする半導体素子。
【請求項10】
シリコン基板上に所定の初期厚さを有するゲート絶縁層を形成する段階と、
前記ゲート絶縁層上にポリシリコン層を形成する段階と、
前記ポリシリコン層上にバリヤ金属層を形成する段階と、
前記バリヤ金属層上にタングステン層を形成する段階と、
前記ポリシリコン層、前記バリヤ金属層及び前記タングステン層をパターニングすることによって、側壁を含む金属ゲートパターンを形成する段階と、
前記金属ゲートパターンの上部と側壁上にキャッピング層を形成する段階と、
前記金属ゲートパターンの側壁上にシリコンオキサイドを形成するために、前記金属ゲートパターンの側壁で少なくとも前記ポリシリコン層を酸化させる間に、前記ゲート絶縁層を酸化させる段階と、
前記シリコンオキサイド上にシリコンナイトライド層を形成する段階と、を含む段階によって形成された半導体素子であって、
前記シリコンオキサイドは、前記ポリシリコン層の側壁に接触し、
前記シリコンオキサイド層は、第1部分及び第2部分を含むが、前記第1部分は、前記ポリシリコン層の側壁の直接上に位置し、前記第2部分は、前記タングステン層の側壁上に位置し、前記第1部分は、前記第2部分よりさらに厚いことを特徴とする半導体素子。
【請求項11】
前記金属ゲートパターンの側壁で少なくとも前記ポリシリコン層を酸化させる間に、前記ゲート絶縁層を酸化させる段階は、前記キャッピング層を形成する段階以後に行われたことを特徴とする請求項10に記載の半導体素子。
【請求項12】
前記金属ゲートパターンの上部で、前記キャッピング層が前記タングステン層の直接上に形成されたことを特徴とする請求項10に記載の半導体素子。
【請求項13】
前記キャッピング層は、単一物質からなったことを特徴とする請求項12に記載の半導体素子。
【請求項14】
前記バリヤ金属層は、WN、TaN及びTiNからなる群から選択される物質を含むことを特徴とする請求項10に記載の半導体素子。
【請求項15】
前記酸化工程が、O2及びH2雰囲気で行われたことを特徴とする請求項14に記載の半導体素子。
【請求項16】
シリコン基板上に所定の初期厚さを有するゲート絶縁層を形成する段階と、
前記ゲート絶縁層上にポリシリコン層を形成する段階と、
前記ポリシリコン層上にバリヤ金属層を形成する段階と、
前記バリヤ金属層上に金属層を形成する段階と、
前記ポリシリコン層、前記バリヤ金属層及び前記金属層をパターニングすることによって、金属ゲートパターンを形成する段階と、
前記ポリシリコン層、前記バリヤ金属層及び前記金属層の側壁を含む前記金属ゲートパターンの側壁上に側壁絶縁層を形成する段階と、
前記金属ゲートパターンの側壁で前記ポリシリコン層上にシリコンオキサイド層を形成するために、前記金属ゲートパターンの側壁で前記ポリシリコン層を酸化させる間に、前記ゲート絶縁層を酸化させる段階と、
前記シリコンオキサイド層上にシリコンナイトライドを形成する段階と、
絶縁スペーサを形成するために前記シリコンナイトライドをパターニングする段階と、
によって製造され、90nm未満のゲート長を有する金属ゲート構造物を含み、
前記ポリシリコン層と前記シリコン基板との間に介在されたゲートオキサイド層の一部は、前記ゲート絶縁層の酸化によって形成され、シリコンオキサイド層に隣接して位置する第1部分、及び前記ゲート絶縁層を酸化させる段階によって実質的に影響を受けず、前記金属ゲートパターンの中心に位置する第2部分を含み、
前記シリコンオキサイド層は、第1部分及び第2部分を含むが、前記第1部分は、前記ポリシリコン層の側壁の直接上に位置し、前記第2部分は、前記タングステン層の側壁上に位置し、前記第1部分は、前記第2部分よりさらに厚いことを特徴とする半導体素子。
【請求項17】
前記側壁絶縁層は、SiOx、SiNx及びSiONからなる群から選択される物質を含むことを特徴とする請求項16に記載の半導体素子。
【請求項18】
前記酸化させる段階は、前記側壁絶縁層を形成する段階以後に行われることを特徴とする請求項16に記載の半導体素子。
【請求項19】
前記側壁絶縁層は、前記金属層の上部表面及び側部表面の直接上に均質な単一物質を含むことを特徴とする請求項18に記載の半導体素子。
【請求項20】
半導体基板と、
前記半導体基板上に形成されたゲートオキサイドと、
前記ゲートオキサイド上に形成された金属ゲートパターンであって、ポリシリコン層、前記ポリシリコン層上に形成され、窒素を含むバリヤ金属層、及び前記バリヤ金属層上に形成されたタングステン層を含み、側壁を有する金属ゲートパターンと、
前記金属ゲートパターンの側壁上に形成されたシリコンオキサイド層と、
前記シリコンオキサイド層上に形成されたシリコンナイトライド層と、
を含む半導体素子であって、
前記金属ゲートパターンは、90nm未満のゲート長を有し、
前記シリコンオキサイド層は、前記ポリシリコン層の側壁に接触し、
前記ポリシリコン層の側壁上に形成されたシリコンオキサイド層の部分は、前記タングステン層の側壁上に形成されたシリコンオキサイド層の部分より厚く、
前記ポリシリコン層と前記シリコン基板との間に介在されたゲートオキサイドは、再酸化工程によって形成され、前記シリコンオキサイド層に隣接して位置する第1部分、及び前記第1部分に比べて、前記再酸化工程によって実質的に影響を受けず、前記金属ゲートパターンの中心部に位置する第2部分を含むことを特徴とする半導体素子。
【請求項1】
半導体基板と、
前記半導体基板上に形成されたポリシリコン層、前記ポリシリコン層上に形成されたバリヤ金属層、及び前記バリヤ金属層上に形成されたタングステン層を含み、側壁を有する金属ゲートパターンと、
前記金属ゲートパターンの側壁上に形成されたシリコンオキサイド層と、
前記金属ゲートパターンの側壁のシリコンオキサイド層上に形成されたシリコンナイトライド層と、を含む半導体素子であって、
前記金属ゲートパターンは、90nm未満のゲート長を有し、
前記シリコンオキサイド層は、前記ポリシリコン層の側壁に接触し、
前記シリコンオキサイド層は、第1部分及び第2部分を含むが、前記第1部分は、前記ポリシリコン層の側壁の直接上に位置し、前記第2部分は、前記タングステン層の側壁上に位置し、前記第1部分は、前記第2部分よりさらに厚いことを特徴とする半導体素子。
【請求項2】
前記第1部分は、前記ポリシリコン層の側壁の直接上に位置する前記シリコンオキサイド層を実質的に全部含むことを特徴とする請求項1に記載の半導体素子。
【請求項3】
前記第1部分は、前記金属ゲートパターンの垂直断面に位置する前記ポリシリコン層の側壁の直接上に位置するシリコンオキサイド層を実質的に全部含むことを特徴とする請求項1に記載の半導体素子。
【請求項4】
前記バリヤ金属層は、WN、TaN及びTiNからなる群から選択される物質を含むことを特徴とする請求項1に記載の半導体素子。
【請求項5】
前記シリコンオキサイド層は、150Å未満の厚さを有することを特徴とする請求項4に記載の半導体素子。
【請求項6】
前記シリコンオキサイド層は、蒸着を含む方法によって形成されることを特徴とする請求項5に記載の半導体素子。
【請求項7】
前記ポリシリコン層と前記半導体基板との間に介在されるゲート絶縁膜をさらに含み、前記ゲート絶縁膜の厚さは10Å以下に変化することを特徴とする請求項1に記載の半導体素子。
【請求項8】
前記ポリシリコン層の下に位置する前記ゲート絶縁膜は、再酸化工程を含む工程によって形成されることを特徴とする請求項7に記載の半導体素子。
【請求項9】
半導体基板と、
ポリシリコン層、前記ポリシリコン層上に形成され、窒素を含むバリヤ金属層、前記バリヤ金属層上に形成されるタングステン層を含み、側壁を有する金属ゲートパターンと、
前記ポリシリコン層と前記シリコン基板との間に介在されるゲートオキサイドと、
前記金属ゲートパターンの側壁上に形成されるシリコンオキサイド層と、
前記金属ゲートパターンで前記シリコンオキサイド層上に形成されたシリコンナイトライド層と、を含む半導体素子であって、
前記金属ゲートパターンは、90nm未満のゲート長を有し、
前記シリコンオキサイド層は、前記ポリシリコン層の側壁に接触し、
前記シリコンオキサイド層は、第1部分及び第2部分を含むが、前記第1部分は、前記ポリシリコン層の側壁の直接上に位置し、前記第2部分は、前記タングステン層の側壁上に位置し、前記第1部分は、前記第2部分よりさらに厚く、
前記ポリシリコン層と前記シリコン基板との間に介在されたゲートオキサイドは、再酸化工程によって形成された第1部分を含み、前記第1部分は、前記再酸化工程によって10Å以下に増加された厚さを有する部分を含むことを特徴とする半導体素子。
【請求項10】
シリコン基板上に所定の初期厚さを有するゲート絶縁層を形成する段階と、
前記ゲート絶縁層上にポリシリコン層を形成する段階と、
前記ポリシリコン層上にバリヤ金属層を形成する段階と、
前記バリヤ金属層上にタングステン層を形成する段階と、
前記ポリシリコン層、前記バリヤ金属層及び前記タングステン層をパターニングすることによって、側壁を含む金属ゲートパターンを形成する段階と、
前記金属ゲートパターンの上部と側壁上にキャッピング層を形成する段階と、
前記金属ゲートパターンの側壁上にシリコンオキサイドを形成するために、前記金属ゲートパターンの側壁で少なくとも前記ポリシリコン層を酸化させる間に、前記ゲート絶縁層を酸化させる段階と、
前記シリコンオキサイド上にシリコンナイトライド層を形成する段階と、を含む段階によって形成された半導体素子であって、
前記シリコンオキサイドは、前記ポリシリコン層の側壁に接触し、
前記シリコンオキサイド層は、第1部分及び第2部分を含むが、前記第1部分は、前記ポリシリコン層の側壁の直接上に位置し、前記第2部分は、前記タングステン層の側壁上に位置し、前記第1部分は、前記第2部分よりさらに厚いことを特徴とする半導体素子。
【請求項11】
前記金属ゲートパターンの側壁で少なくとも前記ポリシリコン層を酸化させる間に、前記ゲート絶縁層を酸化させる段階は、前記キャッピング層を形成する段階以後に行われたことを特徴とする請求項10に記載の半導体素子。
【請求項12】
前記金属ゲートパターンの上部で、前記キャッピング層が前記タングステン層の直接上に形成されたことを特徴とする請求項10に記載の半導体素子。
【請求項13】
前記キャッピング層は、単一物質からなったことを特徴とする請求項12に記載の半導体素子。
【請求項14】
前記バリヤ金属層は、WN、TaN及びTiNからなる群から選択される物質を含むことを特徴とする請求項10に記載の半導体素子。
【請求項15】
前記酸化工程が、O2及びH2雰囲気で行われたことを特徴とする請求項14に記載の半導体素子。
【請求項16】
シリコン基板上に所定の初期厚さを有するゲート絶縁層を形成する段階と、
前記ゲート絶縁層上にポリシリコン層を形成する段階と、
前記ポリシリコン層上にバリヤ金属層を形成する段階と、
前記バリヤ金属層上に金属層を形成する段階と、
前記ポリシリコン層、前記バリヤ金属層及び前記金属層をパターニングすることによって、金属ゲートパターンを形成する段階と、
前記ポリシリコン層、前記バリヤ金属層及び前記金属層の側壁を含む前記金属ゲートパターンの側壁上に側壁絶縁層を形成する段階と、
前記金属ゲートパターンの側壁で前記ポリシリコン層上にシリコンオキサイド層を形成するために、前記金属ゲートパターンの側壁で前記ポリシリコン層を酸化させる間に、前記ゲート絶縁層を酸化させる段階と、
前記シリコンオキサイド層上にシリコンナイトライドを形成する段階と、
絶縁スペーサを形成するために前記シリコンナイトライドをパターニングする段階と、
によって製造され、90nm未満のゲート長を有する金属ゲート構造物を含み、
前記ポリシリコン層と前記シリコン基板との間に介在されたゲートオキサイド層の一部は、前記ゲート絶縁層の酸化によって形成され、シリコンオキサイド層に隣接して位置する第1部分、及び前記ゲート絶縁層を酸化させる段階によって実質的に影響を受けず、前記金属ゲートパターンの中心に位置する第2部分を含み、
前記シリコンオキサイド層は、第1部分及び第2部分を含むが、前記第1部分は、前記ポリシリコン層の側壁の直接上に位置し、前記第2部分は、前記タングステン層の側壁上に位置し、前記第1部分は、前記第2部分よりさらに厚いことを特徴とする半導体素子。
【請求項17】
前記側壁絶縁層は、SiOx、SiNx及びSiONからなる群から選択される物質を含むことを特徴とする請求項16に記載の半導体素子。
【請求項18】
前記酸化させる段階は、前記側壁絶縁層を形成する段階以後に行われることを特徴とする請求項16に記載の半導体素子。
【請求項19】
前記側壁絶縁層は、前記金属層の上部表面及び側部表面の直接上に均質な単一物質を含むことを特徴とする請求項18に記載の半導体素子。
【請求項20】
半導体基板と、
前記半導体基板上に形成されたゲートオキサイドと、
前記ゲートオキサイド上に形成された金属ゲートパターンであって、ポリシリコン層、前記ポリシリコン層上に形成され、窒素を含むバリヤ金属層、及び前記バリヤ金属層上に形成されたタングステン層を含み、側壁を有する金属ゲートパターンと、
前記金属ゲートパターンの側壁上に形成されたシリコンオキサイド層と、
前記シリコンオキサイド層上に形成されたシリコンナイトライド層と、
を含む半導体素子であって、
前記金属ゲートパターンは、90nm未満のゲート長を有し、
前記シリコンオキサイド層は、前記ポリシリコン層の側壁に接触し、
前記ポリシリコン層の側壁上に形成されたシリコンオキサイド層の部分は、前記タングステン層の側壁上に形成されたシリコンオキサイド層の部分より厚く、
前記ポリシリコン層と前記シリコン基板との間に介在されたゲートオキサイドは、再酸化工程によって形成され、前記シリコンオキサイド層に隣接して位置する第1部分、及び前記第1部分に比べて、前記再酸化工程によって実質的に影響を受けず、前記金属ゲートパターンの中心部に位置する第2部分を含むことを特徴とする半導体素子。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11A】
【図11B】
【図12A】
【図12B】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11A】
【図11B】
【図12A】
【図12B】
【公開番号】特開2011−258977(P2011−258977A)
【公開日】平成23年12月22日(2011.12.22)
【国際特許分類】
【出願番号】特願2011−179112(P2011−179112)
【出願日】平成23年8月18日(2011.8.18)
【分割の表示】特願2003−313274(P2003−313274)の分割
【原出願日】平成15年9月4日(2003.9.4)
【出願人】(390019839)三星電子株式会社 (8,520)
【氏名又は名称原語表記】Samsung Electronics Co.,Ltd.
【住所又は居所原語表記】416,Maetan−dong,Yeongtong−gu,Suwon−si,Gyeonggi−do,Republic of Korea
【Fターム(参考)】
【公開日】平成23年12月22日(2011.12.22)
【国際特許分類】
【出願日】平成23年8月18日(2011.8.18)
【分割の表示】特願2003−313274(P2003−313274)の分割
【原出願日】平成15年9月4日(2003.9.4)
【出願人】(390019839)三星電子株式会社 (8,520)
【氏名又は名称原語表記】Samsung Electronics Co.,Ltd.
【住所又は居所原語表記】416,Maetan−dong,Yeongtong−gu,Suwon−si,Gyeonggi−do,Republic of Korea
【Fターム(参考)】
[ Back to top ]