【課題】表面に適度の濃度の酸素が残存し、空孔欠陥や微小酸素析出物等が消失した無欠陥層を有し、しかもゲッタリング能力をも発揮し得るシリコンウェーハを提供する。
【解決手段】チョクラルスキー法により製造されたシリコン単結晶から得られるシリコンウェーハに、塩素が含まれる酸化性雰囲気にて熱処理を施し、少なくとも表層域における欠陥を消失させる。 （もっと読む）

【課題】欠陥を形成した後の電極形成に伴う熱処理等においても、欠陥密度が低くならず、スイッチング時のエネルギー損失が低減できる製造方法を提供する。
【解決手段】両面に電極を有する半導体デバイスの製造方法が、対向する第１および第２の主面を有する半導体基板を準備する工程と、半導体基板の、第１の主面側にｐｎ接合を形成する工程と、半導体基板の、第１および第２の主面上に、それぞれ電極を形成する工程と、電極の形成後に、第１または第２の主面側から荷電粒子線を照射して欠陥を導入する欠陥導入工程と、第１の主面側から熱線を照射し、ｐｎ接合近傍の欠陥を選択的に回復させて欠陥密度を減少させるアニール工程と、を含む。 （もっと読む）

【課題】固体撮像素子の製造方法において、重金属汚染等が混入した場合にも白キズ、暗電流等の発生を抑制する。
【解決手段】固体撮像素子の製造方法は、基板に対し、６００℃以上で且つ７５０℃以下、３０分以上で且つ１８０分以下の第１の熱処理を行なう工程（ａ）と、工程（ａ）の後、第１の熱処理の温度よりも高い温度において熱酸化を行ない、基板上に熱酸化膜を形成する工程（ｂ）と、工程（ｂ）の後、基板に対し、１０００℃以上で且つ１１００℃以下、４０分以上で且つ１８０分以下の第２の熱処理を行なう工程（ｃ）と、工程（ｃ）の後、基板に第１の不純物を導入し、光電変換部となる不純物層を形成する工程（ｄ）とを備える。第１の熱処理の温度から熱酸化の温度に昇温する際に、４℃／分以下の昇温速度で昇温を開始する。 （もっと読む）

【課題】薄厚化されても高いゲッタリング能力を有するとともに、平坦性が高く、且つミスフィット転位のないエピタキシャルウェーハ及びその製造方法を提供する。
【解決手段】ポリッシュト・ウェーハ（１４）上にジボラン（Ｂ_２Ｈ_６）ガスを供給して該ポリッシュト・ウェーハ（１４）上にボロンを内方拡散させて拡散層（１２）を形成する。拡散層（１２）中のボロン濃度は１×１０^１７ａｔｏｍｓ／ｃｍ^３以上１×１０^２０ａｔｏｍｓ／ｃｍ^３以下、また、その膜厚は０．１μｍ以上１０μｍ以下となるようにする。その後、外方拡散処理を施して拡散層（１２）の表層域のボロンの一部を雰囲気中に拡散させた後、デバイス活性層（１１）をエピタキシャル成長させる。 （もっと読む）

【課題】低酸素処理を施したシリコン基板は基板表面層が応力に対して非常にもろくなってしまい、ハンド津愛想うちの製造プロセスの過程でクラックや反りが発生する原因ともなってしまう。
【解決手段】チャネル形成領域に形成された不純物領域に応力を集中させるため、チャネル形成領域に対して人為的かつ局部的に不純物領域を設ける。チャネル形成領域に局部的に添加された不純物元素（炭素、窒素、酸素から選ばれた一種または複数種類の元素）の領域は、低酸素処理を施したシリコン基板の応力を緩和する緩衝領域として機能する。 （もっと読む）

【課題】絶縁基板上に第１の単結晶半導体膜と、該第１の単結晶半導体膜上に第２の単結晶半導体膜を有する半導体装置の作製する方法を提供する。
【解決手段】第１の単結晶半導体基板に第１のイオンをドープして第１の脆化層を形成する工程と、第２の単結晶半導体基板に第２のイオンをドープして第２の脆化層を形成する工程と、第１の単結晶半導体基板と第２の単結晶半導体基板とを貼り合わせる工程と、第１の加熱処理により、第２の単結晶半導体基板上に第１の単結晶半導体膜を形成する工程と、第１の単結晶半導体膜上に絶縁基板を貼り合わせる工程と、第２の加熱処理により、絶縁基板上に、第１の単結晶半導体膜及び第２の単結晶半導体膜を形成する工程と、を有し、第１のイオンのドーズ量は第２のイオンのドーズ量よりも多く、第１の加熱処理の温度は第２の加熱処理を温度よりも低い。 （もっと読む）

【課題】薄厚化した半導体基板の内部に含まれる重金属の除去方法を提供することにある。
【解決手段】本発明の半導体基板内部の重金属の除去方法は、表面に回路が形成される半導体基板、あるいは、表面に回路が形成された半導体基板の裏面に、該裏面のポテンシャル障壁を低下させる物質を付着させ、前記半導体基板に、半導体基板の厚さおよび抵抗率に基づく条件の下に熱処理を施し、前記半導体基板の内部の重金属を前記裏面に析出させることを特徴とするものである。 （もっと読む）

【課題】デバイス製造工程における熱処理を簡略化させ、且つバックサイドダメージを与える必要なしで、シリコンウェーハのゲッタリング能力を向上させるシリコンウェーハの製造方法及びシリコンウェーハを提供する。
【解決手段】本発明のシリコンウェーハの製造方法は、炭素を添加したシリコンウェーハ（１）上にエピタキシャル層（２）を形成する工程と、該エピタキシャル層（２）を形成したシリコンウェーハ（１）に対して６５０℃〜１０００℃の熱処理を施して、シリコンウェーハ（１）中に生成する、炭素及び酸素を含む析出物を促進する工程を含む。 （もっと読む）

【課題】半導体膜への不純物の拡散を抑えつつ、歩留まりの低下を抑えることができるＳＯＩ基板の作製方法を提供することを、目的の一とする。
【解決手段】半導体基板の表面を熱酸化させることで、酸化膜が形成された半導体基板を形成する。そして、窒素原子を有するガス雰囲気下においてプラズマを発生させることにより、上記酸化膜の一部をプラズマ窒化させ、酸化膜上に窒素原子を含む絶縁膜が形成された半導体基板を得る。そして、窒素原子を含む絶縁膜とガラス基板を接合させた後、半導体基板を分離することで、ガラス基板上に窒素原子を含む絶縁膜、酸化膜、薄膜の半導体膜が順に積層されたＳＯＩ基板を形成する。 （もっと読む）

【課題】ベース基板（例えばガラス基板）とボンド基板（例えば単結晶シリコン基板）とを貼り合わせてＳＯＩ基板を作製する際の半導体層（例えば単結晶シリコン層）の表面の荒れを抑制することを目的の一とする。または、上記荒れを抑えて半導体装置の歩留まりを向上することを目的の一とする。
【解決手段】ボンド基板にイオンを添加して該ボンド基板に脆化領域を形成し、ベース基板にレーザー光の照射による複数の凹凸部を形成し、絶縁層を介してボンド基板とベース基板とを貼り合わせる際に、複数の凹凸部をボンド基板とベース基板との位置合わせの指標として用いると共に、複数の凹凸部の一を含む領域に、ボンド基板とベース基板とが貼り合わない領域であってその外周が閉じられた領域を形成し、熱処理を施すことにより、脆化領域においてボンド基板を分離して、ベース基板上に半導体層を形成する。 （もっと読む）