エピタキシャルウェーハ及びその製造方法
【課題】薄厚化されても高いゲッタリング能力を有するとともに、平坦性が高く、且つミスフィット転位のないエピタキシャルウェーハ及びその製造方法を提供する。
【解決手段】ポリッシュト・ウェーハ（１４）上にジボラン（Ｂ２Ｈ６）ガスを供給して該ポリッシュト・ウェーハ（１４）上にボロンを内方拡散させて拡散層（１２）を形成する。拡散層（１２）中のボロン濃度は１×１０１７ａｔｏｍｓ／ｃｍ３以上１×１０２０ａｔｏｍｓ／ｃｍ３以下、また、その膜厚は０．１μｍ以上１０μｍ以下となるようにする。その後、外方拡散処理を施して拡散層（１２）の表層域のボロンの一部を雰囲気中に拡散させた後、デバイス活性層（１１）をエピタキシャル成長させる。
【解決手段】ポリッシュト・ウェーハ（１４）上にジボラン（Ｂ２Ｈ６）ガスを供給して該ポリッシュト・ウェーハ（１４）上にボロンを内方拡散させて拡散層（１２）を形成する。拡散層（１２）中のボロン濃度は１×１０１７ａｔｏｍｓ／ｃｍ３以上１×１０２０ａｔｏｍｓ／ｃｍ３以下、また、その膜厚は０．１μｍ以上１０μｍ以下となるようにする。その後、外方拡散処理を施して拡散層（１２）の表層域のボロンの一部を雰囲気中に拡散させた後、デバイス活性層（１１）をエピタキシャル成長させる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エピタキシャルウェーハ及びその製造方法に関するものであり、特に、デバイスが薄厚化されても高いゲッタリング能力を有するとともに、平坦度が高く、ミスフィット転位のないエピタキシャルウェーハ及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体デバイスの微細化が益々促進されている。例えばメモリデバイスに注目すると、シリコン基板上における占有面積の縮小ばかりでなく、メモリデバイスを薄厚化して積層することにより小型化や大容量化が実現されている。こうした薄厚化により、２０１０年には半導体デバイスの厚さは１０μｍ程度まで低減されると予想されている。
【０００３】
こうした半導体デバイスの微細化に伴い、半導体デバイスの性能は、デバイス中に含まれる欠陥や不純物金属に大きく影響されるようになる。従って、デバイスの性能や歩留まりの向上を実現するためには、半導体デバイス中の欠陥や不純物金属を適切に抑制することが重要となる。
【０００４】
従来、不純物金属の除去は、主にデバイスの作製に使用されるデバイス活性層の下に、不純物金属を捕獲するためのゲッタリング層を形成するゲッタリング法により行われてきた。ゲッタリング法はイントリンジック・ゲッタリング（Ｉｎｔｒｉｎｓｉｃ Ｇｅｔｔｅｒｉｎｇ，ＩＧ）法と、エクストリンジック・ゲッタリング（Ｅｘｔｒｉｎｓｉｃ Ｇｅｔｔｅｒｉｎｇ，ＥＧ）法の２つに大別できる。
【０００５】
ＩＧ法は、シリコン基板中に過飽和に存在する酸素に対して熱処理を施して酸素析出物として析出させて微小欠陥（Ｂｕｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔｓ，ＢＭＤ）を形成し、当該ＢＭＤにデバイス活性層中の不純物金属を捕獲させるというものである。
【０００６】
一方、ＥＧ法は、例えば、薄厚化処理にてシリコン基板の裏面に形成された研削痕をゲッタリングサイトとして使用し、デバイス活性層中の不純物金属を捕獲させるというものである。
【０００７】
しかし、上述のように半導体デバイスが１０μｍ程度まで薄厚化されるようになると、従来のゲッタリング法を使用することは困難となる。即ち、ＩＧ法に関しては、ゲッタリングサイトとして使用されてきたＢＭＤは、デバイス後工程の研削処理において全て除去されてしまうため、その後の不純物金属による汚染に対応することができない。
【０００８】
また、薄厚化されたデバイスは、その裏面に研削痕などがあるとデバイス割れに繋がる虞があるため、デバイスの裏面を予め研磨により平坦にしている。従って、薄厚化されたデバイスでは、ＥＧ法において使用されてきた研削痕がないため、これをゲッタリングサイトとして使用することは不可能である。
【０００９】
このように、半導体デバイスの薄厚化に伴い、従来のゲッタリング法を使用することが困難となっており、デバイスが薄厚化されてもデバイス活性層の直下に高いゲッタリング能力を有するエピタキシャルウェーハの提供が望まれている。
【００１０】
こうした背景の下、特許文献１には、イオン注入によりシリコン基板にボロンをドープして、デバイス活性層直下にゲッタリング層を形成する方法が開示されている。
【００１１】
また、特許文献２には、シリコン基板上に、ゲッタリング層として使用するボロンをドープした第１のエピタキシャル膜と、デバイス活性層として使用する第２のエピタキシャル膜の２層を成長させ、第１のエピタキシャル膜をゲッタリング層として使用する方法が開示されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平１１−１４５１４６号公報
【特許文献２】国際公開第２００４／０８６４８８号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかし、特許文献１に開示されたイオン注入による方法では、生成されたイオンが装置の内壁に衝突し、その結果、内壁から飛散した金属がシリコンウェーハ中に混入してウェーハを汚染することになる。このため、イオン注入後のウェーハ表面にシリコンのエピタキシャル層を成長させると多数の欠陥が発生してしまう。また、イオン注入は高真空チャンバ中で行われるため、高真空及び高清浄度を維持するために多くのコストを必要とする。
【００１４】
一方、特許文献２に開示された方法は、特許文献１の方法における金属汚染の問題は発生しないが、デバイス活性層に加えてゲッタリング層もエピタキシャル成長により形成するため、得られるエピタキシャルウェーハの平坦度に関して改善の余地を有している。更に、ゲッタリング層には高濃度のボロンがドープされるため、デバイス活性層との間には格子不整合を伴う急峻な界面が形成されるため、ミスフィット転位が発生しやすくなる。デバイス活性層にミスフィット転位が存在すると、ｐｎ接合におけるリーク電流を発生させるなど、デバイス性能が著しく低下するため、デバイス活性層にミスフィット転位の発生を如何にして抑制するかは大きな課題となる。
【００１５】
そこで、本発明の目的は、デバイスが薄厚化されても高いゲッタリング能力を有するとともに、平坦度が高く、デバイス活性層にミスフィット転位のないエピタキシャルウェーハ及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１６】
発明者らは、上記課題を解決するエピタキシャルウェーハについて鋭意検討した結果、ゲッタリングのためのボロンをシリコン基板中に拡散（以降、「内方拡散」と称する）させる処理を施してゲッタリング層としての拡散層を形成し、拡散層中のボロン濃度を１×１０１７ａｔｏｍｓ／ｃｍ３以上とすることにより、拡散層が高いゲッタリング能力を有することを見出した。また、エピタキシャル成長により形成する層をデバイス活性層のみに限定することにより平坦度を向上させることができ、更にデバイス活性層をエピタキシャル成長させる前に、拡散層中のボロンを雰囲気中に拡散（以降、「外方拡散」と称する）させる処理を施すことが、ミスフィット転位の発生を抑制することに対して有効であることを想到し、本発明を完成するに至った。
【００１７】
即ち、本発明のエピタキシャルウェーハは、シリコン基板表面に、ボロンが拡散された拡散層とデバイス活性層とが順次形成されたエピタキシャルウェーハであって、前記拡散層は、ボロンの平均濃度が、１×１０１７ａｔｏｍｓ／ｃｍ３以上１×１０２０ａｔｏｍｓ／ｃｍ３以下であり、かつ前記拡散層の表面から漸増して表層域にてピークを示す、厚さ方向の濃度分布を有することを特徴とするものである。これにより、拡散層が高いゲッタリング能力を有するとともに、平坦度が高く、ミスフィット転位が存在しないデバイス活性層を有するエピタキシャルウェーハを提供することができる。
【００１８】
また、前記拡散層の厚さが０．１μｍ以上１０μｍ以下であることが好ましい。これにより、生産性を落とすことなく高いゲッタリング能力を有するエピタキシャルウェーハを得ることができる。
【００１９】
本発明のエピタキシャルウェーハの製造方法は、シリコン基板表面に、ボロンを拡散して拡散層を形成した後に、前記拡散層に対して外方拡散処理を施して前記拡散層表面のボロン濃度を低減し、その後、前記拡散層上にシリコンエピタキシャル層を成長させることを特徴とするものである。これにより、拡散層が高いゲッタリング能力を有するとともに、平坦度が高く、ミスフィット転位が存在しない拡散層を有するエピタキシャルウェーハを得ることができる。
【００２０】
また、本発明のエピタキシャルウェーハの製造方法において、前記拡散層の形成は、９００℃以上１２００℃以下の温度（以降、温度とはエピタキシャル装置内における「基板温度」を指すものとする）にて行うことが好ましい。これにより、ボロンの内方拡散を効率的に行うことができるとともに、クラックの発生を防止することができる。
【００２１】
また、本発明のエピタキシャルウェーハの製造方法において、前記外方拡散処理は、９００℃以上１２００℃以下の温度にて行うことが好ましい。これにより、ミスフィット転位の発生を効果的に抑制するような、拡散層中のボロンの濃度分布を得ることができる。
【発明の効果】
【００２２】
本発明によれば、デバイス活性層直下に高いゲッタリング能力を有するゲッタリング層を有するとともに、平坦度が高く、デバイス活性層にミスフィット転位のないエピタキシャルウェーハを得ることができる。
【図面の簡単な説明】
【００２３】
【図１】本発明によるエピタキシャルウェーハの構造を示す図である。
【図２】外方拡散処理の有無に対する、拡散層における深さとボロン濃度との関係を示す図である。
【図３】本発明によるエピタキシャルウェーハの製造工程を示す図である。
【発明を実施するための形態】
【００２４】
以下、本発明によるエピタキシャルウェーハ及びその製造方法について、図面を参照して説明する。
【００２５】
まず、本発明によるエピタキシャルウェーハについて説明する。図１は、本発明によるエピタキシャルウェーハ１を示している。エピタキシャルウェーハ１は、シリコン基板１３上に、ボロンを拡散させてゲッタング層として使用する拡散層１２と、デバイスの作製に使用されるデバイス活性層１１とが順次形成された構造を有している。
【００２６】
ここで、拡散層１２は、ボロンの平均濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上１×１０２０ａｔｏｍｓ／ｃｍ３以下であり、かつ拡散層１２の表面から漸増して表層域（〜０．２μｍの領域）にてピークを示す、厚さ方向の濃度分布を有することが肝要である。即ち、１×１０１７ａｔｏｍｓ／ｃｍ３未満の場合には、ゲッタリング能力が不十分なためであり、１×１０２０ａｔｏｍｓ／ｃｍ３よりも大きい場合にはデバイス活性層１１にミスフィット転位が形成されるためである。
【００２７】
拡散層１２によるゲッタリング能力は、拡散層１２中のボロン濃度の増加により向上するが、拡散層１２とデバイス活性層１１との格子不整合度も増加するため、デバイス活性層１１にミスフィット転位が発生しやすくなる。しかし、上述した発明者らの知見により、拡散層１２の表層域におけるボロンの濃度分布を適切に制御することにより、デバイス活性層１１中のミスフィット転位の発生を抑制することが可能となる。
【００２８】
図２は、外方拡散処理の有無に対する、拡散層１２における深さとボロン濃度との関係を示す図であり、点線は、ボロンをシリコン基板１３中に内方拡散処理のみを施した従来のエピタキシャルウェーハ、実線は、拡散層１２中のボロンに対して外方拡散処理を施した本発明によるエピタキシャルウェーハ１に対する結果である。ボロンの外方拡散処理を施さない場合には、表面から０．１μｍまで７×１０１９ａｔｏｍｓ／ｃｍ３程度でほぼ一定の濃度を有しており、０．１μｍより深い領域においては、深さとともに濃度は漸減していることが分かる。
【００２９】
一方、ボロンの外方拡散処理を施したエピタキシャルウェーハにおいては、拡散層１２の表面から０．２μｍまでの領域（以降、「表層域」と称する）において、外方拡散処理を施さない場合と大きく相違している。即ち、拡散層１２の表面にてボロン濃度が大きく低下しており、拡散層１２の表面から深さとともに漸増して０．１μｍ付近でピークを示し、その後、漸減する濃度分布を有している。拡散層１２表面におけるボロンの濃度は、従来のエピタキシャルウェーハの７０％程度である。拡散層１２がこのようなボロンの濃度分布を有しているため、拡散層１２上にデバイス活性層１１を、例えばエピタキシャル成長により形成すると、拡散層１２とデバイス活性層１１との間の格子不整合が徐々に緩和され、ミスフィット転位が発生するデバイス活性層１１の膜厚、即ち臨界膜厚が大きくなり、従来のエピタキシャルウェーハの場合と比較して、ミスフィット転位を発生しない。
【００３０】
拡散層１２の膜厚は、０．１μｍ以上１０μｍ以下であることが好ましい。膜厚が０．１μｍ未満の場合にはゲッタリング能力が不十分であるのに対し、膜厚を１０μｍ以上にすると、ボロンの内方拡散に多くの時間を要し、生産性が低下するためである。
【００３１】
次に、上述した本発明によるエピタキシャルウェーハ１の製造方法について説明する。図３は、本発明のエピタキシャルウェーハの製造工程を示している。まず、図３（ａ）に示すように、ポリッシュト・ウェーハ１４を用意する。ポリッシュト・ウェーハ１４は、例えばチョクラルスキー（Ｃｚｏｃｈｒａｌｓｋｉ，ＣＺ）法により製造された単結晶シリコンインゴットをウェーハ加工して得ることができる。
【００３２】
続いて、図３（ｂ−１）に示すように、ポリッシュト・ウェーハ１４上に、９００℃以上１２００℃以下の温度にてボロンを拡散するための原料ガス、例えばジボラン（Ｂ２Ｈ６）と水素（Ｈ２）の混合ガスを供給し、ポリッシュト・ウェーハ１４中にボロンを内方拡散させて、ポリッシュト・ウェーハ１４の表面領域に、０．１μｍ以上１０μｍ以下の膜厚を有する拡散層１２を形成する。内方拡散の処理時間は、拡散層１２の膜厚が、上記の範囲の所定の値となるように適宜選択する。この結果、シリコン基板１３上に拡散層１２が形成され、拡散層１２中のボロンの濃度分布は、図３（ｂ−２）のようになる。
【００３３】
ポリッシュト・ウェーハ１４中にボロンを内方拡散する際の温度を９００℃以上１２００℃以下とする理由は、９００℃未満ではポリッシュト・ウェーハ１４中へのボロンの内方拡散が効率的に進行せず、また、１２００℃以上では、スリップが発生してウェーハ割れが起こる虞があるためである。
【００３４】
続いて、図３（ｃ−１）に示すように、得られた拡散層１２に対して、例えば水素（Ｈ２）ガスにより９００℃以上１２００℃以下の温度で０．１分以上５分以下の処理時間だけ、外方拡散処理を施す。これにより、拡散層１２の表層域のボロンの一部が雰囲気中に拡散し、拡散層１２の表層域（〜０．２μｍまでの領域）におけるボロン濃度が低減される。この外方拡散処理の後の拡散層１２中のボロンの濃度分布は、図３（ｃ−２）のように変化する。
【００３５】
外方拡散処理の際の温度を、９００℃以上１２００℃以下とする理由は、９００℃未満の場合には外方拡散自体が起こらず、１２００℃以上の場合には、スリップが発生してウェーハ割れが起こる虞があるためである。また、外方拡散処理の時間が０．１分以上５分以下である理由は、０．１分未満の場合には外方拡散が起こらず、５分以上の場合には生産性が悪化するためである。
【００３６】
また、ボロンの外方拡散処理は、水素（Ｈ２）以外に、水素と不活性ガスの混合ガスの雰囲気中で行うこともできる。
【００３７】
こうした熱処理を施した後、図３（ｄ）に示すように、拡散層１２上に、例えば化学気相成長（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ，ＣＶＤ）法により、デバイス活性層１１を所定の膜厚だけ成長させることにより、エピタキシャルウェーハ１が形成される。
【００３８】
上述の製造工程を経て得られたエピタキシャルウェーハ１上にデバイスが形成され、デバイス後工程にて研削されて、例えば２０μｍまで薄厚化された場合にも、高いゲッタリング能力を有する拡散層がデバイス活性層１１の直下に存在するため、薄厚化した後に不純物金属に汚染された場合にも対応することが可能となる。
【００３９】
尚、上記の製造工程において、ボロンの内方拡散処理の前に、例えばシリコン基板に水素ガスと塩酸ガスの混合ガスを供給し、シリコン基板表面に存在する自然酸化膜やパーティクル等を除去することが好ましい。
【００４０】
以上、具体例を挙げて本発明を詳細に説明してきたが、本発明の特許請求の範囲から逸脱しない限りにおいて、あらゆる変形や変更が可能であることは当業者に明らかである。従って、本発明は上記の実施形態に限定されるものではない。
【００４１】
以下に、本発明の実施例について詳細に説明する。
（発明例１〜５）
まず、本発明によるエピタキシャルウェーハのゲッタリング能力について検証する。そのために、ＣＺ法により成長させた単結晶シリコンインゴットを加工し、５〜１０Ω・ｃｍの抵抗を有する直径３００ｍｍのｐ型（１００）シリコン基板を用意した。ここではボロン拡散層のゲッタリング能力を評価することが目的であるため、高濃度酸素に起因する微小欠陥（ＢＭＤ）が形成されないように、８×１０１７ａｔｏｍｓ／ｃｍ３の低酸素濃度を有するシリコン基板を使用した。該シリコン基板をエピタキシャル成長炉に入れて温度を１１００℃まで昇温させて、基板表面の自然酸化膜及びパーティクルを除去した。
【００４２】
その後、１１３０℃の温度にてジボラン（Ｂ２Ｈ６）ガスと水素ガスの混合ガスをウェーハ表面に供給し、ウェーハ表面からボロンを内方拡散させて拡散層を形成した。形成する拡散層の厚みは１μｍとした。その後、上述のような拡散層におけるボロンの濃度分布を得るために、１１３０℃にてボロンの外方拡散処理を２分間だけ施し、その後、ＣＶＤ法により、１０５０℃の温度にてトリクロロシランと水素ガスの混合ガスをウェーハ表面に供給してエピタキシャル成長させ、デバイス活性層を５μｍ成長させてエピタキシャルウェーハを得た。サンプルとして、ボロン濃度が異なる５つのエピタキシャルウェーハを用意し、ボロン濃度はそれぞれ１×１０１７ａｔｏｍｓ／ｃｍ３（発明例１）、１×１０１８ａｔｏｍｓ／ｃｍ３（発明例２）、５×１０１８ａｔｏｍｓ／ｃｍ３（発明例３）、２×１０１９ａｔｏｍｓ／ｃｍ３（発明例４）、１×１０２０ａｔｏｍｓ／ｃｍ３（発明例５）である。尚、上記のエピタキシャルウェーハを形成するに当たり、上記温度は基板温度とし、具体的にはサセプタ温度を測定して調整している。
【００４３】
これらのエピタキシャルウェーハの表面を洗浄し（ＤＨＦ洗浄→ＳＣ−１洗浄→ＳＣ−２洗浄）、ウェーハ表面全面に銅による汚染（５×１０１１ａｔｏｍｓ／ｃｍ２）を施した。銅はデバイス工程でリーク不良等を引き起こす、最も汚染低減が必要となる重金属元素の一つである。銅による汚染後、銅を拡散層中のゲッタリングサイトに捕獲する為に、９００℃にて３０分間、熱処理を施した。
【００４４】
拡散層のゲッタリング能力を評価するために、エピタキシャルウェーハ表面の銅濃度を、高周波誘導結合プラズマ質量分析計（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｅｒ，ＩＣＰ−ＭＳ）を用いて測定した。その結果、上記のボロン濃度が相違する５つのエピタキシャルウェーハの全てに関して、表面から銅は検出されなかった（検出限界の１×１０８ａｔｏｍｓ／ｃｍ２以下）。このように、本発明によるエピタキシャルウェーハは、デバイス活性層の直下に、ゲッタリング層としての拡散層を有し、当該拡散層は十分なゲッタリング能力を有していることを確認した。
【００４５】
（比較例１）
拡散層のボロン濃度を１×１０１６ａｔｏｍｓ／ｃｍ３としたエピタキシャルウェーハ（比較例１）を作製し、拡散層のゲッタリング能力の評価を行った。尚、ウェーハの他の作製条件は実施例１と同一である。その結果、ウェーハ表面から１×１０１１ａｔｏｍｓ／ｃｍ２の高濃度の銅が検出され、ゲッタリング能力が不十分であることが明らかとなった。
【００４６】
（比較例２）
外方拡散処理を施さない場合には、ボロン濃度が２×１０１９ａｔｏｍｓ／ｃｍ３（比較例２）の場合にミスフィット転位が発生することが分かった。この結果は、本発明によるボロンの外方拡散処理がミスフィット転位の発生の抑制に有効であることを明確に示している。
【００４７】
（比較例３）
ボロン濃度が１×１０２０ａｔｏｍｓ／ｃｍ３（発明例５）の場合にはミスフィット転位が発生しないが、外方拡散処理を施しても２×１０２０ａｔｏｍｓ／ｃｍ３（比較例３）の場合には発生した。
以上の拡散層中のボロン濃度とゲッタリング能力及びミスフィット転位の発生との関係をまとめると表１のようになる。
【００４８】
【表１】
【産業上の利用可能性】
【００４９】
本発明によれば、デバイス活性層直下に高いゲッタリング能力を有するゲッタリング層が形成されるとともに、平坦度が高く、ミスフィット転位のないエピタキシャルウェーハが得られるため、薄膜化が要求されるデバイスに有用である。
【符号の説明】
【００５０】
１ エピタキシャルウェーハ
１１ デバイス活性層
１２ 拡散層
１３ シリコン基板
１４ ポリッシュト・ウェーハ
【技術分野】
【０００１】
本発明は、エピタキシャルウェーハ及びその製造方法に関するものであり、特に、デバイスが薄厚化されても高いゲッタリング能力を有するとともに、平坦度が高く、ミスフィット転位のないエピタキシャルウェーハ及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体デバイスの微細化が益々促進されている。例えばメモリデバイスに注目すると、シリコン基板上における占有面積の縮小ばかりでなく、メモリデバイスを薄厚化して積層することにより小型化や大容量化が実現されている。こうした薄厚化により、２０１０年には半導体デバイスの厚さは１０μｍ程度まで低減されると予想されている。
【０００３】
こうした半導体デバイスの微細化に伴い、半導体デバイスの性能は、デバイス中に含まれる欠陥や不純物金属に大きく影響されるようになる。従って、デバイスの性能や歩留まりの向上を実現するためには、半導体デバイス中の欠陥や不純物金属を適切に抑制することが重要となる。
【０００４】
従来、不純物金属の除去は、主にデバイスの作製に使用されるデバイス活性層の下に、不純物金属を捕獲するためのゲッタリング層を形成するゲッタリング法により行われてきた。ゲッタリング法はイントリンジック・ゲッタリング（Ｉｎｔｒｉｎｓｉｃ Ｇｅｔｔｅｒｉｎｇ，ＩＧ）法と、エクストリンジック・ゲッタリング（Ｅｘｔｒｉｎｓｉｃ Ｇｅｔｔｅｒｉｎｇ，ＥＧ）法の２つに大別できる。
【０００５】
ＩＧ法は、シリコン基板中に過飽和に存在する酸素に対して熱処理を施して酸素析出物として析出させて微小欠陥（Ｂｕｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔｓ，ＢＭＤ）を形成し、当該ＢＭＤにデバイス活性層中の不純物金属を捕獲させるというものである。
【０００６】
一方、ＥＧ法は、例えば、薄厚化処理にてシリコン基板の裏面に形成された研削痕をゲッタリングサイトとして使用し、デバイス活性層中の不純物金属を捕獲させるというものである。
【０００７】
しかし、上述のように半導体デバイスが１０μｍ程度まで薄厚化されるようになると、従来のゲッタリング法を使用することは困難となる。即ち、ＩＧ法に関しては、ゲッタリングサイトとして使用されてきたＢＭＤは、デバイス後工程の研削処理において全て除去されてしまうため、その後の不純物金属による汚染に対応することができない。
【０００８】
また、薄厚化されたデバイスは、その裏面に研削痕などがあるとデバイス割れに繋がる虞があるため、デバイスの裏面を予め研磨により平坦にしている。従って、薄厚化されたデバイスでは、ＥＧ法において使用されてきた研削痕がないため、これをゲッタリングサイトとして使用することは不可能である。
【０００９】
このように、半導体デバイスの薄厚化に伴い、従来のゲッタリング法を使用することが困難となっており、デバイスが薄厚化されてもデバイス活性層の直下に高いゲッタリング能力を有するエピタキシャルウェーハの提供が望まれている。
【００１０】
こうした背景の下、特許文献１には、イオン注入によりシリコン基板にボロンをドープして、デバイス活性層直下にゲッタリング層を形成する方法が開示されている。
【００１１】
また、特許文献２には、シリコン基板上に、ゲッタリング層として使用するボロンをドープした第１のエピタキシャル膜と、デバイス活性層として使用する第２のエピタキシャル膜の２層を成長させ、第１のエピタキシャル膜をゲッタリング層として使用する方法が開示されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平１１−１４５１４６号公報
【特許文献２】国際公開第２００４／０８６４８８号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかし、特許文献１に開示されたイオン注入による方法では、生成されたイオンが装置の内壁に衝突し、その結果、内壁から飛散した金属がシリコンウェーハ中に混入してウェーハを汚染することになる。このため、イオン注入後のウェーハ表面にシリコンのエピタキシャル層を成長させると多数の欠陥が発生してしまう。また、イオン注入は高真空チャンバ中で行われるため、高真空及び高清浄度を維持するために多くのコストを必要とする。
【００１４】
一方、特許文献２に開示された方法は、特許文献１の方法における金属汚染の問題は発生しないが、デバイス活性層に加えてゲッタリング層もエピタキシャル成長により形成するため、得られるエピタキシャルウェーハの平坦度に関して改善の余地を有している。更に、ゲッタリング層には高濃度のボロンがドープされるため、デバイス活性層との間には格子不整合を伴う急峻な界面が形成されるため、ミスフィット転位が発生しやすくなる。デバイス活性層にミスフィット転位が存在すると、ｐｎ接合におけるリーク電流を発生させるなど、デバイス性能が著しく低下するため、デバイス活性層にミスフィット転位の発生を如何にして抑制するかは大きな課題となる。
【００１５】
そこで、本発明の目的は、デバイスが薄厚化されても高いゲッタリング能力を有するとともに、平坦度が高く、デバイス活性層にミスフィット転位のないエピタキシャルウェーハ及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１６】
発明者らは、上記課題を解決するエピタキシャルウェーハについて鋭意検討した結果、ゲッタリングのためのボロンをシリコン基板中に拡散（以降、「内方拡散」と称する）させる処理を施してゲッタリング層としての拡散層を形成し、拡散層中のボロン濃度を１×１０１７ａｔｏｍｓ／ｃｍ３以上とすることにより、拡散層が高いゲッタリング能力を有することを見出した。また、エピタキシャル成長により形成する層をデバイス活性層のみに限定することにより平坦度を向上させることができ、更にデバイス活性層をエピタキシャル成長させる前に、拡散層中のボロンを雰囲気中に拡散（以降、「外方拡散」と称する）させる処理を施すことが、ミスフィット転位の発生を抑制することに対して有効であることを想到し、本発明を完成するに至った。
【００１７】
即ち、本発明のエピタキシャルウェーハは、シリコン基板表面に、ボロンが拡散された拡散層とデバイス活性層とが順次形成されたエピタキシャルウェーハであって、前記拡散層は、ボロンの平均濃度が、１×１０１７ａｔｏｍｓ／ｃｍ３以上１×１０２０ａｔｏｍｓ／ｃｍ３以下であり、かつ前記拡散層の表面から漸増して表層域にてピークを示す、厚さ方向の濃度分布を有することを特徴とするものである。これにより、拡散層が高いゲッタリング能力を有するとともに、平坦度が高く、ミスフィット転位が存在しないデバイス活性層を有するエピタキシャルウェーハを提供することができる。
【００１８】
また、前記拡散層の厚さが０．１μｍ以上１０μｍ以下であることが好ましい。これにより、生産性を落とすことなく高いゲッタリング能力を有するエピタキシャルウェーハを得ることができる。
【００１９】
本発明のエピタキシャルウェーハの製造方法は、シリコン基板表面に、ボロンを拡散して拡散層を形成した後に、前記拡散層に対して外方拡散処理を施して前記拡散層表面のボロン濃度を低減し、その後、前記拡散層上にシリコンエピタキシャル層を成長させることを特徴とするものである。これにより、拡散層が高いゲッタリング能力を有するとともに、平坦度が高く、ミスフィット転位が存在しない拡散層を有するエピタキシャルウェーハを得ることができる。
【００２０】
また、本発明のエピタキシャルウェーハの製造方法において、前記拡散層の形成は、９００℃以上１２００℃以下の温度（以降、温度とはエピタキシャル装置内における「基板温度」を指すものとする）にて行うことが好ましい。これにより、ボロンの内方拡散を効率的に行うことができるとともに、クラックの発生を防止することができる。
【００２１】
また、本発明のエピタキシャルウェーハの製造方法において、前記外方拡散処理は、９００℃以上１２００℃以下の温度にて行うことが好ましい。これにより、ミスフィット転位の発生を効果的に抑制するような、拡散層中のボロンの濃度分布を得ることができる。
【発明の効果】
【００２２】
本発明によれば、デバイス活性層直下に高いゲッタリング能力を有するゲッタリング層を有するとともに、平坦度が高く、デバイス活性層にミスフィット転位のないエピタキシャルウェーハを得ることができる。
【図面の簡単な説明】
【００２３】
【図１】本発明によるエピタキシャルウェーハの構造を示す図である。
【図２】外方拡散処理の有無に対する、拡散層における深さとボロン濃度との関係を示す図である。
【図３】本発明によるエピタキシャルウェーハの製造工程を示す図である。
【発明を実施するための形態】
【００２４】
以下、本発明によるエピタキシャルウェーハ及びその製造方法について、図面を参照して説明する。
【００２５】
まず、本発明によるエピタキシャルウェーハについて説明する。図１は、本発明によるエピタキシャルウェーハ１を示している。エピタキシャルウェーハ１は、シリコン基板１３上に、ボロンを拡散させてゲッタング層として使用する拡散層１２と、デバイスの作製に使用されるデバイス活性層１１とが順次形成された構造を有している。
【００２６】
ここで、拡散層１２は、ボロンの平均濃度が１×１０１７ａｔｏｍｓ／ｃｍ３以上１×１０２０ａｔｏｍｓ／ｃｍ３以下であり、かつ拡散層１２の表面から漸増して表層域（〜０．２μｍの領域）にてピークを示す、厚さ方向の濃度分布を有することが肝要である。即ち、１×１０１７ａｔｏｍｓ／ｃｍ３未満の場合には、ゲッタリング能力が不十分なためであり、１×１０２０ａｔｏｍｓ／ｃｍ３よりも大きい場合にはデバイス活性層１１にミスフィット転位が形成されるためである。
【００２７】
拡散層１２によるゲッタリング能力は、拡散層１２中のボロン濃度の増加により向上するが、拡散層１２とデバイス活性層１１との格子不整合度も増加するため、デバイス活性層１１にミスフィット転位が発生しやすくなる。しかし、上述した発明者らの知見により、拡散層１２の表層域におけるボロンの濃度分布を適切に制御することにより、デバイス活性層１１中のミスフィット転位の発生を抑制することが可能となる。
【００２８】
図２は、外方拡散処理の有無に対する、拡散層１２における深さとボロン濃度との関係を示す図であり、点線は、ボロンをシリコン基板１３中に内方拡散処理のみを施した従来のエピタキシャルウェーハ、実線は、拡散層１２中のボロンに対して外方拡散処理を施した本発明によるエピタキシャルウェーハ１に対する結果である。ボロンの外方拡散処理を施さない場合には、表面から０．１μｍまで７×１０１９ａｔｏｍｓ／ｃｍ３程度でほぼ一定の濃度を有しており、０．１μｍより深い領域においては、深さとともに濃度は漸減していることが分かる。
【００２９】
一方、ボロンの外方拡散処理を施したエピタキシャルウェーハにおいては、拡散層１２の表面から０．２μｍまでの領域（以降、「表層域」と称する）において、外方拡散処理を施さない場合と大きく相違している。即ち、拡散層１２の表面にてボロン濃度が大きく低下しており、拡散層１２の表面から深さとともに漸増して０．１μｍ付近でピークを示し、その後、漸減する濃度分布を有している。拡散層１２表面におけるボロンの濃度は、従来のエピタキシャルウェーハの７０％程度である。拡散層１２がこのようなボロンの濃度分布を有しているため、拡散層１２上にデバイス活性層１１を、例えばエピタキシャル成長により形成すると、拡散層１２とデバイス活性層１１との間の格子不整合が徐々に緩和され、ミスフィット転位が発生するデバイス活性層１１の膜厚、即ち臨界膜厚が大きくなり、従来のエピタキシャルウェーハの場合と比較して、ミスフィット転位を発生しない。
【００３０】
拡散層１２の膜厚は、０．１μｍ以上１０μｍ以下であることが好ましい。膜厚が０．１μｍ未満の場合にはゲッタリング能力が不十分であるのに対し、膜厚を１０μｍ以上にすると、ボロンの内方拡散に多くの時間を要し、生産性が低下するためである。
【００３１】
次に、上述した本発明によるエピタキシャルウェーハ１の製造方法について説明する。図３は、本発明のエピタキシャルウェーハの製造工程を示している。まず、図３（ａ）に示すように、ポリッシュト・ウェーハ１４を用意する。ポリッシュト・ウェーハ１４は、例えばチョクラルスキー（Ｃｚｏｃｈｒａｌｓｋｉ，ＣＺ）法により製造された単結晶シリコンインゴットをウェーハ加工して得ることができる。
【００３２】
続いて、図３（ｂ−１）に示すように、ポリッシュト・ウェーハ１４上に、９００℃以上１２００℃以下の温度にてボロンを拡散するための原料ガス、例えばジボラン（Ｂ２Ｈ６）と水素（Ｈ２）の混合ガスを供給し、ポリッシュト・ウェーハ１４中にボロンを内方拡散させて、ポリッシュト・ウェーハ１４の表面領域に、０．１μｍ以上１０μｍ以下の膜厚を有する拡散層１２を形成する。内方拡散の処理時間は、拡散層１２の膜厚が、上記の範囲の所定の値となるように適宜選択する。この結果、シリコン基板１３上に拡散層１２が形成され、拡散層１２中のボロンの濃度分布は、図３（ｂ−２）のようになる。
【００３３】
ポリッシュト・ウェーハ１４中にボロンを内方拡散する際の温度を９００℃以上１２００℃以下とする理由は、９００℃未満ではポリッシュト・ウェーハ１４中へのボロンの内方拡散が効率的に進行せず、また、１２００℃以上では、スリップが発生してウェーハ割れが起こる虞があるためである。
【００３４】
続いて、図３（ｃ−１）に示すように、得られた拡散層１２に対して、例えば水素（Ｈ２）ガスにより９００℃以上１２００℃以下の温度で０．１分以上５分以下の処理時間だけ、外方拡散処理を施す。これにより、拡散層１２の表層域のボロンの一部が雰囲気中に拡散し、拡散層１２の表層域（〜０．２μｍまでの領域）におけるボロン濃度が低減される。この外方拡散処理の後の拡散層１２中のボロンの濃度分布は、図３（ｃ−２）のように変化する。
【００３５】
外方拡散処理の際の温度を、９００℃以上１２００℃以下とする理由は、９００℃未満の場合には外方拡散自体が起こらず、１２００℃以上の場合には、スリップが発生してウェーハ割れが起こる虞があるためである。また、外方拡散処理の時間が０．１分以上５分以下である理由は、０．１分未満の場合には外方拡散が起こらず、５分以上の場合には生産性が悪化するためである。
【００３６】
また、ボロンの外方拡散処理は、水素（Ｈ２）以外に、水素と不活性ガスの混合ガスの雰囲気中で行うこともできる。
【００３７】
こうした熱処理を施した後、図３（ｄ）に示すように、拡散層１２上に、例えば化学気相成長（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ，ＣＶＤ）法により、デバイス活性層１１を所定の膜厚だけ成長させることにより、エピタキシャルウェーハ１が形成される。
【００３８】
上述の製造工程を経て得られたエピタキシャルウェーハ１上にデバイスが形成され、デバイス後工程にて研削されて、例えば２０μｍまで薄厚化された場合にも、高いゲッタリング能力を有する拡散層がデバイス活性層１１の直下に存在するため、薄厚化した後に不純物金属に汚染された場合にも対応することが可能となる。
【００３９】
尚、上記の製造工程において、ボロンの内方拡散処理の前に、例えばシリコン基板に水素ガスと塩酸ガスの混合ガスを供給し、シリコン基板表面に存在する自然酸化膜やパーティクル等を除去することが好ましい。
【００４０】
以上、具体例を挙げて本発明を詳細に説明してきたが、本発明の特許請求の範囲から逸脱しない限りにおいて、あらゆる変形や変更が可能であることは当業者に明らかである。従って、本発明は上記の実施形態に限定されるものではない。
【００４１】
以下に、本発明の実施例について詳細に説明する。
（発明例１〜５）
まず、本発明によるエピタキシャルウェーハのゲッタリング能力について検証する。そのために、ＣＺ法により成長させた単結晶シリコンインゴットを加工し、５〜１０Ω・ｃｍの抵抗を有する直径３００ｍｍのｐ型（１００）シリコン基板を用意した。ここではボロン拡散層のゲッタリング能力を評価することが目的であるため、高濃度酸素に起因する微小欠陥（ＢＭＤ）が形成されないように、８×１０１７ａｔｏｍｓ／ｃｍ３の低酸素濃度を有するシリコン基板を使用した。該シリコン基板をエピタキシャル成長炉に入れて温度を１１００℃まで昇温させて、基板表面の自然酸化膜及びパーティクルを除去した。
【００４２】
その後、１１３０℃の温度にてジボラン（Ｂ２Ｈ６）ガスと水素ガスの混合ガスをウェーハ表面に供給し、ウェーハ表面からボロンを内方拡散させて拡散層を形成した。形成する拡散層の厚みは１μｍとした。その後、上述のような拡散層におけるボロンの濃度分布を得るために、１１３０℃にてボロンの外方拡散処理を２分間だけ施し、その後、ＣＶＤ法により、１０５０℃の温度にてトリクロロシランと水素ガスの混合ガスをウェーハ表面に供給してエピタキシャル成長させ、デバイス活性層を５μｍ成長させてエピタキシャルウェーハを得た。サンプルとして、ボロン濃度が異なる５つのエピタキシャルウェーハを用意し、ボロン濃度はそれぞれ１×１０１７ａｔｏｍｓ／ｃｍ３（発明例１）、１×１０１８ａｔｏｍｓ／ｃｍ３（発明例２）、５×１０１８ａｔｏｍｓ／ｃｍ３（発明例３）、２×１０１９ａｔｏｍｓ／ｃｍ３（発明例４）、１×１０２０ａｔｏｍｓ／ｃｍ３（発明例５）である。尚、上記のエピタキシャルウェーハを形成するに当たり、上記温度は基板温度とし、具体的にはサセプタ温度を測定して調整している。
【００４３】
これらのエピタキシャルウェーハの表面を洗浄し（ＤＨＦ洗浄→ＳＣ−１洗浄→ＳＣ−２洗浄）、ウェーハ表面全面に銅による汚染（５×１０１１ａｔｏｍｓ／ｃｍ２）を施した。銅はデバイス工程でリーク不良等を引き起こす、最も汚染低減が必要となる重金属元素の一つである。銅による汚染後、銅を拡散層中のゲッタリングサイトに捕獲する為に、９００℃にて３０分間、熱処理を施した。
【００４４】
拡散層のゲッタリング能力を評価するために、エピタキシャルウェーハ表面の銅濃度を、高周波誘導結合プラズマ質量分析計（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｅｒ，ＩＣＰ−ＭＳ）を用いて測定した。その結果、上記のボロン濃度が相違する５つのエピタキシャルウェーハの全てに関して、表面から銅は検出されなかった（検出限界の１×１０８ａｔｏｍｓ／ｃｍ２以下）。このように、本発明によるエピタキシャルウェーハは、デバイス活性層の直下に、ゲッタリング層としての拡散層を有し、当該拡散層は十分なゲッタリング能力を有していることを確認した。
【００４５】
（比較例１）
拡散層のボロン濃度を１×１０１６ａｔｏｍｓ／ｃｍ３としたエピタキシャルウェーハ（比較例１）を作製し、拡散層のゲッタリング能力の評価を行った。尚、ウェーハの他の作製条件は実施例１と同一である。その結果、ウェーハ表面から１×１０１１ａｔｏｍｓ／ｃｍ２の高濃度の銅が検出され、ゲッタリング能力が不十分であることが明らかとなった。
【００４６】
（比較例２）
外方拡散処理を施さない場合には、ボロン濃度が２×１０１９ａｔｏｍｓ／ｃｍ３（比較例２）の場合にミスフィット転位が発生することが分かった。この結果は、本発明によるボロンの外方拡散処理がミスフィット転位の発生の抑制に有効であることを明確に示している。
【００４７】
（比較例３）
ボロン濃度が１×１０２０ａｔｏｍｓ／ｃｍ３（発明例５）の場合にはミスフィット転位が発生しないが、外方拡散処理を施しても２×１０２０ａｔｏｍｓ／ｃｍ３（比較例３）の場合には発生した。
以上の拡散層中のボロン濃度とゲッタリング能力及びミスフィット転位の発生との関係をまとめると表１のようになる。
【００４８】
【表１】
【産業上の利用可能性】
【００４９】
本発明によれば、デバイス活性層直下に高いゲッタリング能力を有するゲッタリング層が形成されるとともに、平坦度が高く、ミスフィット転位のないエピタキシャルウェーハが得られるため、薄膜化が要求されるデバイスに有用である。
【符号の説明】
【００５０】
１ エピタキシャルウェーハ
１１ デバイス活性層
１２ 拡散層
１３ シリコン基板
１４ ポリッシュト・ウェーハ
【特許請求の範囲】
【請求項１】
シリコン基板表面に、ボロンが拡散された拡散層とデバイス活性層とが順次形成されたエピタキシャルウェーハであって、前記拡散層は、ボロンの平均濃度が、１×１０１７ａｔｏｍｓ／ｃｍ３以上１×１０２０ａｔｏｍｓ／ｃｍ３以下であり、かつ前記拡散層の表面から漸増して表層域にてピークを示す、厚さ方向の濃度分布を有することを特徴とするエピタキシャルウェーハ。
【請求項２】
前記拡散層の厚さが０．１μｍ以上１０μｍ以下であることを特徴とする、請求項１に記載のエピタキシャルウェーハ。
【請求項３】
シリコン基板表面に、ボロンを拡散して拡散層を形成した後に、前記拡散層に対して外方拡散処理を施して前記拡散層表面のボロン濃度を低減し、その後、前記拡散層上にシリコンエピタキシャル層を成長させることを特徴とするエピタキシャルウェーハの製造方法。
【請求項４】
前記拡散層の形成は、９００℃以上１２００℃以下の温度にて行うことを特徴とする、請求項３に記載の製造方法。
【請求項５】
前記外方拡散処理は、９００℃以上１２００℃以下の温度にて行うことを特徴とする、請求項３又は４いずれかに記載の製造方法。
【請求項１】
シリコン基板表面に、ボロンが拡散された拡散層とデバイス活性層とが順次形成されたエピタキシャルウェーハであって、前記拡散層は、ボロンの平均濃度が、１×１０１７ａｔｏｍｓ／ｃｍ３以上１×１０２０ａｔｏｍｓ／ｃｍ３以下であり、かつ前記拡散層の表面から漸増して表層域にてピークを示す、厚さ方向の濃度分布を有することを特徴とするエピタキシャルウェーハ。
【請求項２】
前記拡散層の厚さが０．１μｍ以上１０μｍ以下であることを特徴とする、請求項１に記載のエピタキシャルウェーハ。
【請求項３】
シリコン基板表面に、ボロンを拡散して拡散層を形成した後に、前記拡散層に対して外方拡散処理を施して前記拡散層表面のボロン濃度を低減し、その後、前記拡散層上にシリコンエピタキシャル層を成長させることを特徴とするエピタキシャルウェーハの製造方法。
【請求項４】
前記拡散層の形成は、９００℃以上１２００℃以下の温度にて行うことを特徴とする、請求項３に記載の製造方法。
【請求項５】
前記外方拡散処理は、９００℃以上１２００℃以下の温度にて行うことを特徴とする、請求項３又は４いずれかに記載の製造方法。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２０１１−１０８７４５（Ｐ２０１１−１０８７４５Ａ）
【公開日】平成２３年６月２日（２０１１．６．２）
【国際特許分類】
【出願番号】特願２００９−２６０１４０（Ｐ２００９−２６０１４０）
【出願日】平成２１年１１月１３日（２００９．１１．１３）
【出願人】（３０２００６８５４）株式会社ＳＵＭＣＯ (1,197)
【Ｆターム（参考）】
【公開日】平成２３年６月２日（２０１１．６．２）
【国際特許分類】
【出願日】平成２１年１１月１３日（２００９．１１．１３）
【出願人】（３０２００６８５４）株式会社ＳＵＭＣＯ (1,197)
【Ｆターム（参考）】
[ Back to top ]