【課題】接続端子となるパッドが狭小化された半導体パッケージに対しても、はんだボールを確実に搭載することができかつ接続信頼性に優れた製造方法を提供すること。
【解決手段】この発明は、パッド１０２の周縁部を取り囲むソルダーレジスト１０３上に、パッド１０２から離れるに連れて開口面積が大きくなり、パッド１０２と対向する開口１２１を有するボール案内部１２０を形成する。次に、パッド１０２にフラックス１０９を塗布し、ボール案内部１２０上に、ボール振込み開口１１０ａが形成されたマスク１１０を載置する。次に、マスク１１０を介してはんだボール１１１をパッド１０２上に搭載し、はんだボール１１１をパッド１０２に接合させ、はんだバンプ１１２を形成する。さらに、フラックス洗浄処理をし、ソルダーレジスト１０３上に形成されたボール案内部１２０を除去する。 （もっと読む）

【課題】低温（１２５℃）以下で硬化でき、接着強度に優れるとともにブリードアウトを生じることなる、作業性が良好な樹脂ペースト組成物を提供する。
【解決手段】（Ａ）アクリル酸エステル化合物及びメタクリル酸エステル化合物から選択される化合物、（Ｂ）下記一般式（１）で表され、且つ１０時間半減期温度が６０〜８０℃である過酸化物、（Ｃ）可とう化材、及び、（Ｄ）非球状フィラー及び球状フィラーを含む充填材を含有してなる樹脂ペースト組成物。


（式（１）中、Ｒは炭素数１〜１０のアルキル基、又２−アシルパーオキシプロピル−２−イル−アルキレン基を示し、Ｒ¹は炭素数３〜１０のアルキル基を示す。） （もっと読む）

【課題】半導体ウェハの保護層に形成された溝のアスペクト比が０．５以上である場合においても、再配線を形成する際のレジスト膜に破壊が生じることを防止する手段を提供する。
【解決手段】半導体ウェハが、集積回路を形成した複数の能動領域と、隣合う能動領域間に設けられたダイシング領域と、能動領域とダイシング領域とを覆う保護層５と、保護層の能動領域の外側を掘込んで形成されたガイド溝２１と、能動領域の保護層上を覆う保護膜７と、保護膜上に形成され、集積回路に電気的に接続する第２の配線９とを備え、ガイド溝のアスペクト比が０．５以上の場合にそのガイド溝を保護膜で覆う。 （もっと読む）

【課題】接続端子とバンプ間の接合強度に優れ、信頼性の高い半導体パッケージを提供する。
【解決手段】最上層の導体回路上にはんだバンプ形成用のソルダーレジスト開口を有するソルダーレジスト層を設け、はんだバンプ形成用開口内にはんだバンプを形成する。このとき、少なくとも下記ａ〜ｄの工程を有する。
ａ：ソルダーレジスト形成よりも後に基板全面に無電解銅めっき層を形成し、凹型形状の導体パッドを形成する工程、ｂ：前記無電解銅めっき層上の開口部を除くソルダーレジスト上に対してめっきレジスト層を形成し、前記はんだバンプ形成用開口内の無電解銅めっき層上に金属被覆処理を施す工程、ｃ：前記めっきレジスト層を除去する工程、ｄ：前記無電解銅めっき層を除去する工程 （もっと読む）

【課題】電解メッキで形成する柱状電極の頭頂面を平坦面に近づけるようにする半導体装置を提供する。
【解決手段】半導体ウエハ上にシード層を積層し、上部配線２３及び枠状の上部ランド２４をシード層上に形成し、ドライフィルムレジストをシード層上に形成して、上部配線２３をドライフィルムレジストで覆うとともに、上部ランド２４及びその内側のシード層をドライフィルムレジストから露出させ、上部ランド２４及びシード層を電極として電解メッキを行い、上部ランド２４上及び上部ランド２４内のシード層上に柱状電極２５を成長させ、ドライフィルムレジストを除去して、シード層のうち上部ランド２４、上部配線２３及び柱状電極２５に重なっていない部分を除去し、柱状電極２５の周囲において半導体ウエハ上に封止層２６を積層して、その封止層２６でその上部配線２３を覆う。 （もっと読む）

【課題】 小型で、端子電極と絶縁基板との接合強度の高い配線基板を提供することにある。
【解決手段】 本発明の配線基板は、絶縁基板１と、絶縁基板１の上面に配置された端子電極２と、端子電極２に接合されて、絶縁基板１の面方向に延びたリード端子５とを備えた配線基板において、端子電極２から絶縁基板１内に突出した金属体２ａを有し、金属体２ａは少なくとも、リード端子５の延びる方向と反対側の、端子電極２の端部に配置されている。リード端子５に絶縁基板１の面方向に引っ張られるような応力が加わることで、端子電極２に引っ張られる力が加わっても、金属体２ａが絶縁基板１内に引っかかるので、端子電極２が絶縁基板１から剥がれることを抑制できる。 （もっと読む）

【課題】 外部接続用電極の周囲を封止膜で覆ったＣＳＰと呼ばれる半導体装置において、封止膜の上面側を研削するとき、外部接続用電極の上面にバリが発生しないようにする。
【解決手段】 メッキレジスト膜を用いた電解メッキにより外部接続用電極１０を形成した後に、サーフェスプレーナーを用いて全ての外部接続用電極１０の上部およびそれに対応するメッキレジスト膜の上面側を切って除去し、外部接続用電極１０の高さを揃える。この場合、外部接続用電極１０の上面にバリが発生することはない。次に、メッキレジスト膜を剥離し、封止膜１１を形成し、封止膜１１の上面側を研削し、外部接続用電極１０上に封止膜１１が僅か例えば厚さ数μｍ〜１０μｍ残るようにする。この場合、外部接続用電極１０の上部は研削しないため、外部接続用電極１０の上面にバリが発生することはない。次に、外部接続用電極１０の上面中央部に対応する部分における封止膜１１に、レーザビームを照射するレーザ加工により、開口部１２を形成する。 （もっと読む）

【課題】柱状電極の中心間隔を小さくしたとしてもレジスト残渣の発生を抑制することで、歩留まりを高める半導体装置を提供する。
【解決手段】半導体装置は、半導体基板と、半導体基板上に設けられ、ランドを有する配線と、ランド上に設けられた柱状電極とを備えている。柱状電極におけるランドに接触している面の形状は、３点以上の凸曲線からなる凸部２０ｂと、凸部のそれぞれを結ぶ凹曲線２０ｃからなる辺部とを有する。 （もっと読む）

【課題】コンデンサ実装後に半導体パッケージ基板出荷する場合の電気検査において、コンデンサを破壊することなく絶縁性を保証でき、検査工程を増やすことがない検査方法、半導体パッケージ基板を提供する。
【解決手段】フリップチップＢＧＡパッケージ用基板１上にコンデンサ１３を実装するための１対の金属バンプ１５のうち、少なくとも一方に接続する金属配線５の一部が検査用プローブＢ−１、Ｂ−２との接触のためソルダーレジスト４’から露出され、露出されているパッド部１０がコンデンサ１３と導通するパッド部１０ａ、コンデンサ１３と導通しないパッド部１０ｂとに分離されていて、パッド部１０ａ、１０ｂのそれぞれに検査用プローブＢ−１、Ｂ−２を接触させて電気検査を行う。 （もっと読む）

【課題】ＩＣチップの接続用端子と導体パターンとがソルダーレジストに形成された開口部に敷設される半田を介して電気接続され、ソルダーレジストとＩＣチップ間の隙間で電気接続部以外がアンダーフィルによって充填された実装基板において、短時間でアンダーフィルを充填するとともに、ボイドの発生を抑制し、信頼性を向上させた実装基板を提供する。
【解決手段】アンダーフィル７によって被覆されるソルダーレジスト６ｒ部分が接続用開口部の設置ピッチよりも狭い幅の溝９ａを備えており、これらの溝９ａが、各接続用開口部間にストライプ状に縫うように、あるいは開口部を格子状、多角形形状、円形状、楕円形状で囲うように、あるいは波状に縫うように形成され、その断面形状がU字型、V字型、矩型のいずれかである実装基板である。 （もっと読む）