実装基板

【課題】ＩＣチップの接続用端子と導体パターンとがソルダーレジストに形成された開口部に敷設される半田を介して電気接続され、ソルダーレジストとＩＣチップ間の隙間で電気接続部以外がアンダーフィルによって充填された実装基板において、短時間でアンダーフィルを充填するとともに、ボイドの発生を抑制し、信頼性を向上させた実装基板を提供する。
【解決手段】アンダーフィル７によって被覆されるソルダーレジスト６ｒ部分が接続用開口部の設置ピッチよりも狭い幅の溝９ａを備えており、これらの溝９ａが、各接続用開口部間にストライプ状に縫うように、あるいは開口部を格子状、多角形形状、円形状、楕円形状で囲うように、あるいは波状に縫うように形成され、その断面形状がU字型、V字型、矩型のいずれかである実装基板である。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＣチップ等を実装する実装基板に係り、特には、アンダーフィルをＩＣチップと実装基板とがなす隙間に短時間でボイドを発生させずに導入するために、実装基板の表面を被覆しているソルダーレジストが備えるべきソルダーレジストの表面構造に関する。
【背景技術】
【０００２】
図１はＩＣチップ１aを実装した実装基板５aの断面視の図であるが、該実装基板においては、半田バンプ２同士が融着しないようにソルダーレジスト層６aが設けられる。このソルダーレジスト層６aに開口部を設け、この開口部直下に露出した配線部をＦＣパッド４として、該パッド上に半田バンプ２を敷設しＩＣチップ１aとの半田溶融接続を行う。そして、実装基板側とＩＣチップとの接続信頼性の向上のために実装基板５aとＩＣチップ１aの間にアンダーフィル７を注入している。
【０００３】
上記実装基板のソルダーレジスト６aは導体パターン上に印刷または塗布されているため、ソルダーレジスト層表面は導体パターンの有無や導体パターン厚さの影響を受けて凹凸面となっており、実装基板５aとＩＣチップ１aとの隙間は一定にならない。このため、アンダーフィル７の流れ込み速度に不均一が生じアンダーフィル７中にボイドが発生する原因となることがあり、当該ボイドがハンダバンプ部の接続信頼性や絶縁性の低下を招くという問題がある。
【０００４】
下記の特許文献１では、チップ実装部の開口部以外を被覆するソルダーレジストを厚くして平坦にすることで、実装基板とＩＣチップとの隙間を一定にし、アンダーフィル内にボイドが残存しないような実装基板の表面構造を開示している。
【０００５】
特許文献２では、ソルダーレジストを塗布した後、それを硬化させる前に平坦化を行うことで実装基板とＩＣチップとの隙間を一定にするとともに、表面を粗化することで、アンダーフィル内にボイドが残存しないような実装基板の表面構造を開示している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−１９４０７９号公報
【特許文献２】ＷＯ２００６／１２６６２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
このアンダーフィル７の隙間への注入は毛細管現象を利用しているが、接続バンプ２の狭ピッチ化により実装基板６aとＩＣチップ１ａとの隙間が狭くなってきていることや、バンプ配列の複雑化により、単にソルダーレジスト層６a表面を平坦にして実装基板５aとＩＣチップ１aとの隙間を一定にするだけの従来の注入方法では、ボイドの発生が完全に抑止できず信頼性の確保に限界があり、注入時間も長いといった問題がある。
そこで本発明は、実装基板とＩＣチップとの隙間に毛細管現象を利用してアンダーフィルを満遍なく確実に且つ短時間で導入するために、ソルダーレジストの表面が備えるべき構造を提供することを目的とした。
【課題を解決するための手段】
【０００８】
上記課題を達成するための、請求項1に記載の発明は、導体パターンと導体パターンを
被覆するソルダーレジストを備え、且つＩＣチップの接続用端子と導体パターンとがソルダーレジストに形成された開口部に敷設される半田を介して電気接続され、ソルダーレジストとＩＣチップ間の隙間で電気接続部以外がアンダーフィルによって充填される実装基板において、アンダーフィルによって被覆されるソルダーレジスト部分が接続用開口部の設置ピッチよりも狭い幅の溝を備えていることを特徴とする実装基板としたものである。
【０００９】
また、請求項２に記載の発明は、前記ソルダーレジストが備える溝が、各接続用開口部間にストライプ状に縫うように形成されていることを特徴とする請求項１に記載の実装基板としたものである。
【００１０】
また、請求項３に記載の発明は、前記ソルダーレジストが備える溝が、各接続用開口部を格子状に囲うように形成されていることを特徴とする請求項１に記載の実装基板としたものである。
【００１１】
また、請求項４に記載の発明は、前記ソルダーレジストが備える溝が、各接続用開口部を多角形形状で囲うように形成されていることを特徴とする請求項１に記載の実装基板としたものである。
【００１２】
また、請求項５に記載の発明は、前記ソルダーレジストが備える溝が、各接続用開口部を円形状または楕円形状で囲うように形成されていることを特徴とする請求項１に記載の実装基板としたものである。
【００１３】
また、請求項６に記載の発明は、前記ソルダーレジストが備える溝が、各接続用開口部間を波状に縫うように形成されていることを特徴とする請求項１に記載の実装基板としたものである。
【００１４】
また、請求項７に記載の発明は、前記ソルダーレジストが備える溝が、より幅の狭い複数の溝から構成されていることを特徴とする請求項２から請求項６のいずれか１項に記載の実装基板としたものである。
【００１５】
また、請求項８に記載の発明は、前記ソルダーレジストが備える溝が、Ｖ字型の断面形状を有することを特徴とする請求項２から請求項７のいずれか１項に記載の実装基板としたものである。
【００１６】
また、請求項９に記載の発明は、前記ソルダーレジストが備える溝が、Ｕ字型の断面形状を有することを特徴とする請求項２から請求項７のいずれか１項に記載の実装基板としたものである。
【００１７】
また、請求項１０に記載の発明は、前記ソルダーレジストが備える溝が、矩型型の断面形状を有することを特徴とする請求項２から請求項７のいずれか１項に記載の実装基板としたものである。
【００１８】
また、請求項１１に記載の発明は、前記ソルダーレジストが備える溝が、請求項２から請求項１０のいずれか１項に記載の溝を組み合わせた形状で形成されていることを特徴とする請求項１に記載の実装基板としたものである。
【００１９】
また、請求項１２に記載の発明は、前記ソルダーレジストが備える溝の深さは、ソルダーレジストの厚みより薄く導体パターン露出しない深さであることを特徴とする請求項８から請求項１１のいずれか１項に記載の実装基板としたものである。
【発明の効果】
【００２０】
本発明は、実装基板表面のソルダーレジスト層に溝を設けることにより、アンダーフィルが溝に沿って効率的に流れることにより、ＩＣチップと実装基板が狭い間隔を有していてもボイド残りが発生しにくく、実装信頼性を向上させることができる。また、短時間で効率的にアンダーフィルを充填できるため、生産性向上に資する。
【００２１】
また、本発明は、平坦化プレス工程にて平坦化と同時に溝を形成するため、工程数を増やすことなく実装基板を作製することができる。
【００２２】
または、バンプ用開口部を形成するための露光現像工程にて同時に溝を形成するため、工程数を増やすことなく実装基板を作製することができる。
【図面の簡単な説明】
【００２３】
【図１】従来例のＩＣチップを実装した実装基板の断面図である。
【図２】（a）〜（b）は本発明の実施例１〜２に係る実装基板の溝パターンを示す平面図の一例である。
【図３】（c）〜（d）は本発明の実施例１〜２に係る実装基板の溝パターンを示す平面図の一例である。
【図４】（e）〜（f）は本発明の実施例１〜２に係る実装基板の溝パターンを示す平面図での一例である。
【図５】（g）は本発明の実施例１〜２に係る実装基板の溝パターンを示す平面図の一例である。
【図６】（a）〜（d）は本発明の実施例１〜２に係る実装基板の溝形状の例を示す図２から図５のＡ−Ａ断面図である。（a）はＶ溝の断面図、（b）はＵ溝の断面図、（c）は矩形溝の断面図、（d）はＶ溝の下に導体パターンが存在する場合の断面図である。
【図７】（e）〜（f）は本発明の実施例１〜２に係る実装基板の溝形状の例を示す図２から図５のＡ−Ａ断面図である。（e）は本発明の実施例１〜２に係る実装基板の溝形状の例を示す図２から図５のＶ溝の場合のＢ−Ｂ断面図である。（f）は本発明の実施例１〜２に係る実装基板の溝形状の例を示す図２から図５のＶ溝の場合のＣ−Ｃ断面図である。
【図８】本発明の実施例１に係る実装基板を製造する工程のプレス工程を示す断面図である。
【図９】本発明の実施例１に係る実装基板を製造する工程のネガレジストの場合のバンプ部露光工程を示す断面図である。
【図１０】本発明の実施例２に係る実装基板を製造する工程の露光工程を示す断面図である。
【図１１】本発明になるＩＣチップを実装した実装基板の断面図である。
【図１２】ＩＣチップを実装した従来型の実装基板の詳細な断面図である。
【発明を実施するための形態】
【００２４】
本発明になる実装基板は、該実装基板の表面を被覆しているソルダーレジスト層の開口部周辺にアンダーフィルの流動性を向上させるための溝を設けた実装基板である。
本発明の実装基板とその製造工程の一例を、図を参照して説明する。
【００２５】
図１２に本発明が適用されるＩＣチップを搭載した実装基板の詳細な断面視の図を示したが、コアとなる基板１６には貫通孔１７が設けられ、該貫通孔１７の側壁面が銅めっき１８されることによりコア基板表裏の配線導体１８との導通がとられており、貫通孔自体は絶縁樹脂により埋設されている。コア基板の表裏両面に形成された導体層の上にレジストを塗布するなど定法のフォトリソ工法（現像・エッチング・レジスト剥離）を適用して銅層をエッチングして導体パターン１８（配線、導体層とも記す）を形成する。
【００２６】
次に、導体パターン１８が形成されたコア基板１６の両面にフィルム状絶縁樹脂２０をラミネートし、レーザー加工にて下層と導通させるためのビア孔１９と呼ばれる開口を設ける。フィルム状絶縁樹脂２０上に無電界銅めっきを施し、その後再びレジストを塗布し露光現像することでレジストに導体パターンに対応する開口部を形成する。次いで、電界銅めっきを行い開口部をめっき銅で埋設し、その後レジストを剥離してから無電界銅めっきをフラッシュエッチングにより除去して導体パターン２１を形成する。フィルム状絶縁樹脂ラミネートからフラッシュエッチまでの上記の工程を繰り返して多層構造の実装基板とする。
【００２７】
実装基板表面にソルダーレジスト６を塗布し、露光現像を行うことでソルダーレジストの所定の位置に開口部を形成して開口底部の導体を露出させ、FCパッド４を形成する。このFCパッド４に、ＩＣチップ１と接続するための半田バンプ２を形成する。
【００２８】
最後に、実装基板に、ＩＣチップ側の金属端子と実装基板の半田バンプとを位置合わせしてＩＣチップ１を搭載し、その後半田バンプを溶融してＩＣチップ１を実装基板にしっかりと実装する。その後、ＩＣチップ１ｃと実装基板１６のなす隙間で溶融半田以外の隙間にアンダーフィル７を注入し、アンダーフィル７を硬化させる。
【実施例１】
【００２９】
実装基板の最表面に形成されている導体パターン上にソルダーレジスト（ネガレジスト）を塗布する。塗布後、ベークにてソルダーレジストを半硬化させ、次いでソルダーレジスト表面をＰＥＴフィルムで被覆した。
【００３０】
ＰＥＴフィルムで被覆した基板を、図８に示すように、溝パターン１１を有するSUS板等の金型１０にて、ホットプレスを行うことで、ソルダーレジスト６oの表面を平坦化するとともに、アンダーフィル流動性を向上させるための溝を一括して形成する。このとき、上記の溝形状は金型の形状を変更することで所望の形状に形成することが可能である。
【００３１】
溝パターン形成後、図９に示すように、半田バンプを敷設するための開口部となる箇所以外のソルダーレジスト６pをフォトマスク１２を介して露光し、その後ＰＥＴフィルムを剥離する。ＰＥＴフィルム剥離後、現像するとソルダーレジスト６pが除去されてFCパッド開口部４が露出・形成され、図２から図７に示すような溝を開口部周辺のソルダーレジスト上に備える実装基板となる。
【００３２】
そして、図１１に示すように、FCパッド４上に半田バンプ２を形成して、ＩＣチップ１bを実装した後、アンダーフィル７を注入すると、この溝８がアンダーフィル７をＩＣチップ１bとソルダーレジストとの隙間全体に効果的に誘導し、ボイドの発生率が抑えられ、且つ短時間で注入可能となった。アンダーフィル７はソルダーレジスト６rに形成された溝が延びる方向に進行するようにＩＣチップ近傍にセットしておくのが好ましい。
また、アンダーフィルはＩＣチップ底面と実装基板（ソルダーレジスト）とがなす隙間で接続用バンプを除いた部分を占めるが、ソルダーレジスト上に１ｍｍ程度裾を引くように滲み出る。したがって、図２から図７に示した種々の形状の溝も、この範囲内に形成するのが好ましい。
【実施例２】
【００３３】
実装基板の最表面に形成されている導体パターン上にソルダーレジスト（ポジレジスト）を塗布する。塗布後、ベークにてソルダーレジストを半硬化させ、次いでソルダーレジスト表面をＰＥＴフィルム（図示せず）で被覆した。ソルダーレジスト表面のホットプレスによる平坦化を行った後、図１０に示すように、溝形成用グレートーンパターンまたはハーフトーンパターン１４とＦＣパッド開口用透過パターン１２を有するフォトマスク１３を用いてソルダーレジスト６qを露光した。ＰＥＴフィルムを剥離した後、ソルダーレジスト６qの現像を行った。
【００３４】
透過した光で完全露光された部分は現像にてレジストが除去されて開口となりFCパッド開口部となる。同時に、グレートーンまたはハーフトーン部を半透過した光で露光された部分は、現像にて表面がハーフエッチングされ、溝が形成された。
このとき、上記の溝形状はグレートーンまたはハーフトーンの形状を変更することで所望の形状で所望の位置に形成することが可能である。これにより図２から図７に示すようなソルダーレジストに溝を備えた実装基板となる。
そして、図１１に示すように、FCパッド４上に半田バンプ２を形成して、ＩＣチップ１を実装した後、アンダーフィル７を溝のなす方向に注入すると、この溝９aがアンダーフィルをＩＣチップとソルダーレジストとの隙間全体に効果的に誘導し、ボイドの発生率が抑えられ、且つ短時間で注入可能となった。
【産業上の利用可能性】
【００３５】
本発明は、実装基板表面のソルダーレジスト層に溝を設けることにより、アンダーフィルが短時間で充填でき、ボイド残りが発生しにくく接続信頼性の高い実装基板を提供できる。
【符号の説明】
【００３６】
１a〜c、ＩＣチップ
２、半田バンプ
３、FCパッド（ＩＣチップ）
４、FCパッド（実装基板）
５a〜j、実装基板
６a〜s、ソルダーレジスト層
７、アンダーフィル
８a〜g、溝
９a〜e、溝（断面形状）
１０、プレス金型
１１、金型に形成された溝形状
１２、１３、フォトマスク
１４、フォトマスク半透過部（グレートーンまたはハーフトーン部）
１５、導体パターン（導体）
１６、コア基板
１７、貫通孔（スルーホール）
１８、２１、導体パターン（銅めっき）
１９、ビア孔（開口）
２０、絶縁層（絶縁樹脂）
２２a〜e、ＩＣチップ実装エリア
X、アンダーフィル流動方向

【特許請求の範囲】
【請求項１】
導体パターンと導体パターンを被覆するソルダーレジストを備え、且つ
ＩＣチップの接続用端子と導体パターンとがソルダーレジストに形成された開口部に敷設される半田を介して電気接続され、
ソルダーレジストとＩＣチップ間の隙間で電気接続部以外がアンダーフィルによって充填される実装基板において、
アンダーフィルによって被覆されるソルダーレジスト部分が接続用開口部の設置ピッチよりも狭い幅の溝を備えていることを特徴とする実装基板。
【請求項２】
前記ソルダーレジストが備える溝が、各接続用開口部間にストライプ状に縫うように形成されていることを特徴とする請求項１に記載の実装基板。
【請求項３】
前記ソルダーレジストが備える溝が、各接続用開口部を格子状に囲うように形成されていることを特徴とする請求項１に記載の実装基板。
【請求項４】
前記ソルダーレジストが備える溝が、各接続用開口部を多角形形状で囲うように形成されていることを特徴とする請求項１に記載の実装基板。
【請求項５】
前記ソルダーレジストが備える溝が、各接続用開口部を円形状または楕円形状で囲うように形成されていることを特徴とする請求項１に記載の実装基板。
【請求項６】
前記ソルダーレジストが備える溝が、各接続用開口部間を波状に縫うように形成されていることを特徴とする請求項１に記載の実装基板。
【請求項７】
前記ソルダーレジストが備える溝が、より幅の狭い複数の溝から構成されていることを特徴とする請求項２から請求項６のいずれか１項に記載の実装基板。
【請求項８】
前記ソルダーレジストが備える溝が、Ｖ字型の断面形状を有することを特徴とする請求項２から請求項７のいずれか１項に記載の実装基板。
【請求項９】
前記ソルダーレジストが備える溝が、Ｕ字型の断面形状を有することを特徴とする請求項２から請求項７のいずれか１項に記載の実装基板。
【請求項１０】
前記ソルダーレジストが備える溝が、矩型型の断面形状を有することを特徴とする請求項２から請求項７のいずれか１項に記載の実装基板。
【請求項１１】
前記ソルダーレジストが備える溝が、請求項２から請求項１０のいずれか１項に記載の溝を組み合わせた形状で形成されていることを特徴とする請求項１に記載の実装基板。
【請求項１２】
前記ソルダーレジストが備える溝の深さは、ソルダーレジストの厚みより薄く導体パターン露出しない深さであることを特徴とする請求項８から請求項１１のいずれか１項に記載の実装基板。

【図２】