【課題】有効誘電率を増大させ、デバイスの性能を制限する可能性がある環境に低Ｋ薄膜を曝した後、より低い有効誘電率を維持する新しいプロセスを提供する。
【解決手段】集積回路の２つの導電性構成要素の間に存在する、有効誘電率を低下させる方法。その方法は、低Ｋ誘電体層の酸素が豊富な部分に対して選択的な気相エッチの使用を伴う。エッチング速度は、エッチプロセスが比較的高Ｋの酸素が豊富な部分を通過し、低Ｋ部分に達すると減じる。気相エッチプロセスが望ましい低Ｋ部分を容易に除去することはないため、エッチプロセスのタイミングを簡単に合わせることができる。 （もっと読む）

【課題】下地層との密着性に優れた銅膜を製造する方法の提供。
【解決手段】成膜対象物上に下地層としてチタン膜を形成した後、この下地層を水素ガス雰囲気中で１００℃以上２００℃未満の温度で熱処理し、次いでその上に銅膜を作製する。このように銅膜を作製した後、さらに水素ガス雰囲気中で１００℃以上２００℃未満の温度で熱処理を行う。 （もっと読む）

【課題】高電圧が不要で安定した状態を得ること。
【解決手段】半導体装置１０に形成されたヒューズ素子１１は、概略的に、拡散領域２２と、拡散領域２２と一部重なるように拡散領域２２より上方に形成された導電体２５を含む。半導体装置１０の半導体基板２１には、拡散領域２２が形成されている。半導体基板２１には素子分離領域２３が形成されている。拡散領域２２を含む半導体基板２１上には絶縁膜２４が形成されている。絶縁膜２４上には、導電体２５が形成されている。導電体２５上には、カバー膜２６が形成されている。カバー膜２６は、導電体２５の上面及び側面を覆うように形成されている。カバー膜２６は、絶縁膜２４より高い引っ張り応力を持つ。 （もっと読む）

【課題】メモリセルトランジスタのゲート電極間の空隙の形状を最適化し、高性能、高信頼性を実現する不揮発性半導体記憶装置の製造方法。
【解決手段】実施の形態の不揮発性半導体記憶装置の製造方法は、半導体基板上に、第１のゲート絶縁膜、第１のフローティングゲート電極、第１のゲート間絶縁膜、第１のコントロールゲート電極、第１のゲートマスク絶縁膜の積層構造を有する複数のメモリセルゲート電極を形成する。メモリセルゲート電極の側壁部に保護膜を形成し、その一部を第１のコントロールゲート電極の側壁部の一部が露出するよう除去する。金属膜を形成し、熱処理により、金属膜と第１のコントロールゲート電極を反応させ第１の金属半導体化合物層を形成する。メモリセルゲート電極間を埋め込み、内部に空隙を有する層間絶縁膜であって、第１のコントロールゲート電極の上面よりも半導体基板から離れた位置に空隙の上端が位置する層間絶縁膜を形成する。 （もっと読む）

【課題】シリサイド工程によるゲート絶縁膜の金属汚染や、メモリセルのショートチャネル効果を抑制する。
【解決手段】実施形態によれば、不揮発性半導体記憶装置は、半導体基板と、前記半導体基板上に順に形成された第１絶縁層、電荷蓄積層、第２絶縁層、および制御電極を有し、前記電荷蓄積層の側面が傾斜面を有する複数のメモリセルトランジスタとを備える。さらに、前記装置は、前記メモリセルトランジスタの側面と、前記メモリセルトランジスタ間の前記半導体基板の上面に形成された第１の絶縁膜部分と、前記メモリセルトランジスタ間のエアギャップ上と前記メモリセルトランジスタ上に連続して形成された第２の絶縁膜部分と、を有する１層以上の絶縁膜を備える。さらに、前記メモリセルトランジスタ間の前記半導体基板の上面から前記エアギャップの下端までの第１距離は、前記メモリセルトランジスタの側面に形成された前記絶縁膜の膜厚よりも大きい。 （もっと読む）

【課題】半導体基板における抵抗やコンタクト抵抗を低減させた半導体装置及びその製造方法を提供すること。
【解決手段】半導体装置は、シリコン層と、シリコン層に形成され、第１不純物を含有する金属シリサイド層と、を備える。シリコン層は、金属シリサイド層が形成されていない領域において、第１不純物に起因するエンド・オブ・レンジ欠陥を有していない。 （もっと読む）

【課題】配線抵抗の上昇や絶縁耐性の劣化を抑制しつつ、配線信頼性を確保する。
【解決手段】半導体装置１００は、半導体基板と、半導体基板上に設けられた層間絶縁膜５０と、層間絶縁膜５０に埋め込まれた、Ｃｕにより構成される配線１０と、配線１０の表層に設けられた、銅錯体を含有する表面層２０と、を備える。配線１０の表層に銅錯体を含有する表面層２０を備えることにより、配線抵抗の上昇や絶縁耐性の劣化を抑制しつつ、配線信頼性を確保することができる。 （もっと読む）

【課題】 Ｍｏの持つＳｉバリヤ性、ＩＴＯコンタクト性という利点を維持しながら、耐酸化性を改善し、尚且つＣｕとの積層時や信号ケ−ブルの取り付け等の加熱工程を経ても低い電気低抵値を維持できる、電子部品用積層配線膜を提供する。
【解決手段】 基板上に金属膜を形成した電子部品用積層配線膜において、Ｃｕでなる主導電層と、該主導電層の一方の面および／または他方の面を覆う被覆層からなり、該被覆層は原子比における組成式がＭｏ_{１００−Ｘ}Ｎｉ_Ｘ、１０≦Ｘ≦７０で表され、残部不可避的不純物からなるＭｏ−Ｎｉ合金である電子部品用積層配線膜。 （もっと読む）

【課題】貫通孔内に配した樹脂が熱膨張することによって電極を破損することを防止した貫通配線付き接合基板の提供。
【解決手段】
一面１ａに電極層２が形成された第一基板１、及び電極層２と接合樹脂層３を介して、第一基板１と接合された第二基板４とを備えた貫通配線付き接合基板１０Ａであって、第一基板１の他面１ｂ側から電極層２が露出するまで第一基板１を貫通する貫通孔５と、貫通孔５の内部において、貫通孔５の内側面５ｃ及び電極層２を覆う貫通配線層６と、貫通配線層６を覆い貫通孔５の内部に充填された充填樹脂部７とを有し、充填樹脂部７を構成する樹脂のヤング率は、接合樹脂層３を構成する樹脂のヤング率よりも小さいことを特徴とする貫通配線付き接合基板１０Ａ。 （もっと読む）

【課題】半導体装置の性能を向上させる。
【解決手段】半導体基板１のｎＭＩＳ形成領域１Ａにｎチャネル型ＭＩＳＦＥＴＱｎを、半導体基板１のｐＭＩＳ形成領域１Ｂにｐチャネル型ＭＩＳＦＥＴＱｐを、それぞれ形成してから、ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐを覆うように引張応力の窒化シリコン膜５を形成し、ｎＭＩＳ形成領域１ＡおよびｐＭＩＳ形成領域１Ｂの窒化シリコン膜５に紫外線照射処理を施す。その後、ｎＭＩＳ形成領域１Ａの窒化シリコン膜５を覆いかつｐＭＩＳ形成領域１Ｂの窒化シリコン膜５を露出するマスク層６ａを形成してから、ｐＭＩＳ形成領域１Ｂの窒化シリコン膜５をプラズマ処理することで、ｐＭＩＳ形成領域１Ｂの窒化シリコン膜５の引張応力を緩和させる。 （もっと読む）