【課題】耐圧を向上させることができる半導体装置を提供する。
【解決手段】半導体装置１０は、ソース領域１２ａ、複数の帯状のドレイン領域１２ｂ、チャネル領域、ソース電極１６、ドレイン電極１５、およびゲート電極１７を具備する。ソース領域１２ａは、化合物半導体層１１上に形成された平面状の領域である。複数の帯状のドレイン領域１２ｂは、化合物半導体層１１上に、互いに電気的に分離されるように形成される。チャネル領域は、ソース領域１２ａの一辺に接し、かつソース領域１２ａと複数のドレイン領域１２ｂとの間に、互いに電気的に分離されるように形成される。ソース電極１６は、ソース領域１２ａ上の少なくとも一部に形成される。ドレイン電極１５は、複数のドレイン領域１２ｂに電気的に接続されるように形成される。ゲート電極１７は、複数のチャネル領域に電気的に接続されるように形成される。 （もっと読む）

【課題】表面電極にめっき層を形成する際に、裏面電極に不必要なめっき層が形成されることによる裏面電極の電気抵抗の影響を抑制しつつ、表面電極にめっき層を欠陥無く形成できる半導体装置の製造方法を提供する。
【解決手段】表面１ａに半導体素子の表面電極２が形成され、裏面１ｂに半導体素子の裏面電極が形成された半導体ウェハ１を用意する工程と、半導体ウェハ１の表面電極２にめっき層３を形成するめっき工程とを有する半導体装置の製造方法において、めっき工程では、表面電極２と半導体ウェハ１の側面１ｃとを露出した状態とし、かつ、半導体ウェハの裏面１ｂの全域を被覆した状態として、半導体ウェハ１をめっき液に浸してめっき層を形成する。 （もっと読む）

【課題】ボンディング耐性を向上させた炭化珪素半導体装置及びその製造方法を提供することを目的とする。
【解決手段】本発明の炭化珪素半導体装置は、炭化珪素基板１と、炭化珪素基板１上に形成されたｎ型炭化珪素層２と、ｎ型炭化珪素層２の表面近傍に平面視してリング状に形成された低濃度ｐ型ＪＴＥ領域３と、ｎ型炭化珪素層２の表面近傍の低濃度ｐ型ＪＴＥ３の内側に該低濃度ｐ型ＪＴＥ領域３に接触して平面視してリング状に形成された高濃度ｐ型領域４と、高濃度ｐ型領域４上の一部に形成されたｐ型オーミック電極５と、ｐ型オーミック電極５を覆うと共に高濃度ｐ型領域４上及びｎ型炭化珪素層２上に形成されたショットキー電極６と、ショットキー電極６上に形成された第1の電極と、炭化珪素基板のｎ型炭化珪素層が形成されていない側に形成された第２の電極と、を備えたことを特徴とする。 （もっと読む）

【課題】高耐圧を確保できながら、逆方向リーク電流および順方向電圧を低減することができる半導体装置を提供すること。
【解決手段】その表面１２にショットキーメタル２２が形成されたエピタキシャル層６を備えるショットキーバリアダイオード１において、エピタキシャル層６の表面１２に沿う方向に互いに間隔を空けて配列され、それぞれが表面１２から裏面１１へ向かってエピタキシャル層６の厚さ方向に延びるｐ型ピラー層１７を形成することにより、エピタキシャル層６にスーパージャンクション構造を形成する。また、エピタキシャル層６の表面１２の近傍に、ｐ型ピラー層１７よりも不純物濃度の高い電界緩和層１９を選択的に形成する。 （もっと読む）

【課題】ショットキー電極形成前に酸洗浄を行ってもｐ型オーミック電極がその酸に曝されることなく、ｐ型オーミック電極とショットキー電極との電気的接続が良好な炭化珪素半導体装置及びその製造方法を提供する。
【解決手段】本発明の炭化珪素半導体装置は、炭化珪素基板１と、基板１上に形成されたｎ型炭化珪素層２と、ｎ型炭化珪素層２の表面近傍に形成された複数のｐ型不純物領域３と、ｐ型不純物領域３上の一部に形成されたｐ型オーミック電極４と、ｐ型不純物領域３上の一部に、ｐ型オーミック電極４を覆うように形成された耐酸性のバリアメタル層５と、バリアメタル層５、ｐ型不純物領域３、及びｎ型炭化珪素層２上に形成されたショットキー電極６と、ショットキー電極６上に形成された第1の電極と、炭化珪素基板１のｎ型炭化珪素層が形成されていない側に形成された第２の電極と、を備えたことを特徴とする。 （もっと読む）

【課題】低コンタクト抵抗を実現し得る半導体基板上の半導体層と電極配線層とのオーミック電極構造を提供する。
【解決手段】半導体基板１０６と、半導体基板１０６上に形成された第１のバリア層１０７と、第１のバリア層１０７上に形成された厚さ１ｎｍ以上４０ｎｍ以下のチャネル層１０８と、チャネル層１０８の上に形成された第２のバリア層１０２と、少なくとも第２のバリア層１０２及びチャネル層１０８を厚さ方向に貫通する第１の電極領域１０９と、少なくとも第２のバリア層１０２及びチャネル層１０８を厚さ方向に貫通する第２の電極領域１０９とを備える半導体装置であって、少なくとも第１の電極領域１０９は、チャネル層１０８と接触する側の面が凹凸形状で構成されている。 （もっと読む）

【課題】一般にショットキー整流器は定格逆電圧での逆漏れが高く、一方ＰＮ構造ダイオードは逆漏れがすくない。両者を並列接続し、低順方向電圧降下を与えると共に、両端で逆サージを保護する。
【解決手段】低逆電圧定格化ＰＮダイオード、および独立集積回路素子におけるＰＮダイオードに電気的に並列接続した高逆電圧定格化ショットキー整流器からなる低順方向電圧降下過渡電圧サプレッサー。 （もっと読む）

【課題】化合物半導体積層構造上の絶縁膜に所期の微細な開口を形成するも、リーク電流を抑止した信頼性の高い高耐圧の化合物半導体装置を実現する。
【解決手段】化合物半導体積層構造２上にパッシベーション膜６を形成し、パッシベーション膜６の電極形成予定位置をドライエッチングにより薄化し、パッシベーション膜６の薄化された部位６ａをウェットエッチングにより貫通して開口６ｂを形成し、この開口６ｂを電極材料で埋め込むように、パッシベーション膜６上にゲート電極７を形成する。 （もっと読む）

【課題】動作電圧の高電圧化を図るも、電極端における電界集中を緩和してデバイス特性の劣化を確実に抑止し、高耐圧及び高出力を実現する信頼性の高い化合物半導体装置を提供する。
【解決手段】ＨＥＭＴは、ＳｉＣ基板１上に、化合物半導体層２と、開口６ｂを有し、化合物半導体層２上を覆う、窒化珪素（ＳｉＮ）の保護膜６と、開口６ｂを埋め込むように化合物半導体層２上に形成されたゲート電極７とを有しており、保護膜６は、その下層部分６ａが開口６ｂの側面から張り出した張出部６ｃが形成されている。 （もっと読む）

【課題】逆ピエゾ効果が効果的に抑制され、オフ時の高電界状態であっても、ゲート電極近傍でクラックの発生が抑止されたスイッチング素子を提供する。
【解決手段】スイッチング素子１は、電子走行層１３と、電子走行層１３の上面に形成され、バンドギャップが電子走行層１３より大きく電子走行層１３とヘテロ接合する電子供給層１４と、ソース電極１５とドレイン電極１６と、ソース電極１５とドレイン電極１６の間に配置されたゲート電極１７とを備え、ゲート電極の下方に、電子供給層１４に替えて、逆ピエゾ抑制層２０を配置してなる。逆ピエゾ抑制層２０は、ヘテロ接合よりも格子不整合が緩和された状態で電子走行層１３と接合するように、その組成等が調整されており、ゲート電極１７との接触領域Ａ２のドレイン電極１６側境界Ｂ４を跨ぐように配置される。 （もっと読む）