【課題】耐圧を向上できる電界効果トランジスタを提供する。
【解決手段】ＧａＮ系ＨＦＥＴは、ゲート絶縁膜１７をなす半絶縁膜の抵抗率ρが、電流密度が６.２５×１０^−４(Ａ/ｃｍ^２)であるとき、３.９×１０^９Ωｃｍであった。抵抗率ρ＝３.９×１０^９Ωｃｍの半絶縁膜によるゲート絶縁膜１５を備えたことで、１０００Ｖの耐圧が得られた。ゲート絶縁膜の抵抗率が、１×１０^１１Ωｃｍを超えると耐圧が急減し、ゲート絶縁膜の抵抗率が、１×１０^７Ωｃｍを下回るとゲートリーク電流が増大する。 （もっと読む）

【課題】 寄生ダイオードを介したリーク電流を抑えること。
【解決手段】 半導体装置１は、ｃ面を表面とする窒化物半導体の半導体層１３と、厚みが減少する厚み減少部１４ａを有する窒化物半導体のｐ型の埋込み層１４と、を備える。埋込み層１４では、厚み減少部１４ａの内部に酸素濃度がピークとなる部分が存在しており、そのピーク部分と厚み減少部１４ａの傾斜面の間のｐ型不純物の濃度が酸素濃度よりも高い部分が存在する。 （もっと読む）

【課題】製造プロセスが容易であり、かつ、電流駆動能力の高い半導体基板およびその製造方法を提供することである。
【解決手段】本実施形態による半導体装置は、半導体基板を備える。第１導電型のＦｉｎ型半導体層は、半導体基板上に形成されている。第１導電型のソース層および第１導電型のドレイン層は、Ｆｉｎ型半導体層の長手方向の両端に設けられている。ゲート絶縁膜は、Ｆｉｎ型半導体層の両側面に設けられている。ゲート電極は、Ｆｉｎ型半導体層の両側面にゲート絶縁膜を介して設けられている。第２導電型のパンチスルーストッパ層は、ゲート電極およびＦｉｎ型半導体層の下に設けられている。パンチスルーストッパ層の不純物濃度は、ソース層およびドレイン層の下にある半導体基板の不純物濃度よりも高い。 （もっと読む）

【課題】ノーマリオフで動作するとともに、高い耐圧と低いオン抵抗を具備した半導体装置を提供すること。
【解決手段】 半導体装置１では、ドレイン電極２１が第１ヘテロ接合面３２に形成される２次元電子ガス層に対して電気的に接続可能に構成されており、ソース電極２９が第１ヘテロ接合面３２に形成される２次元電子ガス層から電気的に絶縁可能に構成されているとともに第２ヘテロ接合面３４に形成される２次元電子ガス層に対して電気的に接続可能に構成されており、ゲート部２８が第２ヘテロ接合面３４に対向しており、導通電極２５が第１ヘテロ接合面３２及び第２ヘテロ接合面３４に形成される２次元電子ガス層の双方に対して電気的に接続可能に構成されている。第１ヘテロ接合面３２に形成される２次元電子ガス層の電子濃度は、第２ヘテロ接合面３４に形成される２次元電子ガス層の電子濃度よりも濃い。 （もっと読む）

【課題】製造コストの増加を抑制することが可能な技術を提供することを目的とする。
【解決手段】半導体装置の製造方法は、（ａ）オフ角を有するＳｉＣ基板１上に、ドリフト層２と、酸化膜３１と、レジスト３２とをこの順に形成する工程と、（ｂ）酸化膜３１に第１開口部３１ａを形成するともに、レジスト３２に第２開口部３２ｂを形成する工程と、（ｃ）不純物を、酸化膜３１及びレジスト３２を介してドリフト層２にイオン注入することにより、ｐ型ウェル領域３をドリフト層２の上部に形成する工程とを備える。 （もっと読む）

【課題】 過電流検出による保護と、温度検出による保護とを、好適に行うことが可能な半導体装置を提供する。
【解決手段】 半導体基板を有する半導体装置であって、半導体基板が、メイン素子領域と、メイン素子領域よりも小さい電流が流れるサブ素子領域を有しており、サブ素子領域が、半導体基板を平面視したときに半導体基板の中心と重なる位置に形成されており、半導体基板上であって、半導体基板を平面視したときにサブ素子領域と重なる位置に、温度検出素子が形成されている。 （もっと読む）

【課題】電界効果トランジスタを有する半導体装置のトランジスタ性能を向上させることのできる技術を提供する。
【解決手段】ゲート絶縁膜５およびゲート電極６ｎ，６ｐの側面にサイドウォール９を形成した後、サイドウォール９の両側の半導体基板１に不純物をイオン注入して不純物領域を形成する。続いて、半導体基板１の主面上に第１絶縁膜１４、第２絶縁膜１５、および第３絶縁膜１６を順次形成した後、イオン注入された上記不純物を活性化する熱処理を行う。ここで、第１絶縁膜１４は、第２絶縁膜１５よりも被覆性のよい膜であり、かつ、第２絶縁膜１５とエッチング選択比が異なる膜である。第２絶縁膜１５は、第１絶縁膜１４よりも水素の拡散を阻止する機能が高い膜である。第３絶縁膜１６は、第１絶縁膜１４および第２絶縁膜１５よりも内部応力の変化が大きい膜である。 （もっと読む）

【課題】製造プロセスが容易であり、かつ、Ｆｉｎ型ＦＥＴおよび従来型トランジスタを混載した半導体記憶装置を提供することである。
【解決手段】半導体記憶装置は第１の領域および第２の領域を備える。メモリ部のトランジスタは第１導電型のＦｉｎ型半導体層を備える。第１導電型の第１のソース層および第１のドレイン層はＦｉｎ型半導体層の両端に設けられる。第１のゲート電極はＦｉｎ型半導体層の両側面に設けられる。第２導電型のパンチスルーストッパ層は第１のゲート電極およびＦｉｎ型半導体層の下に設けられている。パンチスルーストッパ層の不純物濃度は第１のソース層および第１のドレイン層の下の不純物濃度よりも高い。周辺回路部のトランジスタは、第２のゲートトレンチを備える。第１導電型の第２のソース層および第１導電型の第２のドレイン層は、第２のゲートトレンチの両側に設けられる。第２のゲート電極は、第２のゲートトレンチ内に充填される。 （もっと読む）

【課題】炭化珪素半導体装置において、閾値電圧を低下させることなく、チャネル移動度およびキャリア注入速度を向上することのできる技術を提供する。
【解決手段】ソース領域１１０が形成されたエピタキシャル層１０２の表面の位置をゲート絶縁膜１１６とエピタキシャル層１０２との界面の位置よりも低くし、かつ、ソース領域１１０を構成する不純物の不純物濃度分布の最大値の位置が、ソース領域１１０が形成されたエピタキシャル層１０２の表面よりも深くに位置するようにソース領域１１０を形成する。 （もっと読む）

【課題】特性ばらつきの少ない絶縁ゲートを備えた窒化物半導体の半導体装置を提供すること。
【解決手段】 半導体装置が備える絶縁ゲートは、窒化物半導体層１上に設けられているアモルファスの酸化シリコン膜２と、酸化シリコン膜２上に設けられているゲート電極８を有している。ゲート電極８に対向する窒化物半導体層１が酸化されている。 （もっと読む）