【課題】耐圧を確保しつつ、オン抵抗を下げることのできる半導体装置およびその製造方法を提供する。
【解決手段】高抵抗で第１導電型の第１ベース層１２と、第１ベース層の裏面に設けられた第１導電型のドレイン層１０と、第１ベース層の表面に形成された第２導電型の第２ベース層１６と、第２ベース層の表面に形成された第１導電型のソース層１８と、ソース層および第２ベース層の表面上に配置されたゲート絶縁膜２０と、ゲート絶縁膜上に配置されたゲート電極２２と、ゲート絶縁膜の下面からドレイン層に向かって延伸して配置された第１導電型の電流導通層１４と、ドレイン層に設けられたドレイン電極２８と、ソース層および第２ベース層に設けられたソース電極２６とを備え、電流導通層の側面と第２ベース層の最接近部との距離Ｗ１と、第２ベース層とドレイン層との垂直方向の距離Ｗ２との関係が、Ｗ１＞Ｗ２となるように構成した。 （もっと読む）

【課題】ＩＩＩ−Ｖ族化合物半導体層を含む半導体素子及びその製造方法を提供する。
【解決手段】ＩＩＩ−Ｖ族物質を含む半導体素子及びその製造方法に係り、該半導体素子は、溝を含むシリコン基板３０と、溝周囲の基板上に形成されたハードマスク３２と、溝を充填する、ハードマスク上に形成された第１物質層３４と、第１物質層上に形成された上部物質層３６、及び上部物質層上に形成された素子層と、を含み、該第１物質層は、ＩＩＩ−Ｖ族物質層であり、該上部物質層は、第１物質層の一部でもあり、該上部物質層は、第１物質層と同一物質または異なる物質であってもよい。 （もっと読む）

【課題】 少ない工程数で形成でき、耐熱性に優れた温度センサを備える炭化珪素半導体装置を得る。
【解決手段】 炭化珪素基板１の活性領域ＡＲに形成された半導体素子と、活性領域ＡＲを取り囲むように炭化珪素基板１中に形成されたウエル領域５と、炭化珪素基板１上に配設される多結晶シリコンからなるゲート電極８と、ゲート電極８と同時に形成され、その一部を用いて形成した測温抵抗体１７と、を備えることを特徴とする。 （もっと読む）

【課題】縦型トランジスタのソース又はドレイン用の拡散層を形成するにあたって形成されるシリコン膜に表面凹凸を発生させない半導体装置の製造方法を提供する。
【解決手段】複数の半導体ピラーを形成する工程と、隣り合う前記半導体ピラーで挟まれた溝の側面を覆うように絶縁膜を形成する工程と、前記絶縁膜の前記溝の底部に近い領域に側面開口を形成する工程と、前記溝の内部を覆うようにシリコン膜からなる被覆膜を形成する工程と、前記被覆膜上に前記半導体ピラー内へ拡散させる不純物で構成された不純物層を形成する工程と、前記不純物を、前記側面開口を塞ぐように形成されている前記被覆膜を通して前記半導体ピラー内に熱拡散させてソース又はドレイン用の拡散層を形成する工程と、を含む。前記被覆膜の成膜温度を５１０℃より高く度５５０℃未満の範囲とすることにより、非晶質状態のシリコン膜を形成する。 （もっと読む）

【課題】複数のチャネルを有する窒化物半導体装置において、ノーマリオフかつ低オン抵抗を実現する技術を提供する。
【解決手段】第１の窒化物半導体層３，５，７と、第１の窒化物半導体層よりも禁制帯幅が大きい第２の窒化物半導体層５，６，８とが積層されたヘテロ接合体を少なくとも２つ以上有する窒化物半導体積層体１０を備え、窒化物半導体積層体１０に設けられたドレイン電極１４と、ソース電極１３と、ドレイン電極１４とソース電極１３の両者に対向して設けられたゲート電極１５，１６とを有し、ドレイン電極１４とソース電極１３は、窒化物半導体積層体１０の表面または側面に配置され、ゲート電極１５，１６は、窒化物半導体積層体１０の深さ方向に設けられた第１ゲート電極１５と、該第１ゲート電極１５と窒化物半導体積層体１０の深さ方向の配置深さが異なる第２ゲート電極１６とを有する。 （もっと読む）

【課題】オン電圧の低減を図りつつ、ターンオフ時のスイッチング速度を速くすることができる半導体装置を提供する。
【解決手段】一部のゲート電極７ａを第１ゲートパッド９ａに接続すると共に残部のゲート電極７ｂを第２ゲートパッド９ｂに接続し、一部のゲート電極７ａと残部のゲート電極７ｂとを第１、第２ゲートパッド９ａ、９ｂを介して互いに独立した制御が可能となるようにする。そして、ターンオフされる際、残部のゲート電極７ｂに反転層１５が形成されないターンオフ電圧が印加された後、一部のゲート電極７ａに反転層１５が形成されないターンオフ電圧が印加されるようにする。 （もっと読む）

【課題】ＶＩＡホールを高密度に形成したとしても半導体素子が割れやすくなるのを防止し、素子の形成歩留りを向上させることができる半導体装置を提供する。
【解決手段】半導体装置は、基板１１０と、基板の第１表面に配置され、それぞれ複数のフィンガーを有するゲート電極１２４、ソース電極１２０およびドレイン電極１２２と、ソース電極１２０の下部に配置されたＶＩＡホールＳＣと、基板の第１表面とは反対側の第２表面に配置され、ＶＩＡホールを介してソース電極に接続された接地電極とを備え、ＶＩＡホールＳＣは、基板１１０を形成する化合物半導体結晶のへき開方向とは異なる方向に沿って配置される。 （もっと読む）

【課題】半導体チップの両面冷却により効率的な放熱が可能な積層構造を有する半導体装置とその製造方法を提供する。
【解決手段】半導体装置１は第１半導体チップ１０ａと、前記第１半導体チップ１０ａの一方の面に設けられた放熱作用を有する第１エミッタ電極１４ａと、第２半導体チップ１０と、前記第２半導体チップ１０ｂの一方の面に設けられた放熱作用を有する第２エミッタ電極１４ｂとを有する。また、放熱作用を有する取り出しエミッタ電極１４を介して、前記第１エミッタ電極１４ａと前記第２エミッタ電極１４ｂが接するように設けられる。半導体装置１の製造方法は、第１半導体チップ１０ａの一方の面に放熱作用を有する第１エミッタ電極１４ａを接合する工程と、第２半導体チップ１０ｂの一方の面に放熱作用を有する第２エミッタ電極１４ｂを接合する工程と、前記第１エミッタ電極１４ａと前記第２エミッタ電極１４ｂを接合する工程とを有する。 （もっと読む）

【課題】半導体装置の信頼性を向上させることができる半導体装置および半導体装置の製造方法を提供すること。
【解決手段】ｎ^-型ドリフト領域１となる半導体基板のおもて面には、トレンチＩＧＢＴのおもて面素子構造が設けられている。半導体基板のおもて面の表面には、コンタクトホール１１を有する層間絶縁膜７が設けられている。コンタクトホール１１は、層間絶縁膜７の、金属電極層層間絶縁膜７との界面８側の表面層に設けられた第１開口部１２と、第１開口部１２の半導体基板側に連結された第２開口部１３とからなる。第１開口部１２は、層間絶縁膜７と金属電極層８との界面側の、トレンチＩＧＢＴのトレンチ６が並ぶ方向の第１開口幅ｗ１が、半導体基板側のトレンチ６が並ぶ方向の第２開口幅ｗ２よりも広くなっている。金属電極層８は、コンタクトホール１１を介して、ｐ型チャネル領域４およびｎ⁺型ソース領域５と接続されている。 （もっと読む）

【課題】窒化ガリウム（ＧａＮ）系のＨＥＭＴを保護するダイオード構造を備えた半導体装置とその製造方法を提供する。
【解決手段】基板１０のうちＧａＮ層１３に２次元電子ガスが生成される領域が活性層領域４０とされ、基板１０のうち活性層領域４０を除いた領域にイオン注入が施されていることにより活性層領域４０とは電気的に分離された領域が素子分離領域５０とされている。そして、ダイオード６０は素子分離領域５０の層間絶縁膜２０の上に配置されている。このように、基板１０のうちＨＥＭＴが動作する活性層領域４０とは異なる素子分離領域５０を設けているので、１つの基板１０にＧａＮ−ＨＥＭＴとダイオード６０の両方を備えた構造とすることができる。 （もっと読む）