炭化珪素半導体装置
【課題】 少ない工程数で形成でき、耐熱性に優れた温度センサを備える炭化珪素半導体装置を得る。
【解決手段】 炭化珪素基板１の活性領域ＡＲに形成された半導体素子と、活性領域ＡＲを取り囲むように炭化珪素基板１中に形成されたウエル領域５と、炭化珪素基板１上に配設される多結晶シリコンからなるゲート電極８と、ゲート電極８と同時に形成され、その一部を用いて形成した測温抵抗体１７と、を備えることを特徴とする。
【解決手段】 炭化珪素基板１の活性領域ＡＲに形成された半導体素子と、活性領域ＡＲを取り囲むように炭化珪素基板１中に形成されたウエル領域５と、炭化珪素基板１上に配設される多結晶シリコンからなるゲート電極８と、ゲート電極８と同時に形成され、その一部を用いて形成した測温抵抗体１７と、を備えることを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、炭化珪素（シリコンカーバイド）を構成材料とする炭化珪素半導体装置に係り、その装置内部に備えられた温度センサの構造に関するものである。
【背景技術】
【０００２】
珪素（シリコン）を構成材料とするシリコン半導体装置と比較して、炭化珪素を構成材料とする炭化珪素半導体装置は、より高温での動作が可能という特徴を有するが、シリコン半導体装置の場合と同様に、動作時の温度を監視する必要がある。
【０００３】
例えば保護回路の動作制御に用いられる温度センサを備える半導体装置として特許文献１の第１図に開示されたような半導体装置が知られているが、シリコンを用いて形成される従来の半導体装置では、温度センサとして多結晶シリコンで形成されたダイオードがよく使われている。多結晶シリコンダイオードは、多結晶シリコン膜に不純物をイオン注入することで形成されるが、シリコン半導体装置上に多結晶シリコンダイオード形成する場合、シリコン基板に半導体素子を形成するためのイオン注入と、多結晶シリコンダイオードを形成するためのイオン注入を同時に行えば、製造工程の増加は最小限で済ませることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開昭６３−２９９２６４号公報 （第１図）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一方、炭化珪素半導体装置の製造では、半導体素子を形成するためのイオン注入を行った後、１５００℃以上の熱処理を施す必要がある。そのため、炭化珪素半導体装置上に温度検出用の多結晶シリコンダイオードを形成する場合に、半導体素子を形成するためのイオン注入と、多結晶シリコンダイオードを形成するためのイオン注入とを別々の工程で行う必要がある。つまり従来のシリコン半導体装置の場合に比べ、工程数が大きく増加し、製造コストの上昇が問題となる。
【０００６】
また、炭化珪素半導体装置は高温下での動作が期待されているが、多結晶シリコンダイオードは２００℃以上の温度で動作させることは困難であるため、２００℃以上での動作が想定される炭化珪素半導体装置には、温度センサとして多結晶シリコンダイオードを用いることができない。
【０００７】
さらに、特許文献１に開示された半導体装置では、多結晶シリコンからなるゲート層の上に酸化膜を介して多結晶シリコンの温度センサが形成されているため、ゲート層として使用する多結晶シリコン膜と温度センサとして使用する多結晶シリコン膜とを別々に形成する必要があり、やはり工程数が大きく増加し、製造コストの上昇が問題となる。
【０００８】
この発明は上記のような課題を解決するためになされたもので、少ない工程数で形成でき、耐熱性に優れた温度センサを備える炭化珪素半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、この発明に係る炭化珪素半導体装置では、炭化珪素基板の活性領域に形成された半導体素子と、前記活性領域を取り囲むように前記炭化珪素基板中に形成されたウエル領域と、前記炭化珪素基板上に配設される多結晶シリコンからなるゲート電極と、前記ゲート電極の一部を用いて形成した測温抵抗体と、を備えることを特徴とする。
【発明の効果】
【００１０】
上記のような構成としたため、本発明では、温度センサとして、多結晶シリコンダイオードではなく、多結晶シリコンを抵抗体として形成した測温抵抗体を備えている。測温抵抗体は、多結晶シリコンダイオードよりも高い温度での使用が可能であるため、高温下（２００℃以上）での動作が想定される炭化珪素半導体装置にも適用可能である。また測温抵抗体は、多結晶シリコンダイオードとは異なり、多結晶シリコン膜の成膜と同時に適切な不純物を含ませることにより、任意の抵抗値を持たせることができる。さらに、測温抵抗体は、ゲート電極を形成するための多結晶シリコン膜の一部を利用して形成されている。そのため本実施の形態では温度センサを組み込むことによる製造工程数の増大は最小限に抑えられる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態１に係る炭化珪素半導体装置のチップの構成を模式的に示す平面図である。
【図２】図１のＡ−Ａ断面を示した断面図である。
【図３】図１のＢ−Ｂ断面を示した断面図である。
【図４】本実施の形態に係る炭化珪素半導体装置の製造方法を示す断面図である。
【図５】本実施の形態に係る炭化珪素半導体装置の製造方法を示す断面図である。
【図６】本実施の形態に係る炭化珪素半導体装置の製造方法を示す断面図である。
【図７】本実施の形態に係る炭化珪素半導体装置の製造方法を示す断面図である。
【図８】本実施の形態に係る炭化珪素半導体装置の製造方法を示す断面図である。
【図９】本発明の実施の形態２に係る炭化珪素半導体装置のチップの構成を模式的に示す平面図である。
【図１０】図９のＣ−Ｃ断面を示した断面図である。
【図１１】本発明の実施の形態３に係る炭化珪素半導体装置のチップの構成を模式的に示す平面図である。
【図１２】図１０のＤ−Ｄ断面を示した断面図である。
【図１３】本発明の実施の形態３に係る炭化珪素半導体装置の変形例のチップの構成を模式的に示す断面図である。
【図１４】本発明の実施の形態４に係る炭化珪素半導体装置のチップの構成を模式的に示す平面図である。
【発明を実施するための形態】
【００１２】
＜実施の形態１＞
図１は本発明の実施の形態１に係る炭化珪素半導体装置のチップの構成を模式的に示す平面図である。ここでは炭化珪素基板１の上に、半導体素子としてＭＯＳＦＥＴを備える例を示す。本実施の形態の炭化珪素半導体装置は、複数のＭＯＳＦＥＴセルで構成されるＭＯＳＦＥＴが配置され主電流を導通させる領域である活性領域ＡＲと、ウエル領域５と電界集中を緩和するための終端構造としてのＪＴＥ領域６とを含む終端領域ＴＲとで構成されている。ウエル領域５は活性領域ＡＲを取り囲むように設けられ、素子電圧を維持する機能を有している。ＪＴＥ領域６はウエル領域５を取り囲むように設けられ、電界集中を緩和する機能を有している。なお、説明の便宜上、図１においては平面的な位置関係を理解するのに必要な構成要素だけが表示されているので、詳細は後述の各断面図を参照されたい。
【００１３】
図２は図１のＡ−Ａ断面を示した断面図である。図２に示すように、本実施の形態に係る炭化珪素半導体装置は、比較的不純物濃度の高い第１導電型（ここではｎ型）の基板層１ａおよびその上面にエピタキシャル結晶成長させた比較的不純物濃度の低い第１導電型のドリフト層１ｂからなる炭化珪素基板１を用いて形成されている。材料である炭化珪素は、シリコンよりバンドギャップの広い半導体材料であり、そのため炭化珪素を構成材料とする半導体装置は、シリコンを構成材料とする半導体装置と比較して、より高温での動作が可能となっている。
【００１４】
ドリフト層１ｂの表面部分には、第２導電型（ここではｐ型）のベース領域２が選択的に複数形成されている。各ベース領域２の表面部分には、第１導電型のソース領域３が形成されている。ドリフト層１ｂの表面部分にはさらに、複数のベース領域２を取り囲むように、第２導電型のウエル領域５が形成されている。各ベース領域２の表面部分におけるソース領域３に隣接する部分およびウエル領域５の所定の部分には第２導電型のコンタクト領域４が形成されている。ウエル領域５の外周部には、ウエル領域５と表面に露出したドリフト層１ｂとを隔てるように、ウエル領域５よりも不純物濃度の低い第２導電型のＪＴＥ領域６がウエル領域５を取り囲んで形成されている。ＪＴＥ領域６は、電圧印加に伴いウエル領域５から表面に露出したドリフト層１ｂにかけて生成される空乏層における電界強度を緩和し耐圧を向上させるものである。
【００１５】
少なくともソース領域３とドリフト層１ｂに挟まれた各ベース領域２の表面上には、シリコンの酸化物からなるゲート絶縁膜７およびその上に多結晶シリコンからなるゲート電極８が設けられている。ゲート電極８の上部はシリコンの酸化物からなる層間絶縁膜９で覆われている。層間絶縁膜９の上にはアルミニウムからなるソース電極１０が設けられている。コンタクト領域４およびその近傍の表面上には、ゲート絶縁膜７、ゲート電極８および層間絶縁膜９を貫通するように貫通孔が形成され、その貫通孔により、ソース電極１０はニッケルシリサイド層１１を介してソース領域３およびコンタクト領域４と電気的に接続されている。
【００１６】
ウエル領域５、ＪＴＥ領域６およびそれらを取り囲むドリフト層１ｂの表面上には、シリコンの酸化物からなりゲート絶縁膜７より厚みの大きなフィールド絶縁膜１２が形成されている。フィールド絶縁膜１２上にはゲート絶縁膜７上に形成されていたゲート電極８および層間絶縁膜９が延在している。この延在しているゲート電極８の上の層間絶縁膜９には貫通孔が設けられ、この貫通孔を経由してゲート電極８と電気的接触を保持するようにゲート配線１３が設けられている。ゲート配線１３はアルミニウムのような導電性の良好な金属で構成されており、ゲート配線１３の一部は外部より制御信号を受け入れるためのゲートパッド１３ａとなっている（図１参照）。ゲートパッド１３ａより入力された制御信号は、ゲート配線１３を経由してゲート電極８に供給される。
【００１７】
層間絶縁膜９およびゲート配線１３は、ポリイミド樹脂からなる保護膜１４で覆われているが、外部より制御信号を受け入れるため、ゲートパッド１３ａの上面は開口している。基板層１ａの下面には、基板層１ａと電気的接触を保持するようにドレイン電極１５がニッケルシリサイド層１６を介して全面に設けられている。ドレイン電極１５は、基板層１ａ側から順にニッケル層、金層の２層で構成されている。
【００１８】
ＭＯＳＦＥＴセルは、基板層１ａ、ドリフト層１ｂ、ベース領域２、ソース領域３、コンタクト領域４、ゲート絶縁膜７、ゲート電極８、層間絶縁膜９、ソース電極１０、ドレイン電極１５およびニッケルシリサイド層１１，１６で構成され、複数のＭＯＳＦＥＴセルが互いに並列に接続されている。
【００１９】
また、図１を参照して、炭化珪素基板１上には温度センサ領域ＴＳが設定されており、図３はそのＢ−Ｂ断面を示した断面図である。図３を参照して、ドリフト層１ｂの表面上に形成されたフィールド絶縁膜１２の上には、多結晶シリコンからなる連続した帯状の測温抵抗体１７が設けられている。測温抵抗体１７はゲート電極８の一部を用いてゲート電極８と同時に形成されるが、本実施の形態においてはゲート電極８とは電気的に分離している。測温抵抗体１７の上部はシリコンの酸化物からなる層間絶縁膜９で覆われている。層間絶縁膜９の上にはアルミニウムからなる２つのセンスパッド１８が設けられている。層間絶縁膜９には貫通孔が形成され、その貫通孔により、２つのセンスパッド１８は帯状の測温抵抗体１７のそれぞれ両端に電気的に接続されている。これら測温抵抗体１７と２つのセンスパッド１８とにより温度センサを構成している。
【００２０】
次に本実施の形態に係る炭化珪素半導体装置の製造方法について図４〜７を用いて説明する。各図において、（ａ）は図１のＡ−Ａ断面を、（ｂ）は温度センサ領域ＴＳの断面（図１のＢ−Ｂ断面）を示している。
【００２１】
比較的不純物濃度の高い第１導電型の基板層１ａおよびその上面にエピタキシャル結晶成長させた比較的不純物濃度の低い第１導電型のドリフト層１ｂから構成される炭化珪素基板１を用意し、公知の方法、例えば写真製版技術によりパターニングしたマスクを用いる選択的なイオン注入により、活性領域ＡＲにおけるドリフト層１ｂの表面部分に第２導電型のベース領域２を選択的に形成するとともに、ベース領域２を取り囲むように第２導電型のウエル領域５と、さらにウエル領域５の外周に隣接して取り囲むように第２導電型のＪＴＥ領域６とをそれぞれ形成する。ベース領域２の表面部分に第１導電型のソース領域３を、さらにベース領域２の表面部分におけるソース領域３に隣接する部分およびウエル領域５の所定の部分に第２導電型のコンタクト領域４を選択的に形成する（図４）。ここで、第１導電型の領域には、例えば不純物イオンとして窒素イオンまたは燐イオンが注入され、第２導電型の領域には、例えば不純物イオンとしてアルミニウムイオンまたはホウ素イオンが注入され、１５００℃以上の高温でアニールされることにより不純物イオンが電気的に活性化され、所定の導電型の領域として形成される。
【００２２】
次に、例えばＣＶＤ法により、ドリフト層１ｂ上に１μｍ程度の厚さのフィールド絶縁膜１２を堆積し、その後写真製版とエッチングにより、活性領域ＡＲ上のフィールド絶縁膜１２を除去する。その後、酸素または水蒸気を含む雰囲気中で１０００℃程度の温度で熱処理を行い基板を酸化することにより、活性領域ＡＲにおけるドリフト層１ｂの表面にゲート絶縁膜７を形成する。本実施の形態においては、ゲート絶縁膜７は熱酸化膜として説明しているが、堆積酸化膜あるいは窒化膜であってもよいし、それらの組み合わせであってもよい。また、フィールド絶縁膜１２は堆積酸化膜として説明しているが、ＬＯＣＯＳ酸化膜あるいは窒化膜等の他の絶縁膜であってもよい。ゲート絶縁膜７およびフィールド絶縁膜１２の上には、後にゲート電極８および測温抵抗体１７となる多結晶シリコン膜ＰＳＦを形成する（図５）。多結晶シリコン膜ＰＳＦはあらかじめ不純物がドープされた状態でＣＶＤ法により形成される。
【００２３】
次に、写真製版技術を用いた選択的なエッチングによりパターニングすることで、多結晶シリコン膜ＰＳＦの所定の部分を除去して、活性領域ＡＲにおいてはゲート電極８、および温度センサ領域ＴＳにおいては測温抵抗体１７を形成する（図６）。
【００２４】
次に、ＣＶＤ法によりゲート電極８および測温抵抗体１７上を含むゲート絶縁膜７およびフィールド絶縁膜１２上に層間絶縁膜９を形成し、さらに写真製版技術を用いた選択的なエッチングによりパターニングすることで、ゲート絶縁膜７上の層間絶縁膜９をゲート絶縁膜７と共に除去して、炭化珪素基板１のソース領域３、コンタクト領域４およびウエル領域５の表面の所定の部分を露出させる。
【００２５】
露出させた炭化珪素基板１のソース領域３、コンタクト領域４およびウエル領域５の表面にニッケルシリサイド層１１を選択的に形成する。ニッケルシリサイド層形成の代表的な方法は、ゲート電極８等が形成されている炭化珪素基板１の表面全体にニッケル膜を成膜し、炭化珪素基板１と接している部分のニッケル膜は熱処理を施し反応させニッケルシリサイド層とし、層間絶縁膜９上の未反応のニッケル膜は化学処理により除去する方法が挙げられる。
【００２６】
炭化珪素基板１の裏面は、所定の基板厚さまで研磨され、その後裏面にニッケル膜を成膜し、熱処理を行いニッケル膜を炭化珪素基板１と反応させてニッケルシリサイド層１６とする。次に、写真製版技術を用いた選択的なエッチングによりパターニングすることで、層間絶縁膜９を選択的に除去することで、フィールド絶縁膜１２上に形成されたゲート電極８および測温抵抗体１７上の所定の部分を露出させる（図７）。
【００２７】
然る後に、例えばスパッタ法によりアルミニウム膜を炭化珪素基板１の表面全面に堆積し、写真製版技術を用いた選択的なエッチングによりパターニングすることで、ソース電極１０、ゲート配線１３およびセンスパッド１８を形成する。次に、例えばスピン塗布法によりポリイミド樹脂を炭化珪素基板１の表面全面に塗布し、写真製版技術を用いた選択的なエッチングによりパターニングすることで、ソース電極１０、ゲートパッド１３ａおよびセンスパッド１８上部を開口する。最後に、炭化珪素基板１の裏面全面に、例えばニッケルと金の積層膜であるドレイン電極１５を形成する（図８）ことにより、図１〜３に示した本実施の形態の炭化珪素半導体装置の構造が完成する。
【００２８】
外部への電気的な接続は、例えば半田によりドレイン電極１５を外部電極に接合することにより、あるいは例えばアルミニウムのワイヤをワイヤボンド法でソース電極１０、ゲートパッド１３ａおよびセンスパッド１８と外部電極とを接続することにより実現される。主電流は炭化珪素半導体装置内部をドレイン電極１５からソース電極１０に流れるので、主電流によるワイヤ溶断を防止するために、ソース電極１０に接続されるワイヤは直径２００μｍから４００μｍの太さのものを複数本使用する。ゲート配線１３や測温抵抗体１７に流れる電流は小さいので、ゲートパッド１３ａおよびセンスパッド１８に接続するワイヤは直径が１００μｍ以下のワイヤ１本で十分であるが、ソース電極１０に接続されるワイヤと同じワイヤを使用することを妨げるものではない。
【００２９】
次に、本発明に係る温度センサの温度検出方法について説明する。温度センサを構成する測温抵抗体１７は、例えば常温で数十オームから数キロオームの抵抗値を有する多結晶シリコンからなる抵抗体であり、その抵抗値は温度依存性を有しているため温度情報を含んでいる。温度センサは、測温抵抗体１７の両端に接続されたセンスパッド１８間に微小な定電流を流し、センスパッド１８間に発生する電位差として測温抵抗体１７の抵抗値を外部に出力する機能を有している。電位差として外部に出力された信号は、温度検出回路に送られ、温度検出回路により温度情報に変換される。
【００３０】
このように温度検出回路は、測温抵抗体１７の温度、すなわち半導体素子の温度を常時検知しており、半導体素子の温度が所定の温度以上に上昇した場合には、温度検出回路は駆動回路に停止信号を送り、駆動回路は半導体素子の動作を停止し、半導体素子の温度上昇を抑えて破壊を防止する。
【００３１】
以上述べてきたように、本実施の形態の炭化珪素半導体装置は、温度センサとして、多結晶シリコンダイオードではなく、ゲート電極８と同時に形成した多結晶シリコンを抵抗体として形成した測温抵抗体１７を備えている。測温抵抗体１７は、多結晶シリコンダイオードよりも高い温度での使用が可能であるため、２００℃以上の高温度下での動作が想定される炭化珪素半導体装置にも適用可能である。
【００３２】
また、測温抵抗体１７は、その形成工程でイオン注入を行う必要は無く、ゲート電極８と同時にパターニングを行うため、多結晶シリコンダイオードの場合と比較して、新たにイオン注入工程やパターニング工程は必要ではなく、生産性を向上させることができると共に、製造コストを低減させることができる。
【００３３】
＜実施の形態２＞
図９は本発明の実施の形態２に係る炭化珪素半導体装置のチップの構成を模式的に示す平面図であり、測温抵抗体１７のレイアウトを示している。図９においても、図１に示したものに対応する要素には、それと同一の符号を付してある。本実施の形態では、測温抵抗体１７を炭化珪素半導体装置のチップの活性領域ＡＲの周囲を取り囲むように延在させている。なお、説明の便宜上、図９においては平面的な位置関係を理解するのに必要な構成要素だけが表示されているので、詳細は後述の断面図を参照されたい。
【００３４】
図１０は、図９のＣ−Ｃ断面を示した断面図である。図１０に示されるように、測温抵抗体１７は終端領域ＴＲの一部であるウエル領域５の上方に配設されている。ウエル領域５と測温抵抗体１７との間には、フィールド絶縁膜１２が介在している。
【００３５】
図９に示されるように測温抵抗体１７が活性領域ＡＲを取り囲むように配設されていることで、測温抵抗体１７を長くできる。測温抵抗体１７の抵抗値はその長さに比例するので、測温抵抗体１７を長くすれば、測温抵抗体１７から特定の大きさの出力電圧を得るために測温抵抗体１７に流す電流が小さくてすむ。
【００３６】
但し、測温抵抗体１７を長くするためには、一般的に測温抵抗体１７を配設する面積を大きく確保することが必要となるので、その分だけチップの活性領域ＡＲの面積の減少につながるが、本実施の形態では、測温抵抗体１７を終端領域ＴＲの一部であるウエル領域５の上方で活性領域ＡＲを取り囲むように配設しているので、チップの活性領域の面積の減少は最小限にできている。特に炭化珪素基板は高価であるため、炭化珪素半導体装置の製造コストの低減に有効である。したがって、本実施の形態によれば、実施の形態１における効果に加え、チップサイズの縮小化を図ることができる、という効果が得られる。
【００３７】
なお、本実施の形態においては、測温抵抗体１７が活性領域ＡＲを一重に取り囲むように配設されている例で説明したが、本発明が、測温抵抗体１７が活性領域ＡＲを多重に取り囲むように配設されている構成を排除するものではないことはいうまでもない。
【００３８】
＜実施の形態３＞
図１１は本発明の実施の形態３に係る炭化珪素半導体装置のチップの構成を模式的に示す平面図であり、図１２はそのＤ−Ｄ断面を示した断面図である。本実施の形態に係る炭化珪素半導体装置のチップの構成と実施の形態２に係る炭化珪素半導体装置のチップの構成との相違点は、測温抵抗体１７に終端構造の一部としてフィールドプレートとしての機能を持たせている点である。その他の点については実施の形態２に係る炭化珪素半導体装置のチップの構成と同様であり、対応する要素にはそれと同一の符号を付してある。
【００３９】
具体的には、図１２を参照して、ウエル領域５の上方にフィールド絶縁膜１２を介して配置されている測温抵抗体１７は、ウエル領域５の外縁を被覆してＪＴＥ領域６の上方に延在するように配設されている。測温抵抗体１７はソース電極１０とほぼ等しい電位を有しているため、測温抵抗体１７をこのように配設することにより、ＪＴＥ領域６内に発生する空乏層を伸張させ、ＪＴＥ領域６内の等電位線の曲率を緩和させることができ、その結果として、ＪＴＥ領域６内の電界強度分布が低減される。したがって、本実施の形態によれば、実施の形態２における効果に加え、炭化珪素半導体装置の耐圧の向上を図ることができる、という効果が得られる。
【００４０】
測温抵抗体１７をＪＴＥ領域６の上方にまで延在するように配設するため、測温抵抗体１７の幅が広くなり測温抵抗体１７の抵抗値が低くなるが、本実施の形態のように測温抵抗体１７に開口部１７ａを設けることにより（図１１参照）、測温抵抗体１７の抵抗値を所望の値に調整することができる。本実施の形態では開口部１７ａは矩形状であるが、円形や他の形状でもよい。
【００４１】
測温抵抗体１７にフィールドプレートとしての機能を持たせるためには、測温抵抗体１７がウエル領域５の外縁を全周にわたって隙間なく被覆していることが望ましいが、本実施の形態のように、センスパッド１８間において測温抵抗体１７に隙間があったとしても、その隙間が２μｍ以下であれば、フィールドプレートとしての機能を発揮するのに支障はない。
【００４２】
本実施の形態においては、終端領域にＪＴＥ領域が設けられた構成について説明したが、図１３に示されるような終端領域に同様な機能を有するフィールドリミッティングリング（ＦＬＲ）が設けられた構成（変形例）についても同様な作用・効果が得られることはいうまでもない。図１３を参照して、ＦＬＲ１９はウエル領域５の周囲を取り囲むようにドリフト層１ｂ内部に形成されている。ウエル領域５の上方にフィールド絶縁膜１２を介して配置されている測温抵抗体１７は、ウエル領域５の外縁を被覆してＦＬＲ１９の上方に延在するように配設されている。
【００４３】
＜実施の形態４＞
図１４は本発明の実施の形態４に係る炭化珪素半導体装置のチップの構成を模式的に示す平面図である。本実施の形態に係る炭化珪素半導体装置のチップの構成と実施の形態１に係る炭化珪素半導体装置のチップの構成との相違点は、一方のセンスパッドを省略し、測温抵抗体１７一端をゲートパッド１３ａに電気的に接続している点である。その他の点については実施の形態１に係る炭化珪素半導体装置のチップの構成と同様であり、対応する要素にはそれと同一の符号を付してある。
【００４４】
具体的には、図１４を参照して、帯状の測温抵抗体１７の一方の端はゲートパッド１３ａに電気的に接続され、帯状の測温抵抗体１７の他方の端はセンスパッド１８に電気的に接続されている。ゲートパッド１３ａと測温抵抗体１７とは物理的に接続されている必要はないが、少なくとも電気的には接続されている。本実施の形態における温度センサは、センスパッド１８とゲートパッド１３ａとの間に発生する電位差として測温抵抗体１７の抵抗値を外部に出力する機能を有している。実施の形態１の場合と同様に、電位差として外部に出力された信号は、温度検出回路に送られ、温度検出回路により温度情報に変換される。ゲートパッド１３ａには炭化珪素半導体装置を制御するためのパルス状の制御信号電圧が印加されるが、制御信号がオンの期間またはオフの期間だけ信号をサンプリングするようにしてもよい。
【００４５】
本実施の形態によれば、帯状の測温抵抗体１７の一方の端をゲートパッド１３ａに電気的に接続したので、センスパッド１８を１つ省くことができ、実施の形態１における効果に加え、チップ面積を小さくできて製造コストを削減できる、という効果が得られる。
【００４６】
なお、以上の実施の形態の説明においては、半導体素子がＭＯＳＦＥＴであり、終端領域にＪＴＥ領域が設けられた構成を示したが、本発明に係る炭化珪素半導体装置の半導体素子および終端領域の構造はこれに限定されるものではない。例えば、半導体素子はＩＧＢＴやダイオード、サイリスタなどでもよいし、終端領域はＪＴＥ領域６に代えてフィールドリミッティングリング（ＦＬＲ）を設けてもよい。また、第１導電型をｎ型、第２導電型をｐ型としたが、その逆であっても、本発明の作用・効果が発揮されることは言うまでもないことである。
【産業上の利用可能性】
【００４７】
この発明に係る炭化珪素半導体装置は、交流から直流への変換、直流から交流への変換、あるいは周波数変換等の電力変換を行う機器に適用することにより、その機器の電力変換効率の向上に寄与することができる。
【符号の説明】
【００４８】
１ 炭化珪素基板
１ａ 基板層
１ｂ ドリフト層
２ ベース領域
３ ソース領域
４ コンタクト領域
５ ウエル領域
６ ＪＴＥ領域
７ ゲート絶縁膜
８ ゲート電極
９ 層間絶縁膜
１０ ソース電極
１１ ニッケルシリサイド層
１２ フィールド絶縁膜
１３ ゲート配線
１３ａ ゲートパッド
１４ 保護膜
１５ ドレイン電極
１６ ニッケルシリサイド層
１７ 測温抵抗体
１７ａ 開口部
１８ センスパッド
１９ ＦＬＲ
【技術分野】
【０００１】
この発明は、炭化珪素（シリコンカーバイド）を構成材料とする炭化珪素半導体装置に係り、その装置内部に備えられた温度センサの構造に関するものである。
【背景技術】
【０００２】
珪素（シリコン）を構成材料とするシリコン半導体装置と比較して、炭化珪素を構成材料とする炭化珪素半導体装置は、より高温での動作が可能という特徴を有するが、シリコン半導体装置の場合と同様に、動作時の温度を監視する必要がある。
【０００３】
例えば保護回路の動作制御に用いられる温度センサを備える半導体装置として特許文献１の第１図に開示されたような半導体装置が知られているが、シリコンを用いて形成される従来の半導体装置では、温度センサとして多結晶シリコンで形成されたダイオードがよく使われている。多結晶シリコンダイオードは、多結晶シリコン膜に不純物をイオン注入することで形成されるが、シリコン半導体装置上に多結晶シリコンダイオード形成する場合、シリコン基板に半導体素子を形成するためのイオン注入と、多結晶シリコンダイオードを形成するためのイオン注入を同時に行えば、製造工程の増加は最小限で済ませることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開昭６３−２９９２６４号公報 （第１図）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一方、炭化珪素半導体装置の製造では、半導体素子を形成するためのイオン注入を行った後、１５００℃以上の熱処理を施す必要がある。そのため、炭化珪素半導体装置上に温度検出用の多結晶シリコンダイオードを形成する場合に、半導体素子を形成するためのイオン注入と、多結晶シリコンダイオードを形成するためのイオン注入とを別々の工程で行う必要がある。つまり従来のシリコン半導体装置の場合に比べ、工程数が大きく増加し、製造コストの上昇が問題となる。
【０００６】
また、炭化珪素半導体装置は高温下での動作が期待されているが、多結晶シリコンダイオードは２００℃以上の温度で動作させることは困難であるため、２００℃以上での動作が想定される炭化珪素半導体装置には、温度センサとして多結晶シリコンダイオードを用いることができない。
【０００７】
さらに、特許文献１に開示された半導体装置では、多結晶シリコンからなるゲート層の上に酸化膜を介して多結晶シリコンの温度センサが形成されているため、ゲート層として使用する多結晶シリコン膜と温度センサとして使用する多結晶シリコン膜とを別々に形成する必要があり、やはり工程数が大きく増加し、製造コストの上昇が問題となる。
【０００８】
この発明は上記のような課題を解決するためになされたもので、少ない工程数で形成でき、耐熱性に優れた温度センサを備える炭化珪素半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、この発明に係る炭化珪素半導体装置では、炭化珪素基板の活性領域に形成された半導体素子と、前記活性領域を取り囲むように前記炭化珪素基板中に形成されたウエル領域と、前記炭化珪素基板上に配設される多結晶シリコンからなるゲート電極と、前記ゲート電極の一部を用いて形成した測温抵抗体と、を備えることを特徴とする。
【発明の効果】
【００１０】
上記のような構成としたため、本発明では、温度センサとして、多結晶シリコンダイオードではなく、多結晶シリコンを抵抗体として形成した測温抵抗体を備えている。測温抵抗体は、多結晶シリコンダイオードよりも高い温度での使用が可能であるため、高温下（２００℃以上）での動作が想定される炭化珪素半導体装置にも適用可能である。また測温抵抗体は、多結晶シリコンダイオードとは異なり、多結晶シリコン膜の成膜と同時に適切な不純物を含ませることにより、任意の抵抗値を持たせることができる。さらに、測温抵抗体は、ゲート電極を形成するための多結晶シリコン膜の一部を利用して形成されている。そのため本実施の形態では温度センサを組み込むことによる製造工程数の増大は最小限に抑えられる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態１に係る炭化珪素半導体装置のチップの構成を模式的に示す平面図である。
【図２】図１のＡ−Ａ断面を示した断面図である。
【図３】図１のＢ−Ｂ断面を示した断面図である。
【図４】本実施の形態に係る炭化珪素半導体装置の製造方法を示す断面図である。
【図５】本実施の形態に係る炭化珪素半導体装置の製造方法を示す断面図である。
【図６】本実施の形態に係る炭化珪素半導体装置の製造方法を示す断面図である。
【図７】本実施の形態に係る炭化珪素半導体装置の製造方法を示す断面図である。
【図８】本実施の形態に係る炭化珪素半導体装置の製造方法を示す断面図である。
【図９】本発明の実施の形態２に係る炭化珪素半導体装置のチップの構成を模式的に示す平面図である。
【図１０】図９のＣ−Ｃ断面を示した断面図である。
【図１１】本発明の実施の形態３に係る炭化珪素半導体装置のチップの構成を模式的に示す平面図である。
【図１２】図１０のＤ−Ｄ断面を示した断面図である。
【図１３】本発明の実施の形態３に係る炭化珪素半導体装置の変形例のチップの構成を模式的に示す断面図である。
【図１４】本発明の実施の形態４に係る炭化珪素半導体装置のチップの構成を模式的に示す平面図である。
【発明を実施するための形態】
【００１２】
＜実施の形態１＞
図１は本発明の実施の形態１に係る炭化珪素半導体装置のチップの構成を模式的に示す平面図である。ここでは炭化珪素基板１の上に、半導体素子としてＭＯＳＦＥＴを備える例を示す。本実施の形態の炭化珪素半導体装置は、複数のＭＯＳＦＥＴセルで構成されるＭＯＳＦＥＴが配置され主電流を導通させる領域である活性領域ＡＲと、ウエル領域５と電界集中を緩和するための終端構造としてのＪＴＥ領域６とを含む終端領域ＴＲとで構成されている。ウエル領域５は活性領域ＡＲを取り囲むように設けられ、素子電圧を維持する機能を有している。ＪＴＥ領域６はウエル領域５を取り囲むように設けられ、電界集中を緩和する機能を有している。なお、説明の便宜上、図１においては平面的な位置関係を理解するのに必要な構成要素だけが表示されているので、詳細は後述の各断面図を参照されたい。
【００１３】
図２は図１のＡ−Ａ断面を示した断面図である。図２に示すように、本実施の形態に係る炭化珪素半導体装置は、比較的不純物濃度の高い第１導電型（ここではｎ型）の基板層１ａおよびその上面にエピタキシャル結晶成長させた比較的不純物濃度の低い第１導電型のドリフト層１ｂからなる炭化珪素基板１を用いて形成されている。材料である炭化珪素は、シリコンよりバンドギャップの広い半導体材料であり、そのため炭化珪素を構成材料とする半導体装置は、シリコンを構成材料とする半導体装置と比較して、より高温での動作が可能となっている。
【００１４】
ドリフト層１ｂの表面部分には、第２導電型（ここではｐ型）のベース領域２が選択的に複数形成されている。各ベース領域２の表面部分には、第１導電型のソース領域３が形成されている。ドリフト層１ｂの表面部分にはさらに、複数のベース領域２を取り囲むように、第２導電型のウエル領域５が形成されている。各ベース領域２の表面部分におけるソース領域３に隣接する部分およびウエル領域５の所定の部分には第２導電型のコンタクト領域４が形成されている。ウエル領域５の外周部には、ウエル領域５と表面に露出したドリフト層１ｂとを隔てるように、ウエル領域５よりも不純物濃度の低い第２導電型のＪＴＥ領域６がウエル領域５を取り囲んで形成されている。ＪＴＥ領域６は、電圧印加に伴いウエル領域５から表面に露出したドリフト層１ｂにかけて生成される空乏層における電界強度を緩和し耐圧を向上させるものである。
【００１５】
少なくともソース領域３とドリフト層１ｂに挟まれた各ベース領域２の表面上には、シリコンの酸化物からなるゲート絶縁膜７およびその上に多結晶シリコンからなるゲート電極８が設けられている。ゲート電極８の上部はシリコンの酸化物からなる層間絶縁膜９で覆われている。層間絶縁膜９の上にはアルミニウムからなるソース電極１０が設けられている。コンタクト領域４およびその近傍の表面上には、ゲート絶縁膜７、ゲート電極８および層間絶縁膜９を貫通するように貫通孔が形成され、その貫通孔により、ソース電極１０はニッケルシリサイド層１１を介してソース領域３およびコンタクト領域４と電気的に接続されている。
【００１６】
ウエル領域５、ＪＴＥ領域６およびそれらを取り囲むドリフト層１ｂの表面上には、シリコンの酸化物からなりゲート絶縁膜７より厚みの大きなフィールド絶縁膜１２が形成されている。フィールド絶縁膜１２上にはゲート絶縁膜７上に形成されていたゲート電極８および層間絶縁膜９が延在している。この延在しているゲート電極８の上の層間絶縁膜９には貫通孔が設けられ、この貫通孔を経由してゲート電極８と電気的接触を保持するようにゲート配線１３が設けられている。ゲート配線１３はアルミニウムのような導電性の良好な金属で構成されており、ゲート配線１３の一部は外部より制御信号を受け入れるためのゲートパッド１３ａとなっている（図１参照）。ゲートパッド１３ａより入力された制御信号は、ゲート配線１３を経由してゲート電極８に供給される。
【００１７】
層間絶縁膜９およびゲート配線１３は、ポリイミド樹脂からなる保護膜１４で覆われているが、外部より制御信号を受け入れるため、ゲートパッド１３ａの上面は開口している。基板層１ａの下面には、基板層１ａと電気的接触を保持するようにドレイン電極１５がニッケルシリサイド層１６を介して全面に設けられている。ドレイン電極１５は、基板層１ａ側から順にニッケル層、金層の２層で構成されている。
【００１８】
ＭＯＳＦＥＴセルは、基板層１ａ、ドリフト層１ｂ、ベース領域２、ソース領域３、コンタクト領域４、ゲート絶縁膜７、ゲート電極８、層間絶縁膜９、ソース電極１０、ドレイン電極１５およびニッケルシリサイド層１１，１６で構成され、複数のＭＯＳＦＥＴセルが互いに並列に接続されている。
【００１９】
また、図１を参照して、炭化珪素基板１上には温度センサ領域ＴＳが設定されており、図３はそのＢ−Ｂ断面を示した断面図である。図３を参照して、ドリフト層１ｂの表面上に形成されたフィールド絶縁膜１２の上には、多結晶シリコンからなる連続した帯状の測温抵抗体１７が設けられている。測温抵抗体１７はゲート電極８の一部を用いてゲート電極８と同時に形成されるが、本実施の形態においてはゲート電極８とは電気的に分離している。測温抵抗体１７の上部はシリコンの酸化物からなる層間絶縁膜９で覆われている。層間絶縁膜９の上にはアルミニウムからなる２つのセンスパッド１８が設けられている。層間絶縁膜９には貫通孔が形成され、その貫通孔により、２つのセンスパッド１８は帯状の測温抵抗体１７のそれぞれ両端に電気的に接続されている。これら測温抵抗体１７と２つのセンスパッド１８とにより温度センサを構成している。
【００２０】
次に本実施の形態に係る炭化珪素半導体装置の製造方法について図４〜７を用いて説明する。各図において、（ａ）は図１のＡ−Ａ断面を、（ｂ）は温度センサ領域ＴＳの断面（図１のＢ−Ｂ断面）を示している。
【００２１】
比較的不純物濃度の高い第１導電型の基板層１ａおよびその上面にエピタキシャル結晶成長させた比較的不純物濃度の低い第１導電型のドリフト層１ｂから構成される炭化珪素基板１を用意し、公知の方法、例えば写真製版技術によりパターニングしたマスクを用いる選択的なイオン注入により、活性領域ＡＲにおけるドリフト層１ｂの表面部分に第２導電型のベース領域２を選択的に形成するとともに、ベース領域２を取り囲むように第２導電型のウエル領域５と、さらにウエル領域５の外周に隣接して取り囲むように第２導電型のＪＴＥ領域６とをそれぞれ形成する。ベース領域２の表面部分に第１導電型のソース領域３を、さらにベース領域２の表面部分におけるソース領域３に隣接する部分およびウエル領域５の所定の部分に第２導電型のコンタクト領域４を選択的に形成する（図４）。ここで、第１導電型の領域には、例えば不純物イオンとして窒素イオンまたは燐イオンが注入され、第２導電型の領域には、例えば不純物イオンとしてアルミニウムイオンまたはホウ素イオンが注入され、１５００℃以上の高温でアニールされることにより不純物イオンが電気的に活性化され、所定の導電型の領域として形成される。
【００２２】
次に、例えばＣＶＤ法により、ドリフト層１ｂ上に１μｍ程度の厚さのフィールド絶縁膜１２を堆積し、その後写真製版とエッチングにより、活性領域ＡＲ上のフィールド絶縁膜１２を除去する。その後、酸素または水蒸気を含む雰囲気中で１０００℃程度の温度で熱処理を行い基板を酸化することにより、活性領域ＡＲにおけるドリフト層１ｂの表面にゲート絶縁膜７を形成する。本実施の形態においては、ゲート絶縁膜７は熱酸化膜として説明しているが、堆積酸化膜あるいは窒化膜であってもよいし、それらの組み合わせであってもよい。また、フィールド絶縁膜１２は堆積酸化膜として説明しているが、ＬＯＣＯＳ酸化膜あるいは窒化膜等の他の絶縁膜であってもよい。ゲート絶縁膜７およびフィールド絶縁膜１２の上には、後にゲート電極８および測温抵抗体１７となる多結晶シリコン膜ＰＳＦを形成する（図５）。多結晶シリコン膜ＰＳＦはあらかじめ不純物がドープされた状態でＣＶＤ法により形成される。
【００２３】
次に、写真製版技術を用いた選択的なエッチングによりパターニングすることで、多結晶シリコン膜ＰＳＦの所定の部分を除去して、活性領域ＡＲにおいてはゲート電極８、および温度センサ領域ＴＳにおいては測温抵抗体１７を形成する（図６）。
【００２４】
次に、ＣＶＤ法によりゲート電極８および測温抵抗体１７上を含むゲート絶縁膜７およびフィールド絶縁膜１２上に層間絶縁膜９を形成し、さらに写真製版技術を用いた選択的なエッチングによりパターニングすることで、ゲート絶縁膜７上の層間絶縁膜９をゲート絶縁膜７と共に除去して、炭化珪素基板１のソース領域３、コンタクト領域４およびウエル領域５の表面の所定の部分を露出させる。
【００２５】
露出させた炭化珪素基板１のソース領域３、コンタクト領域４およびウエル領域５の表面にニッケルシリサイド層１１を選択的に形成する。ニッケルシリサイド層形成の代表的な方法は、ゲート電極８等が形成されている炭化珪素基板１の表面全体にニッケル膜を成膜し、炭化珪素基板１と接している部分のニッケル膜は熱処理を施し反応させニッケルシリサイド層とし、層間絶縁膜９上の未反応のニッケル膜は化学処理により除去する方法が挙げられる。
【００２６】
炭化珪素基板１の裏面は、所定の基板厚さまで研磨され、その後裏面にニッケル膜を成膜し、熱処理を行いニッケル膜を炭化珪素基板１と反応させてニッケルシリサイド層１６とする。次に、写真製版技術を用いた選択的なエッチングによりパターニングすることで、層間絶縁膜９を選択的に除去することで、フィールド絶縁膜１２上に形成されたゲート電極８および測温抵抗体１７上の所定の部分を露出させる（図７）。
【００２７】
然る後に、例えばスパッタ法によりアルミニウム膜を炭化珪素基板１の表面全面に堆積し、写真製版技術を用いた選択的なエッチングによりパターニングすることで、ソース電極１０、ゲート配線１３およびセンスパッド１８を形成する。次に、例えばスピン塗布法によりポリイミド樹脂を炭化珪素基板１の表面全面に塗布し、写真製版技術を用いた選択的なエッチングによりパターニングすることで、ソース電極１０、ゲートパッド１３ａおよびセンスパッド１８上部を開口する。最後に、炭化珪素基板１の裏面全面に、例えばニッケルと金の積層膜であるドレイン電極１５を形成する（図８）ことにより、図１〜３に示した本実施の形態の炭化珪素半導体装置の構造が完成する。
【００２８】
外部への電気的な接続は、例えば半田によりドレイン電極１５を外部電極に接合することにより、あるいは例えばアルミニウムのワイヤをワイヤボンド法でソース電極１０、ゲートパッド１３ａおよびセンスパッド１８と外部電極とを接続することにより実現される。主電流は炭化珪素半導体装置内部をドレイン電極１５からソース電極１０に流れるので、主電流によるワイヤ溶断を防止するために、ソース電極１０に接続されるワイヤは直径２００μｍから４００μｍの太さのものを複数本使用する。ゲート配線１３や測温抵抗体１７に流れる電流は小さいので、ゲートパッド１３ａおよびセンスパッド１８に接続するワイヤは直径が１００μｍ以下のワイヤ１本で十分であるが、ソース電極１０に接続されるワイヤと同じワイヤを使用することを妨げるものではない。
【００２９】
次に、本発明に係る温度センサの温度検出方法について説明する。温度センサを構成する測温抵抗体１７は、例えば常温で数十オームから数キロオームの抵抗値を有する多結晶シリコンからなる抵抗体であり、その抵抗値は温度依存性を有しているため温度情報を含んでいる。温度センサは、測温抵抗体１７の両端に接続されたセンスパッド１８間に微小な定電流を流し、センスパッド１８間に発生する電位差として測温抵抗体１７の抵抗値を外部に出力する機能を有している。電位差として外部に出力された信号は、温度検出回路に送られ、温度検出回路により温度情報に変換される。
【００３０】
このように温度検出回路は、測温抵抗体１７の温度、すなわち半導体素子の温度を常時検知しており、半導体素子の温度が所定の温度以上に上昇した場合には、温度検出回路は駆動回路に停止信号を送り、駆動回路は半導体素子の動作を停止し、半導体素子の温度上昇を抑えて破壊を防止する。
【００３１】
以上述べてきたように、本実施の形態の炭化珪素半導体装置は、温度センサとして、多結晶シリコンダイオードではなく、ゲート電極８と同時に形成した多結晶シリコンを抵抗体として形成した測温抵抗体１７を備えている。測温抵抗体１７は、多結晶シリコンダイオードよりも高い温度での使用が可能であるため、２００℃以上の高温度下での動作が想定される炭化珪素半導体装置にも適用可能である。
【００３２】
また、測温抵抗体１７は、その形成工程でイオン注入を行う必要は無く、ゲート電極８と同時にパターニングを行うため、多結晶シリコンダイオードの場合と比較して、新たにイオン注入工程やパターニング工程は必要ではなく、生産性を向上させることができると共に、製造コストを低減させることができる。
【００３３】
＜実施の形態２＞
図９は本発明の実施の形態２に係る炭化珪素半導体装置のチップの構成を模式的に示す平面図であり、測温抵抗体１７のレイアウトを示している。図９においても、図１に示したものに対応する要素には、それと同一の符号を付してある。本実施の形態では、測温抵抗体１７を炭化珪素半導体装置のチップの活性領域ＡＲの周囲を取り囲むように延在させている。なお、説明の便宜上、図９においては平面的な位置関係を理解するのに必要な構成要素だけが表示されているので、詳細は後述の断面図を参照されたい。
【００３４】
図１０は、図９のＣ−Ｃ断面を示した断面図である。図１０に示されるように、測温抵抗体１７は終端領域ＴＲの一部であるウエル領域５の上方に配設されている。ウエル領域５と測温抵抗体１７との間には、フィールド絶縁膜１２が介在している。
【００３５】
図９に示されるように測温抵抗体１７が活性領域ＡＲを取り囲むように配設されていることで、測温抵抗体１７を長くできる。測温抵抗体１７の抵抗値はその長さに比例するので、測温抵抗体１７を長くすれば、測温抵抗体１７から特定の大きさの出力電圧を得るために測温抵抗体１７に流す電流が小さくてすむ。
【００３６】
但し、測温抵抗体１７を長くするためには、一般的に測温抵抗体１７を配設する面積を大きく確保することが必要となるので、その分だけチップの活性領域ＡＲの面積の減少につながるが、本実施の形態では、測温抵抗体１７を終端領域ＴＲの一部であるウエル領域５の上方で活性領域ＡＲを取り囲むように配設しているので、チップの活性領域の面積の減少は最小限にできている。特に炭化珪素基板は高価であるため、炭化珪素半導体装置の製造コストの低減に有効である。したがって、本実施の形態によれば、実施の形態１における効果に加え、チップサイズの縮小化を図ることができる、という効果が得られる。
【００３７】
なお、本実施の形態においては、測温抵抗体１７が活性領域ＡＲを一重に取り囲むように配設されている例で説明したが、本発明が、測温抵抗体１７が活性領域ＡＲを多重に取り囲むように配設されている構成を排除するものではないことはいうまでもない。
【００３８】
＜実施の形態３＞
図１１は本発明の実施の形態３に係る炭化珪素半導体装置のチップの構成を模式的に示す平面図であり、図１２はそのＤ−Ｄ断面を示した断面図である。本実施の形態に係る炭化珪素半導体装置のチップの構成と実施の形態２に係る炭化珪素半導体装置のチップの構成との相違点は、測温抵抗体１７に終端構造の一部としてフィールドプレートとしての機能を持たせている点である。その他の点については実施の形態２に係る炭化珪素半導体装置のチップの構成と同様であり、対応する要素にはそれと同一の符号を付してある。
【００３９】
具体的には、図１２を参照して、ウエル領域５の上方にフィールド絶縁膜１２を介して配置されている測温抵抗体１７は、ウエル領域５の外縁を被覆してＪＴＥ領域６の上方に延在するように配設されている。測温抵抗体１７はソース電極１０とほぼ等しい電位を有しているため、測温抵抗体１７をこのように配設することにより、ＪＴＥ領域６内に発生する空乏層を伸張させ、ＪＴＥ領域６内の等電位線の曲率を緩和させることができ、その結果として、ＪＴＥ領域６内の電界強度分布が低減される。したがって、本実施の形態によれば、実施の形態２における効果に加え、炭化珪素半導体装置の耐圧の向上を図ることができる、という効果が得られる。
【００４０】
測温抵抗体１７をＪＴＥ領域６の上方にまで延在するように配設するため、測温抵抗体１７の幅が広くなり測温抵抗体１７の抵抗値が低くなるが、本実施の形態のように測温抵抗体１７に開口部１７ａを設けることにより（図１１参照）、測温抵抗体１７の抵抗値を所望の値に調整することができる。本実施の形態では開口部１７ａは矩形状であるが、円形や他の形状でもよい。
【００４１】
測温抵抗体１７にフィールドプレートとしての機能を持たせるためには、測温抵抗体１７がウエル領域５の外縁を全周にわたって隙間なく被覆していることが望ましいが、本実施の形態のように、センスパッド１８間において測温抵抗体１７に隙間があったとしても、その隙間が２μｍ以下であれば、フィールドプレートとしての機能を発揮するのに支障はない。
【００４２】
本実施の形態においては、終端領域にＪＴＥ領域が設けられた構成について説明したが、図１３に示されるような終端領域に同様な機能を有するフィールドリミッティングリング（ＦＬＲ）が設けられた構成（変形例）についても同様な作用・効果が得られることはいうまでもない。図１３を参照して、ＦＬＲ１９はウエル領域５の周囲を取り囲むようにドリフト層１ｂ内部に形成されている。ウエル領域５の上方にフィールド絶縁膜１２を介して配置されている測温抵抗体１７は、ウエル領域５の外縁を被覆してＦＬＲ１９の上方に延在するように配設されている。
【００４３】
＜実施の形態４＞
図１４は本発明の実施の形態４に係る炭化珪素半導体装置のチップの構成を模式的に示す平面図である。本実施の形態に係る炭化珪素半導体装置のチップの構成と実施の形態１に係る炭化珪素半導体装置のチップの構成との相違点は、一方のセンスパッドを省略し、測温抵抗体１７一端をゲートパッド１３ａに電気的に接続している点である。その他の点については実施の形態１に係る炭化珪素半導体装置のチップの構成と同様であり、対応する要素にはそれと同一の符号を付してある。
【００４４】
具体的には、図１４を参照して、帯状の測温抵抗体１７の一方の端はゲートパッド１３ａに電気的に接続され、帯状の測温抵抗体１７の他方の端はセンスパッド１８に電気的に接続されている。ゲートパッド１３ａと測温抵抗体１７とは物理的に接続されている必要はないが、少なくとも電気的には接続されている。本実施の形態における温度センサは、センスパッド１８とゲートパッド１３ａとの間に発生する電位差として測温抵抗体１７の抵抗値を外部に出力する機能を有している。実施の形態１の場合と同様に、電位差として外部に出力された信号は、温度検出回路に送られ、温度検出回路により温度情報に変換される。ゲートパッド１３ａには炭化珪素半導体装置を制御するためのパルス状の制御信号電圧が印加されるが、制御信号がオンの期間またはオフの期間だけ信号をサンプリングするようにしてもよい。
【００４５】
本実施の形態によれば、帯状の測温抵抗体１７の一方の端をゲートパッド１３ａに電気的に接続したので、センスパッド１８を１つ省くことができ、実施の形態１における効果に加え、チップ面積を小さくできて製造コストを削減できる、という効果が得られる。
【００４６】
なお、以上の実施の形態の説明においては、半導体素子がＭＯＳＦＥＴであり、終端領域にＪＴＥ領域が設けられた構成を示したが、本発明に係る炭化珪素半導体装置の半導体素子および終端領域の構造はこれに限定されるものではない。例えば、半導体素子はＩＧＢＴやダイオード、サイリスタなどでもよいし、終端領域はＪＴＥ領域６に代えてフィールドリミッティングリング（ＦＬＲ）を設けてもよい。また、第１導電型をｎ型、第２導電型をｐ型としたが、その逆であっても、本発明の作用・効果が発揮されることは言うまでもないことである。
【産業上の利用可能性】
【００４７】
この発明に係る炭化珪素半導体装置は、交流から直流への変換、直流から交流への変換、あるいは周波数変換等の電力変換を行う機器に適用することにより、その機器の電力変換効率の向上に寄与することができる。
【符号の説明】
【００４８】
１ 炭化珪素基板
１ａ 基板層
１ｂ ドリフト層
２ ベース領域
３ ソース領域
４ コンタクト領域
５ ウエル領域
６ ＪＴＥ領域
７ ゲート絶縁膜
８ ゲート電極
９ 層間絶縁膜
１０ ソース電極
１１ ニッケルシリサイド層
１２ フィールド絶縁膜
１３ ゲート配線
１３ａ ゲートパッド
１４ 保護膜
１５ ドレイン電極
１６ ニッケルシリサイド層
１７ 測温抵抗体
１７ａ 開口部
１８ センスパッド
１９ ＦＬＲ
【特許請求の範囲】
【請求項１】
炭化珪素基板の活性領域に形成された半導体素子と、
前記活性領域を取り囲むように前記炭化珪素基板中に形成されたウエル領域と、
前記炭化珪素基板上に配設される多結晶シリコンからなるゲート電極と、
前記ゲート電極の一部を用いて形成した測温抵抗体と、
を備えることを特徴とする炭化珪素半導体装置。
【請求項２】
前記測温抵抗体は、平面視で、前記半導体素子が形成された活性領域を囲むように配設される請求項１記載の炭化珪素半導体装置。
【請求項３】
前記測温抵抗体は、平面視で、前記ウエル領域の外縁を被覆するように配設される請求項２記載の炭化珪素半導体装置。
【請求項４】
前記ゲート電極に電気的に接続されたゲートパッドをさらに備え、
前記測温抵抗体は前記ゲートパッドに電気的に接続されていることを特徴とする請求項１乃至３のいずれかに記載の炭化珪素半導体装置。
【請求項１】
炭化珪素基板の活性領域に形成された半導体素子と、
前記活性領域を取り囲むように前記炭化珪素基板中に形成されたウエル領域と、
前記炭化珪素基板上に配設される多結晶シリコンからなるゲート電極と、
前記ゲート電極の一部を用いて形成した測温抵抗体と、
を備えることを特徴とする炭化珪素半導体装置。
【請求項２】
前記測温抵抗体は、平面視で、前記半導体素子が形成された活性領域を囲むように配設される請求項１記載の炭化珪素半導体装置。
【請求項３】
前記測温抵抗体は、平面視で、前記ウエル領域の外縁を被覆するように配設される請求項２記載の炭化珪素半導体装置。
【請求項４】
前記ゲート電極に電気的に接続されたゲートパッドをさらに備え、
前記測温抵抗体は前記ゲートパッドに電気的に接続されていることを特徴とする請求項１乃至３のいずれかに記載の炭化珪素半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１３−９８３１６（Ｐ２０１３−９８３１６Ａ）
【公開日】平成２５年５月２０日（２０１３．５．２０）
【国際特許分類】
【出願番号】特願２０１１−２３９０１６（Ｐ２０１１−２３９０１６）
【出願日】平成２３年１０月３１日（２０１１．１０．３１）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
【公開日】平成２５年５月２０日（２０１３．５．２０）
【国際特許分類】
【出願日】平成２３年１０月３１日（２０１１．１０．３１）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
[ Back to top ]