【課題】耐圧を向上できる電界効果トランジスタを提供する。
【解決手段】ＧａＮ系ＨＦＥＴは、ゲート絶縁膜１７をなす半絶縁膜の抵抗率ρが、電流密度が６.２５×１０^−４(Ａ/ｃｍ^２)であるとき、３.９×１０^９Ωｃｍであった。抵抗率ρ＝３.９×１０^９Ωｃｍの半絶縁膜によるゲート絶縁膜１５を備えたことで、１０００Ｖの耐圧が得られた。ゲート絶縁膜の抵抗率が、１×１０^１１Ωｃｍを超えると耐圧が急減し、ゲート絶縁膜の抵抗率が、１×１０^７Ωｃｍを下回るとゲートリーク電流が増大する。 （もっと読む）

【課題】 寄生ダイオードを介したリーク電流を抑えること。
【解決手段】 半導体装置１は、ｃ面を表面とする窒化物半導体の半導体層１３と、厚みが減少する厚み減少部１４ａを有する窒化物半導体のｐ型の埋込み層１４と、を備える。埋込み層１４では、厚み減少部１４ａの内部に酸素濃度がピークとなる部分が存在しており、そのピーク部分と厚み減少部１４ａの傾斜面の間のｐ型不純物の濃度が酸素濃度よりも高い部分が存在する。 （もっと読む）

【課題】製造プロセスが容易であり、かつ、電流駆動能力の高い半導体基板およびその製造方法を提供することである。
【解決手段】本実施形態による半導体装置は、半導体基板を備える。第１導電型のＦｉｎ型半導体層は、半導体基板上に形成されている。第１導電型のソース層および第１導電型のドレイン層は、Ｆｉｎ型半導体層の長手方向の両端に設けられている。ゲート絶縁膜は、Ｆｉｎ型半導体層の両側面に設けられている。ゲート電極は、Ｆｉｎ型半導体層の両側面にゲート絶縁膜を介して設けられている。第２導電型のパンチスルーストッパ層は、ゲート電極およびＦｉｎ型半導体層の下に設けられている。パンチスルーストッパ層の不純物濃度は、ソース層およびドレイン層の下にある半導体基板の不純物濃度よりも高い。 （もっと読む）

【課題】ノーマリオフで動作するとともに、高い耐圧と低いオン抵抗を具備した半導体装置を提供すること。
【解決手段】 半導体装置１では、ドレイン電極２１が第１ヘテロ接合面３２に形成される２次元電子ガス層に対して電気的に接続可能に構成されており、ソース電極２９が第１ヘテロ接合面３２に形成される２次元電子ガス層から電気的に絶縁可能に構成されているとともに第２ヘテロ接合面３４に形成される２次元電子ガス層に対して電気的に接続可能に構成されており、ゲート部２８が第２ヘテロ接合面３４に対向しており、導通電極２５が第１ヘテロ接合面３２及び第２ヘテロ接合面３４に形成される２次元電子ガス層の双方に対して電気的に接続可能に構成されている。第１ヘテロ接合面３２に形成される２次元電子ガス層の電子濃度は、第２ヘテロ接合面３４に形成される２次元電子ガス層の電子濃度よりも濃い。 （もっと読む）

【課題】低電流域のＲ_ｏｎを低減でき、大電流域で伝導度変調を行えるＭＯＳＦＥＴを備え、アプリケーションに最適なデバイス特性に制御できる半導体装置と製法を提供する。
【解決手段】半導体装置１は、ｎ−型ベース層２と、ｎ−型ベース層２の表面部に部分的に形成されたｐ型ベース層４と、ｐ型ベース層４の表面部に部分的に形成されたｎ^＋型ソース層５と、ｎ^＋型ソース層５およびｎ−型ベース層２の間のｐ型ベース層４の表面に形成されたゲート絶縁膜６と、ゲート絶縁膜６を介してｐ型ベース層４に対向するゲート電極７と、ｐ型ベース層４に連なるようにｎ−型ベース層２内に形成されたｐ型コラム層３と、ｎ−型ベース層２の裏面部に部分的に形成されたｐ^＋型コレクタ層１０と、ｎ^＋型ソース層５に電気的に接続されたソース電極８と、ｎ−型ベース層２およびｐ^＋型コレクタ層１０に電気的に接続されたドレイン電極１１とを含む。 （もっと読む）

【課題】ＩＩ族酸化物半導体を用いた半導体素子における新規な絶縁層形成技術を提供する。
【解決手段】半導体素子の製造方法は、（ａ）基板上方に、ＩＩ族酸化物半導体層を成長させる工程と、（ｂ）ＩＩ族酸化物半導体層上に、窒素をドープしつつＯリッチ条件での成長を行い抵抗率が１０^５Ωｃｍ以上のＩＩ族酸化物絶縁層を成長させる工程とを有する。 （もっと読む）

【課題】
空乏領域が、ｐウェルのまわりのｎ−ドリフト領域中に形成される恐れがある。電流が、空乏領域のまわりで流れるとき、この空乏領域によって、事実上ｐウェル接合部の深さよりチャネル長が長くなることがある。
【解決手段】
シリコンカーバイド金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）は、ｎ型シリコンカーバイドのドリフト層（１２）と、ドリフト層に隣接し、第１のｎ型シリコンカーバイド領域（２４）をその中に有した第１のｐ型シリコンカーバイド領域（２０）と、ドリフト層上の酸化物層（２８）と、ドリフト層と第１のｐ型領域の一部分との間に配置されたｎ型シリコンカーバイド制限領域（２６）とを含むことができる。制限領域は、キャリア濃度が、ドリフト層のキャリア濃度より高い。シリコンカーバイドＭＯＳＦＥＴデバイスを製造する方法も提供される。 （もっと読む）

【課題】
超接合ウエハの作製に有利で、かつトレンチゲート構造の作製にも有利な面方位を備えた構成とすること。
【解決手段】
（１００）面を表面とするＮ型半導体基板１に、＜００１＞方向に伸び、かつ（０１０）面と（０−１０）面を側面とする第１のトレンチ２を複数形成し、このトレンチ２をＰ型エピタキシャル層３で埋めることにより、超接合ウエハを作製する。この超接合ウエハに、＜００１＞方向に伸びる第２のトレンチ４を形成し、このトレンチ４をゲート絶縁膜５およびゲート電極６で埋めることにより、トレンチゲート構造を有する半導体素子を作製する。 （もっと読む）

【課題】ゲート電極の断線による縦型トランジスタの故障を改善すること。
【解決手段】半導体装置は、第１の方向（Ｙ）に互いに隙間を空けて形成された複数の半導体ピラー（５Ａ_１〜５Ａ_５）から成る半導体ピラー群（５）を含む。半導体ピラー群（５）の内、両端部を除く中間部に位置する半導体ピラー（５Ａ_２〜５Ａ_４）のいずれか１つである特定の半導体ピラー（５Ａ_３）と隣接して、ダミーピラー（６）が第１の方向（Ｙ）と直交する第２の方向（Ｘ）に設けられている。ゲート絶縁膜（１０）が、複数の半導体ピラー（５Ａ_１〜５Ａ_５）の各々の外周面とダミーピラー（６）の外周面の一部とに形成されている。ゲート絶縁膜（１０）を介して、複数の半導体ピラー（５Ａ_１〜５Ａ_５）の間の隙間と特定の半導体ピラー（５Ａ_３）とダミーピラー（６）との間の隙間とを埋めるように、ゲート電極（１１）が、複数の半導体ピラーの側面とダミーピラーの側面とに形成されている。 （もっと読む）

【課題】炭化珪素半導体のＭＯＳＦＥＴにおいて、チャネル移動度を上昇させ、低いオン抵抗の素子を得ることを目的とする。
【解決手段】ＳｉＣ−ＭＯＳＦＥＴのチャネル層となるエピタキシャル層を形成する際に、炭素の原子空孔を意図的に導入することにより、チャネル移動度を上昇させる。Ｓｉ種を含むガスとＣ種を含むガスの流量比率を、Ｃ／Ｓｉ比が０.４以上０.８以下となるように制御してエピタキシャル成長させる工程により、エピタキシャル膜に炭素の原子空孔が導入できる。 （もっと読む）