【課題】負性抵抗の減少を防止し、低消費電力化。
【解決手段】第１の端子Ａと、第２の端子Ｂと、第１の端子Ａと第２の端子Ｂとの間に接
続された振動子ＯＳＣと、第１の端子Ａと接地電位を供給する接地線ＧＮＤとの間に接続
された第１のコンデンサＣｇと、第２の端子Ｂと接地線ＧＮＤとの間に接続された第２の
コンデンサＣｄと、第１の端子Ａと第２の端子Ｂとの間にｍ個（ｍは３以上の奇数）のイ
ンバータＩＮ１〜ＩＮ３が直列に接続されたインバータ列と、インバータ列の入力側から
数えてｎ番目（ｎは１≦ｎ＜ｍの整数）のインバータの入力端子とｎ＋１番目のインバー
タの出力端子との間に接続された第３のコンデンサＣｆと、を含む、ことを特徴とする発
振器１００。 （もっと読む）

【課題】発振用トランジスタの特性がばらついても安定した合成等価抵抗特性や合成等価キャパシタンス特性を得ることを可能とする。
【解決手段】トランジスタ圧電発振器１は、コルピッツ発振回路を構成しており、発振用トランジスタＴＲ１のベースと接地（ＧＮＤ）間に負荷容量の一部となるコンデンサＣ１とコンデンサＣ２との直列回路を接続し、発振用トランジスタＴＲ１のエミッタと接地間にエミッタ抵抗となる抵抗Ｒ２と抵抗Ｒ３との直列回路を接続し、コンデンサＣ１とコンデンサＣ２との直列回路の接続中点と抵抗Ｒ２と抵抗Ｒ３との直列回路の接続中点とを接続している。また、発振用トランジスタＴＲ１のベースと接地間に圧電振動子Ｘ１を接続している。 （もっと読む）

【課題】発振に必要な負性抵抗を小さくすると同時に回路の低消費電力を図ることのでき
る発振回路及び発振器を提供する。
【解決手段】発振回路１０は、トランジスタＭ１とトランジスタＭ２とが差動接続される
クロスカップル型回路からなり、振動子ＳＡＷの共振点帯域で発振する。トランジスタＭ
１は第１ソース負荷回路としての抵抗器ＲＬ１に接続され、トランジスタＭ２は第２ソー
ス負荷回路としての抵抗器ＲＬ２に接続されている。また、トランジスタＭ１は第１ドレ
イン負荷回路としての抵抗器Ｒｓ１に接続され、トランジスタＭ２は第２ドレイン負荷回
路としての抵抗器Ｒｓ２に接続されている。第１ソース負荷回路のインピーダンスの大き
さが第１ドレイン負荷回路のインピーダンスの大きさ以上であり、且つ、第２ソース負荷
回路のインピーダンスの大きさが第２ドレイン負荷回路のインピーダンスの大きさ以上と
する。 （もっと読む）

【課題】低電圧動作が可能な圧電発振器を提供する。
【解決手段】圧電振動子１９と、前記圧電振動子１９に並列接続された増幅器４１を構成するNMOSトランジスタ１７とPMOSトランジスタ１５と、前記圧電振動子１９に並列接続された負荷容量２０、２１により構成される発振回路において、前記増幅器４１を構成するNMOSトランジスタ１７のゲート端子３２とPMOSトランジスタ１５のゲート端子３０はDCカット容量２２により接続され、NMOSトランジスタ１７のゲート端子３２と増幅器４１の出力端子３１は帰還抵抗１６によって接続され、PMOSトランジスタ１５のゲート端子３０は、高周波除去抵抗２３を介して任意のバイアス電圧が印加され、前記バイアス電圧は第2のPMOSトランジスタ２５をダイオード接続することにより構成した回路によって発生する。 （もっと読む）

【課題】発振に必要な負性抵抗を小さくすると同時に回路の低消費電力を図ることのできる発振回路及び発振器を提供する。
【解決手段】発振回路１０は、トランジスタＭ１とトランジスタＭ２とが差動接続されるクロスカップル型回路からなり、振動子ＳＡＷの共振点帯域で発振する。トランジスタＭ１は第１ソース負荷回路としての抵抗器ＲＬ１に接続され、トランジスタＭ２は第２ソース負荷回路としての抵抗器ＲＬ２に接続されている。また、トランジスタＭ１は第１ドレイン負荷回路としての抵抗器Ｒｓ１に接続され、トランジスタＭ２は第２ドレイン負荷回路としての抵抗器Ｒｓ２に接続されている。第１ソース負荷回路のインピーダンスの大きさが第１ドレイン負荷回路のインピーダンスの大きさ以上であり、且つ、第２ソース負荷回路のインピーダンスの大きさが第２ドレイン負荷回路のインピーダンスの大きさ以上とする。 （もっと読む）

【課題】少ない制御電圧変化で発振ループ部の容量を大きく変化させて、発振周波数の可
変範囲を拡大したインバータ発振器を提供する。
【解決手段】このインバータ発振器５０は、帰還抵抗Ｒｆを有するインバータ回路５と、
インバータ回路５の入出力端子間に接続した水晶振動子（圧電振動子）Ｘと、水晶振動子
Ｘを含む発振ループ部４と、を備えたインバータ発振器であって、インバータ回路５の入
力側に接続した直流阻止用の容量素子Ｃ３と、直流阻止用の容量素子Ｃ３に直列接続した
バラクタ３と、バラクタ３に端子１から制御電圧を印加するための抵抗Ｒ１と、バラクタ
３に端子２から基準電圧を印加するための抵抗Ｒ２と、を備え、インバータ回路５の出力
側とバラクタ３のカソード側とを発振ループ部４に並列接続して構成されている。また、
発振ループ部４は、水晶振動子Ｘと容量素子Ｃ１、Ｃ２により構成されている。 （もっと読む）

【課題】回路構成を簡易にして、起動特性及びデューティー比を良好に維持した水晶発振器を提供する。
【解決手段】発振段におけるＣＭＯＳからなる発振インバータ１の出力に同じくＣＭＯＳからなる伝達インバータ２を接続した水晶発振器において、伝達インバータ２には、発振インバータ１の起動時よりも伝達インバータ２が遅れて起動する、スイッチング素子５とスイッチング素子の導通を発振インバータの起動時よりも遅らせるタイマー回路６とからなるスイッチングタイマー回路４が設けられる。このような構成であれば、発振段の起動直後（電源投入直後）、伝達インバータが起動しないので、発振段の発振成長の初期過程にある微少振幅信号は、伝達インバータの次段回路に送出されない。したがって、発振インバータでの水晶発振は後段回路の影響を受けることなく安定して増加することができる。 （もっと読む）

【課題】短い発振安定時間を確保するとともに、低消費電流な発振回路を提供することを主たる目的とする。
【解決手段】発振回路１０は、増幅回路（インバータ回路１１）を有し、インバータ回路１１の出力端子を介してクロック信号ＣＬＫが出力される。インバータ回路１１は、第１のインバータ１２と第２のインバータ１３とから構成されている。インバータ回路１１は制御回路３０と接続され、制御信号Ｃｔｒｌに応じてその駆動能力が調節されている。具体的には例えば、発振回路１０の動作開始直後から発振が安定するまでの一定期間は、制御回路３０からハイレベルの制御信号Ｃｔｒｌ１（Ｈ），Ｃｔｒｌ２（Ｈ）が第１及び第２のインバータ１２，１３に供給され、両者が同時に動作する。そして発振安定時間経過後は、第１及び第２のインバータ１２，１３のいずれか一方のみが動作を継続し、他方は動作を停止する。 （もっと読む）

【課題】本発明は、入力端末と出力端末と共振器と発振器回路とを有する発振器を提供する。
【解決手段】本発明の発振器回路は、第１電力供給端子と第２の電力供給端子と、前記第１電力供給端子と入力端末との間に接続される２個のキャパシタと、第１電力供給端子と出力端末との間に接続される第１活性トランジスタと、前記第１活性トランジスタを極性化する第１手段と、前記第１活性トランジスタに対し相補型の第２活性トランジスタと、その電流パスは、第１活性トランジスタ（Ｎ１）と直列に接続され、それと共に反転増幅器を形成し、前記第２活性トランジスタを極性化する第２極性化手段と、第２活性トランジスタと同型のトランジスタであり、前記第２電源端末と第２活性トランジスタとの間に配置される第１電流源と、前記第２極性化手段用の電流制御手段とを有し、安定動作状態において、前記第２極性化手段は、前記第１電流源のトランジスタ・ゲート電圧に対応する第２活性トランジスタのゲートに、所定の変動範囲内の極性化電圧を提供する。 （もっと読む）

【課題】発振回路において、起動時間を有効に短縮できる発振回路を提供する。
【解決手段】本発明の発振回路は、振動子とこの振動子を駆動する第１の電圧信号とこの第１の電源電圧信号よりも高い電圧により振動子を駆動する第２の電圧信号と前記振動子の振幅を増幅するための増幅回路とを有する発振回路において、前記第１の電圧信号によって前記振動子の駆動を開始し、その後に前記第１の電圧信号から前記第２の電圧信号へ切り替える切り替え信号を発生する切り替え信号発生回路を備える。これにより、振動子を安定して駆動するまでの起動時間を有効に短縮した発振回路を提供できる。 （もっと読む）