【課題】差動増幅器が持つ周波数帯域を広げることができるジャイレータ回路、及びこのジャイレータ回路を有する広帯域増幅器及び無線通信装置を提供すること。
【解決手段】ベースを差動入力端子Ｔ１，Ｔ２とし、コレクタを差動出力端子Ｔ３，Ｔ４とする一対のトランジスタＱ３，Ｑ４からなる第１のトランスコンダクタンスアンプ３１と、第１のトランスコンダクタンスアンプ３１の差動出力端子Ｔ３，Ｔ４間に接続されたコンデンサＣ１と、エミッタを差動入力端子Ｔ５，Ｔ６とし、コレクタを差動出力端子Ｔ７，Ｔ８とする一対のトランジスタＱ５，Ｑ６からなる第２のトランスコンダクタンスアンプ３２とを有し、第１のトランスコンダクタンスアンプ３１の差動入力端子Ｔ１，Ｔ２と第２のトランスコンダクタンスアンプ３２の差動出力端子Ｔ７，Ｔ８とを分離した状態としてジャイレータ回路を構成する。 （もっと読む）

【課題】 簡易な構成で低域を増強する。
【解決手段】 ＬＰＦ４１を通過した入力信号は、高周波音発生部４２からの帯域外の高周波音が加算器４３で加算される。Ｄ／Ａ４４でアナログに変換された加算器４３からの出力はアナログボリューム４５で調整され、アナログボリューム４５の出力から高周波音の成分をＨＰＦ４８により抽出する。抽出された高周波音の成分のレベルＡ’と、加算器４３で加算された高周波音のレベルＡとのレベル比Ａ’／Ａに応じてＬＰＦ４１における高域の減衰特性を制御する係数を決定する。 （もっと読む）

【課題】超広帯域応用のために高い電圧利得および利得帯域幅を有するＣＭＯＳ型の増幅器を提供する。
【解決手段】ＣＭＯＳ増幅器３００は、第１電源ＶＤＤと第２電源ＧＮＤとの間でフィードバック動作を行うＮチャンネルＭＯＳＦＥＴ Ｎ１，Ｎ２を用いることにより、ゼロ位置を追加して利得を増加させる能動負荷回路３１０と、能動負荷回路３１０に連結されて共通バイアスＶＣを受ける電流制御回路３２０と、電流制御回路３２０に連結されて差動入力信号ＶＩＮ＋，ＶＩＮ−を受ける信号入力回路３３０と、第２電源ＧＮＤと信号入力回路３３０との間に連結された第１電流源と、を備え、差動入力信号ＶＩＮ＋，ＶＩＮ−を受けて増幅し、電流制御回路３２０の二つのＭＯＳＦＥＴと能動負荷回路３１０との間の二つの接点ＶＯＵＴ＋，ＶＯＵＴ−を介して差動信号を出力する。 （もっと読む）

【課題】広帯域増幅器の出力不整合と周波数切り替え回路で発生する不整合を調整し、高効率化を図ることができる広帯域高出力増幅器を得る。
【解決手段】少なくとも２倍高調波が広帯域増幅器１自身の帯域に含まれる広帯域高出力増幅器において、広帯域増幅器１の後段に、周波数帯域に応じた信号出力の切り替えを行う周波数切り替え回路２と、インピーダンス不整合を調整する整合回路５と、周波数帯域に応じて高調波成分を抑制するフィルタ回路４とを順次接続し、インピーダンス調整用整合回路５は、広帯域増幅器１の出力不整合と周波数切り替え回路２で発生する不整合を調整する。 （もっと読む）

【課題】消費電力の増加を抑制しつつスルーレートを向上させる一方飽和画素の影響を低減し、高い線形性を実現することができるアナログ高速増幅器を提供する。
【解決手段】本発明に係るアナログ高速増幅器は、所定のクロック周期で独立したレベルの信号を入力し増幅するアナログ高速増幅器において、増幅部本体と、前記クロック周期をサンプリング期間とリセット期間に分割し、前記信号を前記サンプリング期間中に前記増幅部本体に入力するサンプリング手段と、前記リセット期間中に、前記増幅部本体の出力を所定のリセット電位にリセットするリセット手段と、前記サンプリング期間のうち、前記サンプリング期間の開始時点から前記サンプリング期間よりも短い所定の期間を電流増加期間とし、前記電流増加期間中は、前記増幅部本体に供給する動作電流を前記電流増加期間以外の期間よりも増加させる、動作電流制御手段と、を備えたことを特徴とする。 （もっと読む）

【課題】高周波増幅回路において、ＬＣ共振を用いずにピーキングをかけること。
【解決手段】高周波増幅回路は、１段目にトランジスタＴｒ１を用いたエミッタ接地増幅回路、２段目にダーリントン接続のトランジスタＴｒ２、Ｔｒ３を用いたエミッタ接地回路の２段増幅の構成となっている。トランジスタＴｒ１のエミッタとトランジスタＴｒ２のコレクタとの間には容量素子が挿入されている。容量素子は、ダイオード接続のトランジスタＴｒ４であり、トランジスタＴｒ４のエミッタはトランジスタＴｒ２のコレクタに、トランジスタＴｒ４のベースおよびコレクタはトランジスタＴｒ１のエミッタに接続されている。ダイオード接続のトランジスタＴｒ４によって位相をずらしてフィードバックすることにより、高域での利得を向上させることができる。 （もっと読む）

【課題】バイアス信号を切りかえに伴う動作特性の悪化を低減した半導体集積回路を提供する。
【解決手段】半導体集積回路１０は、入力電流Ｉｉｎを受け、それに応じた出力電流Ｉｏｕｔ１を別の回路に供給する。第１可変抵抗Ｒ１の第１端子は、入力端子Ｐ１と接続される。第１トランジスタＭ１および第２トランジスタＭ２は、電源端子と第１可変抵抗Ｒ１の第２端子の間に順に直列に設けられる。第３トランジスタＭ３および第４トランジスタＭ４は、電源端子と出力端子Ｐ２との間に順に直列に設けられる。第１トランジスタＭ１および第３トランジスタＭ３それぞれのゲートは第１可変抵抗Ｒ１の第２端子に接続される。第２トランジスタＭ２および第４トランジスタＭ４それぞれのゲートは入力端子Ｐ１に接続されている。第１可変抵抗Ｒ１は、その抵抗値が入力電流Ｉｉｎに応じて切りかえ可能に構成される。 （もっと読む）

【課題】それぞれが異なる周波数帯域を有する複数の無線信号を最適なバイアス条件で電力増幅できる電力増幅回路を提案する。
【解決手段】電力増幅回路１１は、それぞれが異なる周波数帯域を有する複数の無線信号の中から選択された何れか一つの無線信号を電力増幅する増幅器２０と、選択された一つの無線信号の周波数帯域に応じて増幅器２０に供給されるバイアス電圧を可変設定するバイアス制御回路６１を備える。 （もっと読む）

本発明は、発光ダイオードを駆動制御する増幅回路に関する。この増幅回路は、約３オームの小さい出力インピーダンスと、２００ＫＨｚの下方境界周波数と例えば５ＭＨｚの上方境界周波数とを備えた広い帯域幅と、例えば数１００ｍＡの出力電流振幅とを有する。この増幅回路は、直流電流供給部（６）によって発光ダイオードを駆動制御するドライバー回路（２）を駆動制御する入力段を有している、という特徴を有している。
（もっと読む）

【課題】制御電圧入力端子の個数を減少させることができる新規な可変インダクタならびにその新規な可変インダクタを備える電圧制御発振器、複合型ＰＬＬ回路、フィルタ回路および増幅回路を提供する。
【解決手段】本発明の可変インダクタ５においては、複数のインダクタンス素子６１、６２、６３、６４におけるそれぞれの接続点とグランド１０との間にそれぞれ接続された複数のスイッチダイオード７Ａ、７Ｂ、７Ｃのそれぞれの一端側に対して、複数の定電圧入力端子８Ａ、８Ｂ、８Ｃを介して、互いに異なる定電圧がそれぞれ供給されている。また、本実施形態の可変インダクタ５においては、複数のスイッチダイオード７Ａ、７Ｂ、７Ｃにおけるそれぞれの他端側に対して、１個の制御電圧入力端子９を介して、制御電圧が供給されている。 （もっと読む）