アクティブマトリクス型表示装置
【課題】 映像信号電流量と自己発光素子に流れる電流量との偏差を低減でき、低階調領域での階調再現性が高いアクティブマトリックス型表示装置を提供する。
【解決手段】 基板上にマトリクス状に配設された複数の画素部ＰＸと、画素部の列毎に接続された複数の映像信号線Ｘと、それぞれ画素部の行毎に接続された複数の制御信号線ＳＧ、ＢＧとを備え、各画素部は、低電位電源線と高電位電源線との間に接続され供給電流に応じて発光する表示素子１６と、高電位電源線と表示素子との間に接続され表示素子に供給される電流量を制御する駆動トランジスタＤＲＴと、駆動トランジスタのドレインと表示素子との間に接続されて制御信号線からの制御信号によりオン、オフ制御される出力スイッチＢＣＴと、駆動トランジスタのゲート、ソース間に接続される保持容量Ｃｓとを有し、駆動トランジスタのソース電極Ｓが該駆動トランジスタのゲート電極Ｇの少なくとも一部と重なって形成されているアクティブマトリクス型表示装置である。
【解決手段】 基板上にマトリクス状に配設された複数の画素部ＰＸと、画素部の列毎に接続された複数の映像信号線Ｘと、それぞれ画素部の行毎に接続された複数の制御信号線ＳＧ、ＢＧとを備え、各画素部は、低電位電源線と高電位電源線との間に接続され供給電流に応じて発光する表示素子１６と、高電位電源線と表示素子との間に接続され表示素子に供給される電流量を制御する駆動トランジスタＤＲＴと、駆動トランジスタのドレインと表示素子との間に接続されて制御信号線からの制御信号によりオン、オフ制御される出力スイッチＢＣＴと、駆動トランジスタのゲート、ソース間に接続される保持容量Ｃｓとを有し、駆動トランジスタのソース電極Ｓが該駆動トランジスタのゲート電極Ｇの少なくとも一部と重なって形成されているアクティブマトリクス型表示装置である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば有機エレクトロルミネッセンス（以下、ＥＬと称する）素子のような自己発光素子を含む表示画素をマトリクス状に配列して表示画面を構成したアクティブマトリクス型表示装置に関する。
【背景技術】
【０００２】
パーソナルコンピュータ、情報携帯端末あるいはテレビジョン等の表示装置として、平面型のアクティブマトリクス型表示装置が広く利用されている。近年、このような平面型のアクティブマトリクス型表示装置として、有機ＥＬ素子のような自己発光素子を用いた有機ＥＬ表示装置が注目され、盛んに研究開発が行われている。この有機ＥＬ表示装置は、薄型軽量化の妨げとなるバックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地でも使用できるという特徴を備えている。
【０００３】
一般に、有機ＥＬ表示装置は、複数行、複数列に並んで設けられ表示画面を構成した複数の表示画素、表示画素の各行に沿って延びた複数の走査線、表示画素の各列に沿って延びた複数の信号線、各走査線を駆動する走査線駆動回路、各信号線を駆動する信号線駆動回路等を備えている。各表示画素は自己発光素子である有機ＥＬ素子、およびこの有機ＥＬ素子に駆動電流を供給する画素回路により構成されている。
【０００４】
例えば、特許文献１に開示されているように、各画素回路は、有機ＥＬ素子に流れる電流のオン、オフ制御を行う出力スイッチ、有機ＥＬ素子に流す電流量を映像信号に基づいて制御する駆動トランジスタ、駆動トランジスタのゲート制御電圧を保持する保持容量、映像信号電流を画素回路に取り込む画素スイッチ、および、映像信号書き込み時に駆動トランジスタのゲートとドレインとを短絡させるスイッチを備えている。これらのスイッチおよび駆動トランジスタは、薄膜トランジスタ（以下、ＴＦＴと称する）により構成されている。
【０００５】
映像信号電流の書き込み時、画素回路制御用の制御信号線電位をオンレベルに設定し、画素スイッチおよびスイッチをオンさせるとともに、ＥＬ発光制御用の制御信号線電位をオフレベルに設定し出力スイッチをオフさせる。これにより、映像信号電流が駆動トランジスタを流れる状態となり、駆動トランジスタのゲート電位は映像信号電流の電流量に応じた電位に設定される。その後、画素スイッチおよびスイッチをオフ状態とし、画素回路を映像信号配線と切り離す。この映像信号はゲート制御電圧として保持容量に書き込まれ所定期間保持される。続いて、出力スイッチをオン状態にすることで映像信号に応じた電流が駆動トランジスタおよび出力スイッチを経由して有機ＥＬ素子に供給され、有機ＥＬ素子を所望の輝度レベルで発光させる。
【特許文献１】特開２００３−２８０５７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで上記のような画素回路において、通常、ＴＦＴで構成された画素スイッチはソース、ゲート間に形成された寄生容量Ｃｇｄを有している。この寄生容量Ｃｇｄの存在により、ＥＬ発光制御用の制御信号線がオフ電位からオン電位に切り替わる時に駆動トランジスタのゲート電位も変位する。この結果、映像信号電流量と異なる電流がＥＬに流れることとなり低階調領域での階調再現性が劣る結果となる。
【０００７】
この発明は以上の点に鑑みなされたもので、その目的は、映像信号電流量と自己発光素子に流れる電流量との偏差を低減でき、低階調領域での階調再現性が高いアクティブマトリックス型表示装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、この発明の態様に係るアクティブマトリクス型表示装置は、 基板上にマトリクス状に配設された複数の画素部と、前記画素部の列毎に接続された複数の映像信号線と、それぞれ前記画素部の行毎に接続された複数の第１制御信号線および第２制御信号線と、を備え、各画素部は、低電位の第１電圧電源線と高電位の第２電圧電源線との間に接続され、供給電流に応じて発光する表示素子と、前記第２電圧電源線と前記表示素子との間に接続されゲート制御電圧に応じて前記表示素子に供給される電流量を制御する駆動トランジスタと、前記駆動トランジスタのドレインと前記表示素子との間に接続されているとともに、前記第１制御信号線からの制御信号によりオン、オフ制御される出力スイッチと、前記駆動トランジスタのゲート、ソース間に接続される保持容量と、を有し、前記駆動トランジスタのソース電極が該駆動トランジスタのゲート電極の少なくとも一部を覆っている。
【発明の効果】
【０００９】
この発明によれば、映像信号電流量と自己発光素子に流れる電流量との偏差を低減でき、低階調領域での階調再現性が高いアクティブマトリックス型表示装置を提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照しながら、本発明の実施形態に係るアクティブマトリクス型表示装置について詳細に説明する。なお、以下には自己発光素子として有機ＥＬを用いた有機ＥＬ表示装置を実施例として説明する。
図１に示すように、有機ＥＬ表示装置は、有機ＥＬパネル１０および有機ＥＬパネル１０を制御するコントローラ１２を備えている。
【００１１】
有機ＥＬパネル１０は、ガラス板等の光透過性絶縁基板８上にマトリクス状に配列され表示領域１１を構成したｍ×ｎ個の表示画素ＰＸ、表示画素の行毎に接続されているとともにそれぞれ独立してｎ本ずつ設けられた書込制御線ＳＧ（１〜ｎ）および発光制御線ＢＧ（１〜ｎ）と、表示画素の列毎にそれぞれ接続されたｍ本の信号線Ｘ（１〜ｍ）を有し、さらに書込制御線ＳＧ（１〜ｎ）および発光制御線ＢＧ（１〜ｎ）を表示画素の行毎に順次駆動する走査線駆動回路１４、および複数の信号線Ｘ（１〜ｍ）を駆動する信号線駆動回路１５を備えている。
【００１２】
図１に示すコントローラ１２は有機ＥＬパネル１０の外部に配置されたプリント回路基板上に形成され、走査線駆動回路１４および信号線駆動回路１５を制御する。コントローラ１２は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生し、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路１４および信号線駆動回路１５に供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号を信号線駆動回路１５に供給する。
【００１３】
信号線駆動回路１５は水平走査制御信号の制御により各水平走査期間において順次得られる映像信号Ｄａｔａ１〜Ｄａｔａｍをアナログ形式に変換し電流信号として複数の信号線Ｘ（１〜ｍ）に並列的に供給する。走査線駆動回路１４は、シフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、出力バッファを介して各行の表示画素ＰＸに２種類の制御信号、すなわち、制御信号Ｓａ、制御信号Ｓｂを供給する。これにより、各書込制御線ＳＧ（１〜ｎ）、発光制御線ＢＧ（１〜ｎ）には、それぞれ制御信号Ｓａ、制御信号Ｓｂが供給され、ＳＳＴ、ＴＣＴおよびＢＣＴが駆動される。
【００１４】
一方、各表示画素ＰＸは、表示素子として、自己発光素子である有機ＥＬ素子１６、およびこの有機ＥＬ素子に駆動電流を供給する画素回路１８を有している。
図２に表示画素ＰＸの等価回路を示す。図２に示す画素回路１８は電流信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電流信号方式の画素回路であり、画素スイッチＳＳＴ（以下、ＳＳＴと称す）、駆動トランジスタＤＲＴ（以下、ＤＲＴと称す）、スイッチＴＣＴ（以下、ＴＣＴと称す）、出力スイッチＢＣＴ（以下、ＢＣＴと称す）、および保持容量Ｃｓを備えている。
ＳＳＴ、ＤＲＴ、ＴＣＴ、ＢＣＴは、同一導電型、例えばＰチャネル型の薄膜トランジスタにより構成されている。
【００１５】
ＤＲＴ、ＢＣＴ、および有機ＥＬ素子１６は、高電位電源線Ｖｄｄと低電位電源線Ｖｓｓとの間で直列に接続されている。ＤＲＴのソースは高電位電源線Ｖｄｄに接続されている。有機ＥＬ素子１６は、一方の電極、ここでは陰極が低電位電源線Ｖｓｓに接続されている。ＢＣＴは、ソースがＤＲＴのドレインに、ドレインが有機ＥＬ素子１６の陽極にそれぞれ接続され、更に、ゲートが発光制御線ＢＧに接続されている。高電位電源線Ｖｄｄと低電位電源線Ｖｓｓは、例えば＋６Ｖおよび−９Ｖの電位にそれぞれ設定される。
【００１６】
ＤＲＴは、映像信号に応じた信号電流を有機ＥＬ素子１６に出力する。ＢＣＴは、発光制御線ＢＧからの制御信号によりオン（導通状態）、オフ（非導通状態）制御され、ＤＲＴと有機ＥＬ素子１６との接続、非接続を制御する。
【００１７】
保持容量Ｃｓは、ＤＲＴのソース、ゲート間に接続され、映像信号により決定されるＤＲＴのゲート制御電位を保持する。保持容量Ｃｓは互いに平行に対向した一対の平板状の電極を有し、ここでは、ＤＲＴのゲート電極膜と、ポリシリコン層とにより平行平板容量として形成されている。
【００１８】
ＳＳＴは、対応する信号線ＸとＤＲＴのドレインとの間に接続され、そのゲートは書込制御線ＳＧに接続されている。ＳＳＴは、書込制御線ＳＧから供給される制御信号に応答してオン（導通状態）、オフ（非導通状態）制御され、対応信号線Ｘから映像信号を取り込む。
【００１９】
ＴＣＴは、ＤＲＴのドレイン、ゲート間に接続され、そのゲートが書込制御線ＳＧに接続されている。ＴＣＴは、書込制御線ＳＧからの制御信号に応じてオン（導通状態）、オフ（非導通状態）制御され、ＤＲＴのゲート、ドレイン間の接続、非接続を制御する。
【００２０】
本実施形態において、画素回路１８を構成する薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。全て同一の導電型の薄膜トランジスタで構成することにより、製造工数の増大を抑制することができる。
【００２１】
次に、画素回路１８の動作について説明する。
映像信号電流の書込時においては、走査線駆動回路１４は、発光制御線ＢＧにオフ電位を設定してＢＣＴを非導通状態とし、書込制御線ＳＧにオン電位を設定してＳＳＴとＴＣＴを導通状態とする。そして信号線駆動回路１５が、映像信号線Ｘより映像信号電流を流し、ＤＲＴのゲートソース間電圧を保持可能な保持容量Ｃｓに書き込む。これによって、ＤＲＴのゲート電位はこの電流量に応じた電位に設定される。
映像表示時においては、走査線駆動回路１４は、書込制御線ＳＧにオフ電位を設定してＳＳＴとＴＣＴを非導通状態とすることによって、画素回路１８と映像信号線Ｘとを切り離すが、書き込まれた映像電流に対応したＤＲＴのゲート電位は、保持容量Ｃｓによって保持されている。
次に走査線駆動回路１４は、発光制御線ＢＧにオン電位を設定してＢＣＴを導通状態とする。そうすると、ＤＲＴのゲートソース間電圧に対応した発光電流が有機ＥＬ素子１６に流れ、有機ＥＬ素子１６は、発光電流に対応した輝度で発光する。
【００２２】
図３は、表示画素に採用可能な構造を概略的に示す平面図であり、図４は、ＤＲＴの構造を示す断面図である。本願発明は、ＤＲＴの構造に特徴を有している。
図３、図４を参照して、ＤＲＴの構成を詳細に説明する。
【００２３】
ＤＲＴを構成したＰチャネル型の薄膜トランジスタは、絶縁基板８上に形成されたポリシリコンからなる半導体層５０を備え、この半導体層はソース領域５０ａ、ドレイン領域５０ｂ、およびソース、ドレイン領域間に位置したチャネル領域５０ｃを有している。半導体層５０に重ねてゲート絶縁膜５２が形成され、このゲート絶縁膜上にゲート電極Ｇが設けられチャネル領域５０ｃと対向している。ゲート電極Ｇに重ねて層間絶縁膜５４が形成され、この層間絶縁膜上にソース電極Ｓおよびドレイン電極Ｄが設けられている。ここで、ソース電極Ｓは高電位電源線Ｖｄｄと接続されて同電位となり、更にソース電極ＳはＤＲＴのゲート電極Ｇをほぼ覆うように延在させたシールド電極ＳＨを備えている。
ソース電極Ｓおよびドレイン電極Ｄは、それぞれ層間絶縁膜５４およびゲート絶縁膜５２に貫通形成されたコンタクトを介して半導体層５０のソース領域５０ａおよびドレイン領域５０ｂにそれぞれ接続されている。ＤＲＴのドレイン電極Ｄは、層間絶縁膜５４上に形成された配線を介してＢＣＴに接続されている。
【００２４】
層間絶縁膜５４上には映像信号配線Ｘ、高電位電源線Ｖｄｄを含む複数の配線が設けられている。また、層間絶縁膜５４上にはソース電極Ｓ、シールド電極ＳＨ、ドレイン電極Ｄ、配線を覆って保護絶縁膜５６が形成されている。保護絶縁膜５６上には、平坦化層５８、色分離層６０が順に積層され、さらに有機ＥＬ素子１６の陰極を構成する共通電極６６が設けられている。
なお、ＳＳＴ、ＴＣＴ、ＢＣＴを構成する各薄膜トランジスタも、シールド電極を備えていない点を除いて上記と同一の構造に形成されている。
【００２５】
図５は、表示画素に採用可能な従来の構造を概略的に示す平面図であり、図６は、従来のＤＲＴの構造を示す断面図である。図５、図６を参照しつつ従来の構造において問題が発生するメカニズムについて説明する。
従来の構造では、図５、図６に示すようにソース電極Ｓはゲート電極Ｇを覆うようなシールド電極ＳＨを備えていない。
図６に示すように、ＤＲＴのゲート電極Ｇとドレイン５０ｂとはほぼ近接して配置されているため、両者の間には、並行パターン間の寄生容量Ｃｇｄが存在する。
映像表示時では、上述のようにＢＣＴを導通状態とする。この時、ＤＲＴのドレイン電極Ｄの電位は、書込み終了時の電位から有機ＥＬ素子１６に所定の発光電流を流すためのダイオード電圧に対応する電位に変位する。寄生容量Ｃｇｄはこの電位の変位をＤＲＴのゲート電極Ｇに伝えるため、ゲート電極Ｇの電位も変位する。この結果、映像信号電流量とは異なる電流が有機ＥＬ素子１６に流れる。
ＴＣＴ、ＤＲＴを共にＰチャネル型のＴＦＴで形成した場合は、ドレイン電極Ｄの電位はマイナス方向に変位し、ゲート電極Ｇの電位もマイナス方向に変位する。その結果、ＤＲＴを流れる電流は増加方向に変化するため、発光電流が増加して黒輝度の上昇を引き起こす。
【００２６】
これに対して、図３、図４に示すように、高電位電源線Ｖｄｄと接続されて同電位となっているＤＲＴのソース電極Ｓを延在して、ＤＲＴのゲート電極Ｇをほぼ覆うようなシールド電極ＳＨを形成することで、寄生容量Ｃｇｄの影響を低減することができる。
即ち、このような構造をとることでＤＲＴのゲート電極Ｇから発する電気力線の多くがその上部に配置されたＤＲＴのシールド電極ＳＨに終端するため、ＤＲＴのゲート電極Ｇとソース電極Ｓとの間の寄生容量Ｃｇｄが低減される。
【００２７】
なお、このような構造によって、ＤＲＴのゲート５０ｃとソース５０ａとの間の寄生容量は増加することになるが、ソース電極Ｓと接続する高電位電源線ＶｄｄはＤＣ電位であるため、ＤＲＴのゲート電位の変動を生じさせることは無い。
【００２８】
ここで、有機ＥＬ素子１６の陽極をＢＣＴおよびＰチャネル型のＤＲＴを介して高電位電源線Ｖｄｄに接続し、陰極を低電位電源線Ｖｓｓに接続する場合について説明したが、陰極をＢＣＴのドレインを介してＤＲＴのドレインに、陽極を低電位電源線Ｖｓｓに接続してもよい。いずれの場合も光出射面側を透明導電材料で形成する必要があり、例えば陰極を光出射面側に配置する場合には、アルカリ土類金属、希土類金属を光透過性を有する程度に薄く形成することで達成できる。
【００２９】
なお本実施の形態では、シールド電極ＳＨがＤＲＴのゲート電極をほぼ覆うようにしているが、ゲート電極Ｇの一部を覆うようにしても良い。一部を覆っても寄生容量Ｃｇｄの影響を低減することが可能となるからである。
【００３０】
なお本発明は、実施の形態に示す電流を映像信号とするアクティブマトリクス型表示装置に限られず、電圧を映像信号とするアクティブマトリクス型表示装置にも適用することが可能である。
図７は、本発明の他の実施の形態に係るアクティブマトリクス型表示装置の画素回路の等価回路図である。図８は、本発明の他の実施の形態に係るアクティブマトリクス型表示装置の画素回路の平面構成図である。なお、第１の実施の形態と同一の部位には同一の符号を付している。この電圧を映像信号とする画素回路は周知の回路であるためその詳細の構成及び動作の説明は省略する。
図８に示すように、高電位電源線Ｖｄｄと接続しているＤＲＴのソース電極Ｓが、ＤＲＴのゲート電極Ｇをほぼ覆うように延在してシールド電極ＳＨを形成している。この構成によって、第１の実施の形態と同様に、寄生容量Ｃｇｄの影響を低減することができる。
【００３１】
以上説明した各実施の形態のアクティブマトリクス型表示装置では、ＤＲＴのゲート電極Ｇにほぼ重なるようにＤＲＴのソース電極パターンを延在させることによりシールド構造を実現し、ＢＣＴがオンからオフに切り替わるときに生じるＤＲＴのゲート電位変動の要因である寄生容量Ｃｇｄを低減している。
【００３２】
なお本実施の形態では、シールド電極ＳＨがＤＲＴのゲート電極をほぼ覆うようにしているが、ゲート電極Ｇの一部を覆うようにしても良い。一部を覆っても寄生容量Ｃｇｄの影響を低減することが可能となるからである。
【００３３】
その他、本発明は前述した実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化することできる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【００３４】
前述した実施形態では、画素回路を構成する薄膜トランジスタを全て同一の導電型、ここではＰチャネル型で構成する場合について説明したが、これに限定されず、全てをＮチャネル型の薄膜トランジスタで構成することも可能である。また、画素スイッチ、スイッチをＮチャネル型の薄膜トランジスタ、駆動トランジスタおよび出力スイッチをＰチャネル型の薄膜トランジスタでそれぞれ構成するなど、画素回路を異なる導電型の薄膜トランジスタを混在して形成することも可能である。
【００３５】
更に、薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することも可能である。表示画素を構成する自己発光素子は、有機ＥＬ素子に限定されず自己発光可能な様々な発光素子を適用可能である。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施形態に係るアクティブマトリクス型表示装置の構成を示す回路図。
【図２】上記アクティブマトリクス型表示装置における表示画素の等価回路を示す図。
【図３】表示画素に採用可能な構造を概略的に示す平面図。
【図４】ＤＲＴの構造を示す断面図。
【図５】表示画素に採用可能な従来の構造を概略的に示す平面図。
【図６】従来のＤＲＴの構造を示す断面図。
【図７】他の実施の形態に係るアクティブマトリクス型表示装置の画素回路の等価回路図。
【図８】他の実施の形態に係るアクティブマトリクス型表示装置の画素回路の平面構成図。
【符号の説明】
【００３７】
１２…コントローラ、１４…走査線駆動回路、１５…信号線駆動回路、１６…有機ＥＬ素子、１８…画素回路、５０ａ…ソース、５０ｂ…ドレイン、５０ｃ…ゲート、ＳＳＴ…画素スイッチ、ＤＲＴ…駆動トランジスタ、ＴＣＴ…スイッチ、ＢＣＴ…出力スイッチ、Ｘ…映像信号線、ＢＧ…発光制御線、ＳＧ…書込制御線、ＣＧ…キャンセル制御線、Ｓ…ソース電極、Ｇ…ゲート電極、Ｄ…ドレイン電極、ＳＨ…シールド電極、ＰＸ…表示画素、Ｃｓ…保持容量、Ｃｇｄ…寄生容量、Ｖｄｄ…高電位電源線、Ｖｓｓ…低電位電源線、Ｘ…映像信号線。
【技術分野】
【０００１】
本発明は、例えば有機エレクトロルミネッセンス（以下、ＥＬと称する）素子のような自己発光素子を含む表示画素をマトリクス状に配列して表示画面を構成したアクティブマトリクス型表示装置に関する。
【背景技術】
【０００２】
パーソナルコンピュータ、情報携帯端末あるいはテレビジョン等の表示装置として、平面型のアクティブマトリクス型表示装置が広く利用されている。近年、このような平面型のアクティブマトリクス型表示装置として、有機ＥＬ素子のような自己発光素子を用いた有機ＥＬ表示装置が注目され、盛んに研究開発が行われている。この有機ＥＬ表示装置は、薄型軽量化の妨げとなるバックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地でも使用できるという特徴を備えている。
【０００３】
一般に、有機ＥＬ表示装置は、複数行、複数列に並んで設けられ表示画面を構成した複数の表示画素、表示画素の各行に沿って延びた複数の走査線、表示画素の各列に沿って延びた複数の信号線、各走査線を駆動する走査線駆動回路、各信号線を駆動する信号線駆動回路等を備えている。各表示画素は自己発光素子である有機ＥＬ素子、およびこの有機ＥＬ素子に駆動電流を供給する画素回路により構成されている。
【０００４】
例えば、特許文献１に開示されているように、各画素回路は、有機ＥＬ素子に流れる電流のオン、オフ制御を行う出力スイッチ、有機ＥＬ素子に流す電流量を映像信号に基づいて制御する駆動トランジスタ、駆動トランジスタのゲート制御電圧を保持する保持容量、映像信号電流を画素回路に取り込む画素スイッチ、および、映像信号書き込み時に駆動トランジスタのゲートとドレインとを短絡させるスイッチを備えている。これらのスイッチおよび駆動トランジスタは、薄膜トランジスタ（以下、ＴＦＴと称する）により構成されている。
【０００５】
映像信号電流の書き込み時、画素回路制御用の制御信号線電位をオンレベルに設定し、画素スイッチおよびスイッチをオンさせるとともに、ＥＬ発光制御用の制御信号線電位をオフレベルに設定し出力スイッチをオフさせる。これにより、映像信号電流が駆動トランジスタを流れる状態となり、駆動トランジスタのゲート電位は映像信号電流の電流量に応じた電位に設定される。その後、画素スイッチおよびスイッチをオフ状態とし、画素回路を映像信号配線と切り離す。この映像信号はゲート制御電圧として保持容量に書き込まれ所定期間保持される。続いて、出力スイッチをオン状態にすることで映像信号に応じた電流が駆動トランジスタおよび出力スイッチを経由して有機ＥＬ素子に供給され、有機ＥＬ素子を所望の輝度レベルで発光させる。
【特許文献１】特開２００３−２８０５７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで上記のような画素回路において、通常、ＴＦＴで構成された画素スイッチはソース、ゲート間に形成された寄生容量Ｃｇｄを有している。この寄生容量Ｃｇｄの存在により、ＥＬ発光制御用の制御信号線がオフ電位からオン電位に切り替わる時に駆動トランジスタのゲート電位も変位する。この結果、映像信号電流量と異なる電流がＥＬに流れることとなり低階調領域での階調再現性が劣る結果となる。
【０００７】
この発明は以上の点に鑑みなされたもので、その目的は、映像信号電流量と自己発光素子に流れる電流量との偏差を低減でき、低階調領域での階調再現性が高いアクティブマトリックス型表示装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、この発明の態様に係るアクティブマトリクス型表示装置は、 基板上にマトリクス状に配設された複数の画素部と、前記画素部の列毎に接続された複数の映像信号線と、それぞれ前記画素部の行毎に接続された複数の第１制御信号線および第２制御信号線と、を備え、各画素部は、低電位の第１電圧電源線と高電位の第２電圧電源線との間に接続され、供給電流に応じて発光する表示素子と、前記第２電圧電源線と前記表示素子との間に接続されゲート制御電圧に応じて前記表示素子に供給される電流量を制御する駆動トランジスタと、前記駆動トランジスタのドレインと前記表示素子との間に接続されているとともに、前記第１制御信号線からの制御信号によりオン、オフ制御される出力スイッチと、前記駆動トランジスタのゲート、ソース間に接続される保持容量と、を有し、前記駆動トランジスタのソース電極が該駆動トランジスタのゲート電極の少なくとも一部を覆っている。
【発明の効果】
【０００９】
この発明によれば、映像信号電流量と自己発光素子に流れる電流量との偏差を低減でき、低階調領域での階調再現性が高いアクティブマトリックス型表示装置を提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照しながら、本発明の実施形態に係るアクティブマトリクス型表示装置について詳細に説明する。なお、以下には自己発光素子として有機ＥＬを用いた有機ＥＬ表示装置を実施例として説明する。
図１に示すように、有機ＥＬ表示装置は、有機ＥＬパネル１０および有機ＥＬパネル１０を制御するコントローラ１２を備えている。
【００１１】
有機ＥＬパネル１０は、ガラス板等の光透過性絶縁基板８上にマトリクス状に配列され表示領域１１を構成したｍ×ｎ個の表示画素ＰＸ、表示画素の行毎に接続されているとともにそれぞれ独立してｎ本ずつ設けられた書込制御線ＳＧ（１〜ｎ）および発光制御線ＢＧ（１〜ｎ）と、表示画素の列毎にそれぞれ接続されたｍ本の信号線Ｘ（１〜ｍ）を有し、さらに書込制御線ＳＧ（１〜ｎ）および発光制御線ＢＧ（１〜ｎ）を表示画素の行毎に順次駆動する走査線駆動回路１４、および複数の信号線Ｘ（１〜ｍ）を駆動する信号線駆動回路１５を備えている。
【００１２】
図１に示すコントローラ１２は有機ＥＬパネル１０の外部に配置されたプリント回路基板上に形成され、走査線駆動回路１４および信号線駆動回路１５を制御する。コントローラ１２は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生し、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路１４および信号線駆動回路１５に供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号を信号線駆動回路１５に供給する。
【００１３】
信号線駆動回路１５は水平走査制御信号の制御により各水平走査期間において順次得られる映像信号Ｄａｔａ１〜Ｄａｔａｍをアナログ形式に変換し電流信号として複数の信号線Ｘ（１〜ｍ）に並列的に供給する。走査線駆動回路１４は、シフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、出力バッファを介して各行の表示画素ＰＸに２種類の制御信号、すなわち、制御信号Ｓａ、制御信号Ｓｂを供給する。これにより、各書込制御線ＳＧ（１〜ｎ）、発光制御線ＢＧ（１〜ｎ）には、それぞれ制御信号Ｓａ、制御信号Ｓｂが供給され、ＳＳＴ、ＴＣＴおよびＢＣＴが駆動される。
【００１４】
一方、各表示画素ＰＸは、表示素子として、自己発光素子である有機ＥＬ素子１６、およびこの有機ＥＬ素子に駆動電流を供給する画素回路１８を有している。
図２に表示画素ＰＸの等価回路を示す。図２に示す画素回路１８は電流信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電流信号方式の画素回路であり、画素スイッチＳＳＴ（以下、ＳＳＴと称す）、駆動トランジスタＤＲＴ（以下、ＤＲＴと称す）、スイッチＴＣＴ（以下、ＴＣＴと称す）、出力スイッチＢＣＴ（以下、ＢＣＴと称す）、および保持容量Ｃｓを備えている。
ＳＳＴ、ＤＲＴ、ＴＣＴ、ＢＣＴは、同一導電型、例えばＰチャネル型の薄膜トランジスタにより構成されている。
【００１５】
ＤＲＴ、ＢＣＴ、および有機ＥＬ素子１６は、高電位電源線Ｖｄｄと低電位電源線Ｖｓｓとの間で直列に接続されている。ＤＲＴのソースは高電位電源線Ｖｄｄに接続されている。有機ＥＬ素子１６は、一方の電極、ここでは陰極が低電位電源線Ｖｓｓに接続されている。ＢＣＴは、ソースがＤＲＴのドレインに、ドレインが有機ＥＬ素子１６の陽極にそれぞれ接続され、更に、ゲートが発光制御線ＢＧに接続されている。高電位電源線Ｖｄｄと低電位電源線Ｖｓｓは、例えば＋６Ｖおよび−９Ｖの電位にそれぞれ設定される。
【００１６】
ＤＲＴは、映像信号に応じた信号電流を有機ＥＬ素子１６に出力する。ＢＣＴは、発光制御線ＢＧからの制御信号によりオン（導通状態）、オフ（非導通状態）制御され、ＤＲＴと有機ＥＬ素子１６との接続、非接続を制御する。
【００１７】
保持容量Ｃｓは、ＤＲＴのソース、ゲート間に接続され、映像信号により決定されるＤＲＴのゲート制御電位を保持する。保持容量Ｃｓは互いに平行に対向した一対の平板状の電極を有し、ここでは、ＤＲＴのゲート電極膜と、ポリシリコン層とにより平行平板容量として形成されている。
【００１８】
ＳＳＴは、対応する信号線ＸとＤＲＴのドレインとの間に接続され、そのゲートは書込制御線ＳＧに接続されている。ＳＳＴは、書込制御線ＳＧから供給される制御信号に応答してオン（導通状態）、オフ（非導通状態）制御され、対応信号線Ｘから映像信号を取り込む。
【００１９】
ＴＣＴは、ＤＲＴのドレイン、ゲート間に接続され、そのゲートが書込制御線ＳＧに接続されている。ＴＣＴは、書込制御線ＳＧからの制御信号に応じてオン（導通状態）、オフ（非導通状態）制御され、ＤＲＴのゲート、ドレイン間の接続、非接続を制御する。
【００２０】
本実施形態において、画素回路１８を構成する薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。全て同一の導電型の薄膜トランジスタで構成することにより、製造工数の増大を抑制することができる。
【００２１】
次に、画素回路１８の動作について説明する。
映像信号電流の書込時においては、走査線駆動回路１４は、発光制御線ＢＧにオフ電位を設定してＢＣＴを非導通状態とし、書込制御線ＳＧにオン電位を設定してＳＳＴとＴＣＴを導通状態とする。そして信号線駆動回路１５が、映像信号線Ｘより映像信号電流を流し、ＤＲＴのゲートソース間電圧を保持可能な保持容量Ｃｓに書き込む。これによって、ＤＲＴのゲート電位はこの電流量に応じた電位に設定される。
映像表示時においては、走査線駆動回路１４は、書込制御線ＳＧにオフ電位を設定してＳＳＴとＴＣＴを非導通状態とすることによって、画素回路１８と映像信号線Ｘとを切り離すが、書き込まれた映像電流に対応したＤＲＴのゲート電位は、保持容量Ｃｓによって保持されている。
次に走査線駆動回路１４は、発光制御線ＢＧにオン電位を設定してＢＣＴを導通状態とする。そうすると、ＤＲＴのゲートソース間電圧に対応した発光電流が有機ＥＬ素子１６に流れ、有機ＥＬ素子１６は、発光電流に対応した輝度で発光する。
【００２２】
図３は、表示画素に採用可能な構造を概略的に示す平面図であり、図４は、ＤＲＴの構造を示す断面図である。本願発明は、ＤＲＴの構造に特徴を有している。
図３、図４を参照して、ＤＲＴの構成を詳細に説明する。
【００２３】
ＤＲＴを構成したＰチャネル型の薄膜トランジスタは、絶縁基板８上に形成されたポリシリコンからなる半導体層５０を備え、この半導体層はソース領域５０ａ、ドレイン領域５０ｂ、およびソース、ドレイン領域間に位置したチャネル領域５０ｃを有している。半導体層５０に重ねてゲート絶縁膜５２が形成され、このゲート絶縁膜上にゲート電極Ｇが設けられチャネル領域５０ｃと対向している。ゲート電極Ｇに重ねて層間絶縁膜５４が形成され、この層間絶縁膜上にソース電極Ｓおよびドレイン電極Ｄが設けられている。ここで、ソース電極Ｓは高電位電源線Ｖｄｄと接続されて同電位となり、更にソース電極ＳはＤＲＴのゲート電極Ｇをほぼ覆うように延在させたシールド電極ＳＨを備えている。
ソース電極Ｓおよびドレイン電極Ｄは、それぞれ層間絶縁膜５４およびゲート絶縁膜５２に貫通形成されたコンタクトを介して半導体層５０のソース領域５０ａおよびドレイン領域５０ｂにそれぞれ接続されている。ＤＲＴのドレイン電極Ｄは、層間絶縁膜５４上に形成された配線を介してＢＣＴに接続されている。
【００２４】
層間絶縁膜５４上には映像信号配線Ｘ、高電位電源線Ｖｄｄを含む複数の配線が設けられている。また、層間絶縁膜５４上にはソース電極Ｓ、シールド電極ＳＨ、ドレイン電極Ｄ、配線を覆って保護絶縁膜５６が形成されている。保護絶縁膜５６上には、平坦化層５８、色分離層６０が順に積層され、さらに有機ＥＬ素子１６の陰極を構成する共通電極６６が設けられている。
なお、ＳＳＴ、ＴＣＴ、ＢＣＴを構成する各薄膜トランジスタも、シールド電極を備えていない点を除いて上記と同一の構造に形成されている。
【００２５】
図５は、表示画素に採用可能な従来の構造を概略的に示す平面図であり、図６は、従来のＤＲＴの構造を示す断面図である。図５、図６を参照しつつ従来の構造において問題が発生するメカニズムについて説明する。
従来の構造では、図５、図６に示すようにソース電極Ｓはゲート電極Ｇを覆うようなシールド電極ＳＨを備えていない。
図６に示すように、ＤＲＴのゲート電極Ｇとドレイン５０ｂとはほぼ近接して配置されているため、両者の間には、並行パターン間の寄生容量Ｃｇｄが存在する。
映像表示時では、上述のようにＢＣＴを導通状態とする。この時、ＤＲＴのドレイン電極Ｄの電位は、書込み終了時の電位から有機ＥＬ素子１６に所定の発光電流を流すためのダイオード電圧に対応する電位に変位する。寄生容量Ｃｇｄはこの電位の変位をＤＲＴのゲート電極Ｇに伝えるため、ゲート電極Ｇの電位も変位する。この結果、映像信号電流量とは異なる電流が有機ＥＬ素子１６に流れる。
ＴＣＴ、ＤＲＴを共にＰチャネル型のＴＦＴで形成した場合は、ドレイン電極Ｄの電位はマイナス方向に変位し、ゲート電極Ｇの電位もマイナス方向に変位する。その結果、ＤＲＴを流れる電流は増加方向に変化するため、発光電流が増加して黒輝度の上昇を引き起こす。
【００２６】
これに対して、図３、図４に示すように、高電位電源線Ｖｄｄと接続されて同電位となっているＤＲＴのソース電極Ｓを延在して、ＤＲＴのゲート電極Ｇをほぼ覆うようなシールド電極ＳＨを形成することで、寄生容量Ｃｇｄの影響を低減することができる。
即ち、このような構造をとることでＤＲＴのゲート電極Ｇから発する電気力線の多くがその上部に配置されたＤＲＴのシールド電極ＳＨに終端するため、ＤＲＴのゲート電極Ｇとソース電極Ｓとの間の寄生容量Ｃｇｄが低減される。
【００２７】
なお、このような構造によって、ＤＲＴのゲート５０ｃとソース５０ａとの間の寄生容量は増加することになるが、ソース電極Ｓと接続する高電位電源線ＶｄｄはＤＣ電位であるため、ＤＲＴのゲート電位の変動を生じさせることは無い。
【００２８】
ここで、有機ＥＬ素子１６の陽極をＢＣＴおよびＰチャネル型のＤＲＴを介して高電位電源線Ｖｄｄに接続し、陰極を低電位電源線Ｖｓｓに接続する場合について説明したが、陰極をＢＣＴのドレインを介してＤＲＴのドレインに、陽極を低電位電源線Ｖｓｓに接続してもよい。いずれの場合も光出射面側を透明導電材料で形成する必要があり、例えば陰極を光出射面側に配置する場合には、アルカリ土類金属、希土類金属を光透過性を有する程度に薄く形成することで達成できる。
【００２９】
なお本実施の形態では、シールド電極ＳＨがＤＲＴのゲート電極をほぼ覆うようにしているが、ゲート電極Ｇの一部を覆うようにしても良い。一部を覆っても寄生容量Ｃｇｄの影響を低減することが可能となるからである。
【００３０】
なお本発明は、実施の形態に示す電流を映像信号とするアクティブマトリクス型表示装置に限られず、電圧を映像信号とするアクティブマトリクス型表示装置にも適用することが可能である。
図７は、本発明の他の実施の形態に係るアクティブマトリクス型表示装置の画素回路の等価回路図である。図８は、本発明の他の実施の形態に係るアクティブマトリクス型表示装置の画素回路の平面構成図である。なお、第１の実施の形態と同一の部位には同一の符号を付している。この電圧を映像信号とする画素回路は周知の回路であるためその詳細の構成及び動作の説明は省略する。
図８に示すように、高電位電源線Ｖｄｄと接続しているＤＲＴのソース電極Ｓが、ＤＲＴのゲート電極Ｇをほぼ覆うように延在してシールド電極ＳＨを形成している。この構成によって、第１の実施の形態と同様に、寄生容量Ｃｇｄの影響を低減することができる。
【００３１】
以上説明した各実施の形態のアクティブマトリクス型表示装置では、ＤＲＴのゲート電極Ｇにほぼ重なるようにＤＲＴのソース電極パターンを延在させることによりシールド構造を実現し、ＢＣＴがオンからオフに切り替わるときに生じるＤＲＴのゲート電位変動の要因である寄生容量Ｃｇｄを低減している。
【００３２】
なお本実施の形態では、シールド電極ＳＨがＤＲＴのゲート電極をほぼ覆うようにしているが、ゲート電極Ｇの一部を覆うようにしても良い。一部を覆っても寄生容量Ｃｇｄの影響を低減することが可能となるからである。
【００３３】
その他、本発明は前述した実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化することできる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【００３４】
前述した実施形態では、画素回路を構成する薄膜トランジスタを全て同一の導電型、ここではＰチャネル型で構成する場合について説明したが、これに限定されず、全てをＮチャネル型の薄膜トランジスタで構成することも可能である。また、画素スイッチ、スイッチをＮチャネル型の薄膜トランジスタ、駆動トランジスタおよび出力スイッチをＰチャネル型の薄膜トランジスタでそれぞれ構成するなど、画素回路を異なる導電型の薄膜トランジスタを混在して形成することも可能である。
【００３５】
更に、薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することも可能である。表示画素を構成する自己発光素子は、有機ＥＬ素子に限定されず自己発光可能な様々な発光素子を適用可能である。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施形態に係るアクティブマトリクス型表示装置の構成を示す回路図。
【図２】上記アクティブマトリクス型表示装置における表示画素の等価回路を示す図。
【図３】表示画素に採用可能な構造を概略的に示す平面図。
【図４】ＤＲＴの構造を示す断面図。
【図５】表示画素に採用可能な従来の構造を概略的に示す平面図。
【図６】従来のＤＲＴの構造を示す断面図。
【図７】他の実施の形態に係るアクティブマトリクス型表示装置の画素回路の等価回路図。
【図８】他の実施の形態に係るアクティブマトリクス型表示装置の画素回路の平面構成図。
【符号の説明】
【００３７】
１２…コントローラ、１４…走査線駆動回路、１５…信号線駆動回路、１６…有機ＥＬ素子、１８…画素回路、５０ａ…ソース、５０ｂ…ドレイン、５０ｃ…ゲート、ＳＳＴ…画素スイッチ、ＤＲＴ…駆動トランジスタ、ＴＣＴ…スイッチ、ＢＣＴ…出力スイッチ、Ｘ…映像信号線、ＢＧ…発光制御線、ＳＧ…書込制御線、ＣＧ…キャンセル制御線、Ｓ…ソース電極、Ｇ…ゲート電極、Ｄ…ドレイン電極、ＳＨ…シールド電極、ＰＸ…表示画素、Ｃｓ…保持容量、Ｃｇｄ…寄生容量、Ｖｄｄ…高電位電源線、Ｖｓｓ…低電位電源線、Ｘ…映像信号線。
【特許請求の範囲】
【請求項１】
基板上にマトリクス状に配設された複数の画素部と、
前記画素部の列毎に接続された複数の映像信号線と、
それぞれ前記画素部の行毎に接続された複数の第１制御信号線および第２制御信号線と、を備え、
各画素部は、低電位の第１電圧電源線と高電位の第２電圧電源線との間に接続され、供給電流に応じて発光する表示素子と、前記第２電圧電源線と前記表示素子との間に接続されゲート制御電圧に応じて前記表示素子に供給される電流量を制御する駆動トランジスタと、前記駆動トランジスタのドレインと前記表示素子との間に接続されているとともに、前記第１制御信号線からの制御信号によりオン、オフ制御される出力スイッチと、前記駆動トランジスタのゲート、ソース間に接続される保持容量と、を有し、
前記駆動トランジスタのソース電極が該駆動トランジスタのゲート電極の少なくとも一部を覆っていることを特徴とするアクティブマトリクス型表示装置。
【請求項２】
前記駆動トランジスタのソース電極が該駆動トランジスタのゲート電極を覆っていることを特徴とする請求項１に記載のアクティブマトリクス型表示装置。
【請求項３】
各画素部は、トランジスタにより形成され前記駆動トランジスタのドレインと前記映像信号線との間に接続されているとともに、前記第２制御信号線からの制御信号によりオン、オフ制御され前記映像信号線からの映像信号を前記画素部に取り込む画素スイッチと、前記駆動トランジスタのゲート、ドレイン間に接続されているとともに、前記第２制御信号線からの制御信号によりオン、オフ制御されるスイッチとを更に有することを特徴とする請求項１又は２に記載のアクティブマトリクス型表示装置。
【請求項４】
それぞれ前記画素部の行毎に接続された複数の第３制御信号線を備え、
各画素部は、一方の電極が前記駆動トランジスタのゲートに接続された書込容量と、トランジスタにより形成され前記書込容量の他方の電極と前記映像信号線との間に接続されているとともに、前記第２制御信号線からの制御信号によりオン、オフ制御され前記映像信号線からの映像信号を前記画素部に取り込む画素スイッチと、前記駆動トランジスタのゲート、ドレイン間に接続されているとともに、前記第３制御信号線からの制御信号によりオン、オフ制御されるスイッチとを更に有することを特徴とする請求項１又は２に記載のアクティブマトリクス型表示装置。
【請求項１】
基板上にマトリクス状に配設された複数の画素部と、
前記画素部の列毎に接続された複数の映像信号線と、
それぞれ前記画素部の行毎に接続された複数の第１制御信号線および第２制御信号線と、を備え、
各画素部は、低電位の第１電圧電源線と高電位の第２電圧電源線との間に接続され、供給電流に応じて発光する表示素子と、前記第２電圧電源線と前記表示素子との間に接続されゲート制御電圧に応じて前記表示素子に供給される電流量を制御する駆動トランジスタと、前記駆動トランジスタのドレインと前記表示素子との間に接続されているとともに、前記第１制御信号線からの制御信号によりオン、オフ制御される出力スイッチと、前記駆動トランジスタのゲート、ソース間に接続される保持容量と、を有し、
前記駆動トランジスタのソース電極が該駆動トランジスタのゲート電極の少なくとも一部を覆っていることを特徴とするアクティブマトリクス型表示装置。
【請求項２】
前記駆動トランジスタのソース電極が該駆動トランジスタのゲート電極を覆っていることを特徴とする請求項１に記載のアクティブマトリクス型表示装置。
【請求項３】
各画素部は、トランジスタにより形成され前記駆動トランジスタのドレインと前記映像信号線との間に接続されているとともに、前記第２制御信号線からの制御信号によりオン、オフ制御され前記映像信号線からの映像信号を前記画素部に取り込む画素スイッチと、前記駆動トランジスタのゲート、ドレイン間に接続されているとともに、前記第２制御信号線からの制御信号によりオン、オフ制御されるスイッチとを更に有することを特徴とする請求項１又は２に記載のアクティブマトリクス型表示装置。
【請求項４】
それぞれ前記画素部の行毎に接続された複数の第３制御信号線を備え、
各画素部は、一方の電極が前記駆動トランジスタのゲートに接続された書込容量と、トランジスタにより形成され前記書込容量の他方の電極と前記映像信号線との間に接続されているとともに、前記第２制御信号線からの制御信号によりオン、オフ制御され前記映像信号線からの映像信号を前記画素部に取り込む画素スイッチと、前記駆動トランジスタのゲート、ドレイン間に接続されているとともに、前記第３制御信号線からの制御信号によりオン、オフ制御されるスイッチとを更に有することを特徴とする請求項１又は２に記載のアクティブマトリクス型表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００７−３１６５１０（Ｐ２００７−３１６５１０Ａ）
【公開日】平成１９年１２月６日（２００７．１２．６）
【国際特許分類】
【出願番号】特願２００６−１４８１８２（Ｐ２００６−１４８１８２）
【出願日】平成１８年５月２９日（２００６．５．２９）
【出願人】（３０２０２０２０７）東芝松下ディスプレイテクノロジー株式会社 (2,170)
【Ｆターム（参考）】
【公開日】平成１９年１２月６日（２００７．１２．６）
【国際特許分類】
【出願日】平成１８年５月２９日（２００６．５．２９）
【出願人】（３０２０２０２０７）東芝松下ディスプレイテクノロジー株式会社 (2,170)
【Ｆターム（参考）】
[ Back to top ]