インターポーザとその製造方法、並びにそのインターポーザを用いた半導体装置及びその製造方法
【課題】レーザー光の照射によって貫通孔をする場合であっても、反りの発生しないインターポーザとその製造方法、並びにそれを用いた半導体装置とその製造方法を提供する。
【解決手段】インターポーザの基板コア材１に形成される貫通孔５が、半導体チップ搭載側から形成される貫通孔５ａと、実装側から形成される貫通孔５ｂとで構成されている。さらにこれらの貫通孔５は、１つの半導体装置を構成する単位領域に、両方配置されるように形成する。このように形成されたインターポーザは反りがなく、このインターポーザを用いて半導体装置を形成すると、反りのないインターポーザを備えた半導体装置を形成することができる。
【解決手段】インターポーザの基板コア材１に形成される貫通孔５が、半導体チップ搭載側から形成される貫通孔５ａと、実装側から形成される貫通孔５ｂとで構成されている。さらにこれらの貫通孔５は、１つの半導体装置を構成する単位領域に、両方配置されるように形成する。このように形成されたインターポーザは反りがなく、このインターポーザを用いて半導体装置を形成すると、反りのないインターポーザを備えた半導体装置を形成することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機基板からなるインターポーザとその製造方法、並びにそのインターポーザを用いた半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
携帯電話等の通信機器、液晶、プラズマテレビ等の映像機器などの電気、電子機器の軽量化、薄型化、小型化の進展に伴い、実装される半導体装置についても、薄型化、小型化の要求が一段と高まっている。具体的には、マザーボードに実装される半導体装置の厚さが、従来は０．６〜０．８ｍｍ程度であったものが、０．３〜０．５ｍｍ程度まで薄くするように要求されるようになっている。一方、端子数が６程度の半導体装置では、１．０ｍｍ□程度以下まで小型化するように要求されるようになっている。
【０００３】
このような要求に対し、ＣＳＰ（Chip Scale Package）型の半導体パッケージが採用されている。このＣＳＰ型の半導体パッケージは、インターポーザと呼ばれる基板上に、複数の半導体チップを搭載して樹脂封止した後、封止樹脂及びインターポーザを切断することで、個々の半導体装置に分離する構成となっている。
【０００４】
このインターポーザは、半導体チップを搭載するチップ搭載側電極と実装基板と接続する実装側電極を接続するため、基板コア材に貫通孔が形成されており、この貫通孔内に導体を備える構造となっている。ここで、基板コア材が有機基板からなるインターポーザを用いる場合、ドリルを用いた切削やレーザー光を照射することにより形成するのが一般的である。
【０００５】
有機基板からなるインターポーザにレーザー光を照射して貫通孔を形成する一般的な方法を図３に示す。ガラスクロスを含有したエポキシ樹脂からなる厚さ０．０７ｍｍ程度の基板コア材１の両面（半導体チップ搭載側と実装基板に接続する実装側）に、それぞれ１２μｍ程度の厚さの搭載側銅箔２ａ、実装側銅箔３ａが形成された基板を用意する（図３ａ）。次に実装側銅箔３ａ上にホトレジスト４を全面塗布し、貫通孔形成予定領域の銅箔３ａが露出するようにパターニングする。その後、露出する実装側銅箔３ａを選択エッチングして基板コア材１の一部を露出させる（３ｂ）。
【０００６】
ホトレジスト４を除去した後、貫通孔形成予定領域の基板コア材１が露出するようにパターニングした実装側銅箔３ａをマスクとして使用し、露出する基板コア材１にレーザー光を照射することにより、貫通孔５を形成する（図３ｃ）。一般的にインターポーザは、複数の半導体チップを搭載し、個片化して複数の半導体装置を同時に形成できる構造となっており、１つの半導体装置を構成する単位領域が複数集合した構造となっている。
【０００７】
インターポーザ全体に貫通孔５を形成した（図３ｄ）後、貫通孔に銅などの導体６を充填し、搭載側銅箔２ａと実装側銅箔３ａを導通させる。その後、搭載側銅箔２ａと実装側銅箔３ａをパターニングし、チップ搭載側電極２および実装側電極３を形成してインターポーザを形成する（図３ｅ）。
【０００８】
次に、以上のように形成したインターポーザを使用して半導体装置を形成する場合について説明する。インターポーザは、一つの半導体装置を構成する単位領域を複数備えた構造となっているので、その単位領域毎に、チップ搭載側電極２と半導体チップ７の電極８が接続するように実装する。その後、複数の半導体チップ７を一括封止し、ダイシングソーを用いて個々の半導体装置に個片化する。
【０００９】
このように形成された半導体装置の断面図を図４に示す。図４（ａ）は断面図を示し、図４（ｂ）はチップ搭載側電極２を、図４（ｃ）は実装側電極３をそれぞれ示している。図４（ａ）の９は樹脂部である。従来の半導体装置は、貫通孔５は、すべて実装側電極３が形成される側から形成されていた。貫通孔５は、すべてチップ搭載側電極２が形成される側から形成される場合もある。
【００１０】
このようにインターポーザを用いた半導体装置は、例えば特許文献１に記載されている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００１−３５２０００号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
半導体装置の薄型化の要請に伴い、インターポーザを薄くする必要がある。ところが、薄いインターボーザを用いて、レーザー光を照射することにより貫通孔を形成すると、熱の影響により、インターポーザが反ってしまうという問題が生じていた。特に、基板コア材がガラスクロスを含有するエポキシ樹脂から構成されるような有機基板からなるインターポーザでは、基板コア材の厚さが０．２ｍｍ程度以下となると、レーザー光の照射による熱の影響によって、照射面側に反りが生じてしまう。
【００１３】
図５は、レーザー光の照射により有機基板が変形する様子を示している。一辺が４００ｍｍで、基板コア材の厚さが０．０７ｍｍ、銅箔の厚さが１２μｍの有機基板に、直径０．１ｍｍ程度の貫通孔を３８万個形成すると、図６に従来例として示すように、最大２ｍｍ程度の反りが生じてしまうという問題があった。
【００１４】
本発明は、レーザー光の照射によって貫通孔を形成する場合であっても、反りの発生しないインターポーザとその製造方法、並びにそれを用いた半導体装置とその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するため、本願請求項１に係るインターポーザは、複数の半導体チップを搭載し、個片化して半導体装置を形成するために用いられるインターポーザであって、基板コア材の一方の主面に形成された、半導体チップの電極と接続するチップ搭載側電極と、前記基板コア材の他方の主面に形成された、実装基板と接続する実装側電極と、前記基板コア材を貫通する貫通孔と、該貫通孔内に形成された前記チップ搭載側電極と前記実装側電極とを接続する導体とを備え、前記貫通孔は、前記他方の主面側から前記基板コア材が除去されて前記チップ搭載側電極に達する第１の貫通孔と、前記一方の主面側から前記基板コア材が除去されて前記実装側電極に達する第２の貫通孔とからなり、１つの前記半導体装置を構成する単位領域に、前記第１の貫通孔および前記第２の貫通孔が配置していることを特徴とする。
【００１６】
本願請求項２に係るインターポーザの製造方法は、基板コア材の一方の主面に形成された、半導体チップの電極と接続するチップ搭載側電極と、前記基板コア材の他方の主面に形成された、実装基板と接続する実装側電極と、前記基板コア材を貫通する貫通孔と、該貫通孔内に形成された前記チップ搭載側電極と前記実装側電極とを接続する導体とを備え、複数の半導体チップを搭載し、個片化して半導体装置を形成するために用いられるインターポーザの製造方法であって、１つの半導体装置を構成する単位領域に、前記基板コア材の一方の主面側に前記チップ搭載側電極を形成し、該チップ搭載側電極に達する第１の貫通孔を、前記他方の主面側から前記基板コア材が除去して形成する第１工程と、前記基板コア材の他方の主面側に前記実装側電極を形成し、該実装側電極に達する第２の貫通孔を、前記一方の主面側から前記基板コア材を除去して形成する第２工程とを含むことを特徴とする。
【００１７】
本願請求項２に係る半導体装置は、基板コア材の一方の主面に形成された、半導体チップの電極と接続するチップ搭載側電極と、前記基板コア材の他方の主面に形成された、実装基板と接続する実装側電極と、前記他方の主面側から前記基板コア材が除去された前記チップ搭載側電極に達する第１の貫通孔と、前記一方の主面側から前記基板コア材が除去されて前記実装側電極に達する第２の貫通孔と、前記チップ搭載側電極に電極が接続されるように実装された半導体チップと、前記半導体チップの樹脂封止する樹脂部とを備えたことを特徴とする。
【００１８】
本願請求項４に係る半導体装置の製造方法は、複数の半導体チップをインターポーザに搭載し、樹脂封止した後、個片化する半導体装置の形成方法において、基板コア材の一方の主面に形成された、半導体チップの電極と接続するチップ搭載側電極と、前記基板コア材の他方の主面に形成された、実装基板と接続する実装側電極と、前記他方の主面側から前記基板コア材が除去され、前記チップ搭載側電極に達する第１の貫通孔と、前記一方の主面側から前記基板コア材が除去され、前記実装側電極に達する第２の貫通孔と、前記第１の貫通孔および前記第２の貫通孔内に形成された前記チップ電極側電極と前記実装側電極とを接続する導体とを備えたインターポーザ上に、１つの半導体装置を構成する単位領域に、前記第１の貫通孔と前記第２の貫通孔が含まれるように半導体チップを実装する工程と、前記インターポーザ上に実装した半導体チップを樹脂封止する工程と、該樹脂封止されたインターポーザを個片化し、複数の半導体装置に分離する工程とを含むことを特徴とする。
【発明の効果】
【００１９】
本発明のインターポーザは、基板コア材の薄型化が可能であり、薄型の半導体装置の製造に好適である。また本発明のインターポーザの製造方法は、基板コア材の一方の面からレーザー光を照射して貫通孔を形成する工程と、その裏面からレーザー光を照射して貫通孔を形成する工程とに分けて貫通孔を形成すれば良く、従来の製造装置をそのまま使用することができ、簡便に形成することができる。
【００２０】
本発明の半導体装置は、反りのない、薄いインターポーザを備えるため、薄型化が可能となる。また本発明の半導体装置の製造方法は、反りのないインターポーザを用いるため、反りに起因する製造工程の不具合、例えば、搬送時のミス、半導体チップの実装時の位置ズレ、切断時の位置ズレなどがなく、歩留まり良く形成することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明のインターポーザの製造方法の説明図である。
【図２】本発明の半導体装置の説明図である。
【図３】従来のインターポーザの製造方法の説明図である。
【図４】従来の半導体装置の説明図である。
【図５】レーザー光の照射により有機基板が変形する様子を説明する図である。
【図６】有機基板の反り量を説明するグラフである。
【発明を実施するための形態】
【００２２】
本発明は、インターポーザを構成する基板コア材に貫通孔を形成する際、表面側からレーザー光を照射して形成する貫通孔と、その裏面側からレーザー光を照射して形成する貫通孔とを備える構成とすることで、インターポーザの反りをなくしている。以下、本発明のインターポーザとその製造方法、並びにそれを用いた半導体装置とその製造方法について、詳細に説明する。
【実施例１】
【００２３】
まず、本発明のインターポーザとその製造方法について説明する。ガラスクロスを含有するエポキシ樹脂からなる厚さ０．０７ｍｍ程度の基板コア材１の両面に、それぞれ１２μｍ程度の厚さの搭載側銅箔２ａ、実装側銅箔３ａが形成された基板を用意する（図１ａ）。次に搭載側銅箔２ａ上及び実装側銅箔３ａ上にホトレジスト４を全面塗布し、貫通孔形成予定領域の銅箔を露出するようにパターニングする。具体的には、搭載側銅箔２ａの貫通孔形成予定領域を露出するようにパターニングするため、搭載側銅箔２ａ側の露光（図１ｃ）と実装側銅箔３ａ側の露光（図１ｄ）を行い、同時に現像することにより両面のパターニングを同時に行うことができる。
【００２４】
ホトレジスト４をパターニングした後、露出する搭載側銅箔２ａの一部及び実装側銅箔３ａの一部をエッチング除去する（図１ｅ）。そして、半導体チップ搭載側に露出する基板コア材１にレーザー光を照射し、貫通孔５ａを形成する（図１ｆ）。さらに実装側に露出する基板コア材１にレーザ光を照射し、貫通孔５ｂを形成する（図１ｇ）。このように本発明では、搭載側から形成する貫通孔５ａと、実装側から形成する貫通孔５ｂを備える構成としている（図１ｈ）。前述の通り、有機基板にレーザー光を照射する場合、照射面側に反りが生じるが、本発明では、有機基板の両面からレーザー光を照射する構成となっているので、反りの発生がなくなる。また、一つの半導体装置の構成する単位領域には、搭載側から形成する貫通孔と実装側から形成する貫通孔を同数か、あるいはいずれかが１、２個程度多くなるように配置することも可能である。
【００２５】
インターポーザ全体に貫通孔５ａ、５ｂを形成した後、貫通孔に銅などの導体６を充填し、搭載側銅箔２ａと実装側銅箔３ａを導通させる（図１ｉ）。その後、搭載側銅箔２ａと実装側銅箔３ａをパターニングし、チップ搭載側電極２および実装側電極３を形成してインターポーザを完成する（図１ｊ）。以上のように形成したインターポーザは、１つの半導体チップを搭載する単位領域が複数集合した構成となる。
【実施例２】
【００２６】
次に、第１の実施例で説明したインターポーザを用いた半導体装置とその製造方法について説明する。第１の実施例同様、ガラスクロスを含有するエポキシ樹脂からなる厚さ０．０７ｍｍ程度の基板コア材１の両面に、それぞれ１２μｍ程度の厚さの搭載側銅箔２ａ、実装側銅箔３ａが形成された基板を用意する（図１ａ）。次に搭載側銅箔２ａ上及び実装側銅箔３ａ上にホトレジスト４を全面塗布し、貫通孔形成予定領域の銅箔を露出するようにパターニングする。本発明では、搭載側銅箔２ａの貫通孔形成予定領域を露出するようにパターニングするため、搭載側銅箔２ａ側の露光（図１ｃ）と実装側銅箔３ａ側の露光（図１ｄ）を行う必要がある。
【００２７】
ホトレジスト４をパターニングした後、露出する搭載側銅箔２ａの一部及び実装側銅箔３ａの一部をエッチング除去する（図１ｅ）。そして、半導体チップ搭載側に露出する基板コア材１にレーザー光を照射し、貫通孔５を形成する（図１ｆ）。さらに実装側に露出する基板コア材１にレーザ光を照射し、貫通孔５を形成する（図１ｇ）。
【００２８】
インターポーザ全体に貫通孔５ａ、５ｂを形成した後、貫通孔に銅などの導体６を充填し、搭載側銅箔２ａと実装側銅箔３ａを導通させる（図１ｉ）。その後、搭載側銅箔２ａと実装側銅箔３ａをパターニングし、チップ搭載側電極２および実装側電極３を形成してインターポーザを完成する（図１ｋ）。
【００２９】
次に、一つの半導体装置を構成する単位領域のチップ搭載側電極２に、それぞれ半導体チップ７上に形成した電極８（図２ではバンプ電極となる）を接続する。インターポーザ上に形成されたチップ搭載側電極２に半導体チップを搭載した後、全面を封止樹脂で封止する。その後、例えばダイシングソーを用いて切断することにより個片化し、複数の半導体装置（図２）を形成することができる。
【００３０】
このように形成された半導体装置の断面図を図２に示す。図２（ａ）は断面図を示し、図２（ｂ）はチップ搭載側電極２を、図２（ｃ）は実装側電極３をそれぞれ示している。図２（ａ）の９は樹脂部である。本発明の半導体装置は、半導体チップ搭載側から形成された貫通孔５ａと、実装側から形成された貫通孔５ｂが、１つの半導体装置の含まれていることがわかる。図２に示す例では、１つの半導体装置に６個の貫通孔が形成されており、貫通孔５ａと貫通孔５ｂがそれぞれ３個ずつ形成されている。このようにそれぞれの貫通孔の数を同数程度にすると、１つの半導体装置を構成するインターポーザの反りもなくなる。なお、１つの半導体装置に形成される貫通孔の数が奇数個の場合には、いずれかの貫通孔を１個多くなるように構成することで、反りの発生を小さくすることが可能となる。
【００３１】
本発明では、薄いインターポーザを用いることにより、半導体装置の薄型化が可能となる。また、インターポーザに反りがないため、半導体チップをチップ搭載側電極に実装する工程、樹脂封止工程、切断工程において、位置ズレ等の発生がなく、歩留まり良く半導体装置を形成することができる。
【符号の説明】
【００３２】
１；基板コア材、２；チップ搭載側電極、２ａ；搭載側銅箔、３；実装側電極、３ｂ；実装側銅箔、４；ホトレジスト、５、５ａ、５ｂ；貫通孔、６；導体、７；半導体チップ、８；電極、９；樹脂部
【技術分野】
【０００１】
本発明は、有機基板からなるインターポーザとその製造方法、並びにそのインターポーザを用いた半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
携帯電話等の通信機器、液晶、プラズマテレビ等の映像機器などの電気、電子機器の軽量化、薄型化、小型化の進展に伴い、実装される半導体装置についても、薄型化、小型化の要求が一段と高まっている。具体的には、マザーボードに実装される半導体装置の厚さが、従来は０．６〜０．８ｍｍ程度であったものが、０．３〜０．５ｍｍ程度まで薄くするように要求されるようになっている。一方、端子数が６程度の半導体装置では、１．０ｍｍ□程度以下まで小型化するように要求されるようになっている。
【０００３】
このような要求に対し、ＣＳＰ（Chip Scale Package）型の半導体パッケージが採用されている。このＣＳＰ型の半導体パッケージは、インターポーザと呼ばれる基板上に、複数の半導体チップを搭載して樹脂封止した後、封止樹脂及びインターポーザを切断することで、個々の半導体装置に分離する構成となっている。
【０００４】
このインターポーザは、半導体チップを搭載するチップ搭載側電極と実装基板と接続する実装側電極を接続するため、基板コア材に貫通孔が形成されており、この貫通孔内に導体を備える構造となっている。ここで、基板コア材が有機基板からなるインターポーザを用いる場合、ドリルを用いた切削やレーザー光を照射することにより形成するのが一般的である。
【０００５】
有機基板からなるインターポーザにレーザー光を照射して貫通孔を形成する一般的な方法を図３に示す。ガラスクロスを含有したエポキシ樹脂からなる厚さ０．０７ｍｍ程度の基板コア材１の両面（半導体チップ搭載側と実装基板に接続する実装側）に、それぞれ１２μｍ程度の厚さの搭載側銅箔２ａ、実装側銅箔３ａが形成された基板を用意する（図３ａ）。次に実装側銅箔３ａ上にホトレジスト４を全面塗布し、貫通孔形成予定領域の銅箔３ａが露出するようにパターニングする。その後、露出する実装側銅箔３ａを選択エッチングして基板コア材１の一部を露出させる（３ｂ）。
【０００６】
ホトレジスト４を除去した後、貫通孔形成予定領域の基板コア材１が露出するようにパターニングした実装側銅箔３ａをマスクとして使用し、露出する基板コア材１にレーザー光を照射することにより、貫通孔５を形成する（図３ｃ）。一般的にインターポーザは、複数の半導体チップを搭載し、個片化して複数の半導体装置を同時に形成できる構造となっており、１つの半導体装置を構成する単位領域が複数集合した構造となっている。
【０００７】
インターポーザ全体に貫通孔５を形成した（図３ｄ）後、貫通孔に銅などの導体６を充填し、搭載側銅箔２ａと実装側銅箔３ａを導通させる。その後、搭載側銅箔２ａと実装側銅箔３ａをパターニングし、チップ搭載側電極２および実装側電極３を形成してインターポーザを形成する（図３ｅ）。
【０００８】
次に、以上のように形成したインターポーザを使用して半導体装置を形成する場合について説明する。インターポーザは、一つの半導体装置を構成する単位領域を複数備えた構造となっているので、その単位領域毎に、チップ搭載側電極２と半導体チップ７の電極８が接続するように実装する。その後、複数の半導体チップ７を一括封止し、ダイシングソーを用いて個々の半導体装置に個片化する。
【０００９】
このように形成された半導体装置の断面図を図４に示す。図４（ａ）は断面図を示し、図４（ｂ）はチップ搭載側電極２を、図４（ｃ）は実装側電極３をそれぞれ示している。図４（ａ）の９は樹脂部である。従来の半導体装置は、貫通孔５は、すべて実装側電極３が形成される側から形成されていた。貫通孔５は、すべてチップ搭載側電極２が形成される側から形成される場合もある。
【００１０】
このようにインターポーザを用いた半導体装置は、例えば特許文献１に記載されている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００１−３５２０００号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
半導体装置の薄型化の要請に伴い、インターポーザを薄くする必要がある。ところが、薄いインターボーザを用いて、レーザー光を照射することにより貫通孔を形成すると、熱の影響により、インターポーザが反ってしまうという問題が生じていた。特に、基板コア材がガラスクロスを含有するエポキシ樹脂から構成されるような有機基板からなるインターポーザでは、基板コア材の厚さが０．２ｍｍ程度以下となると、レーザー光の照射による熱の影響によって、照射面側に反りが生じてしまう。
【００１３】
図５は、レーザー光の照射により有機基板が変形する様子を示している。一辺が４００ｍｍで、基板コア材の厚さが０．０７ｍｍ、銅箔の厚さが１２μｍの有機基板に、直径０．１ｍｍ程度の貫通孔を３８万個形成すると、図６に従来例として示すように、最大２ｍｍ程度の反りが生じてしまうという問題があった。
【００１４】
本発明は、レーザー光の照射によって貫通孔を形成する場合であっても、反りの発生しないインターポーザとその製造方法、並びにそれを用いた半導体装置とその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するため、本願請求項１に係るインターポーザは、複数の半導体チップを搭載し、個片化して半導体装置を形成するために用いられるインターポーザであって、基板コア材の一方の主面に形成された、半導体チップの電極と接続するチップ搭載側電極と、前記基板コア材の他方の主面に形成された、実装基板と接続する実装側電極と、前記基板コア材を貫通する貫通孔と、該貫通孔内に形成された前記チップ搭載側電極と前記実装側電極とを接続する導体とを備え、前記貫通孔は、前記他方の主面側から前記基板コア材が除去されて前記チップ搭載側電極に達する第１の貫通孔と、前記一方の主面側から前記基板コア材が除去されて前記実装側電極に達する第２の貫通孔とからなり、１つの前記半導体装置を構成する単位領域に、前記第１の貫通孔および前記第２の貫通孔が配置していることを特徴とする。
【００１６】
本願請求項２に係るインターポーザの製造方法は、基板コア材の一方の主面に形成された、半導体チップの電極と接続するチップ搭載側電極と、前記基板コア材の他方の主面に形成された、実装基板と接続する実装側電極と、前記基板コア材を貫通する貫通孔と、該貫通孔内に形成された前記チップ搭載側電極と前記実装側電極とを接続する導体とを備え、複数の半導体チップを搭載し、個片化して半導体装置を形成するために用いられるインターポーザの製造方法であって、１つの半導体装置を構成する単位領域に、前記基板コア材の一方の主面側に前記チップ搭載側電極を形成し、該チップ搭載側電極に達する第１の貫通孔を、前記他方の主面側から前記基板コア材が除去して形成する第１工程と、前記基板コア材の他方の主面側に前記実装側電極を形成し、該実装側電極に達する第２の貫通孔を、前記一方の主面側から前記基板コア材を除去して形成する第２工程とを含むことを特徴とする。
【００１７】
本願請求項２に係る半導体装置は、基板コア材の一方の主面に形成された、半導体チップの電極と接続するチップ搭載側電極と、前記基板コア材の他方の主面に形成された、実装基板と接続する実装側電極と、前記他方の主面側から前記基板コア材が除去された前記チップ搭載側電極に達する第１の貫通孔と、前記一方の主面側から前記基板コア材が除去されて前記実装側電極に達する第２の貫通孔と、前記チップ搭載側電極に電極が接続されるように実装された半導体チップと、前記半導体チップの樹脂封止する樹脂部とを備えたことを特徴とする。
【００１８】
本願請求項４に係る半導体装置の製造方法は、複数の半導体チップをインターポーザに搭載し、樹脂封止した後、個片化する半導体装置の形成方法において、基板コア材の一方の主面に形成された、半導体チップの電極と接続するチップ搭載側電極と、前記基板コア材の他方の主面に形成された、実装基板と接続する実装側電極と、前記他方の主面側から前記基板コア材が除去され、前記チップ搭載側電極に達する第１の貫通孔と、前記一方の主面側から前記基板コア材が除去され、前記実装側電極に達する第２の貫通孔と、前記第１の貫通孔および前記第２の貫通孔内に形成された前記チップ電極側電極と前記実装側電極とを接続する導体とを備えたインターポーザ上に、１つの半導体装置を構成する単位領域に、前記第１の貫通孔と前記第２の貫通孔が含まれるように半導体チップを実装する工程と、前記インターポーザ上に実装した半導体チップを樹脂封止する工程と、該樹脂封止されたインターポーザを個片化し、複数の半導体装置に分離する工程とを含むことを特徴とする。
【発明の効果】
【００１９】
本発明のインターポーザは、基板コア材の薄型化が可能であり、薄型の半導体装置の製造に好適である。また本発明のインターポーザの製造方法は、基板コア材の一方の面からレーザー光を照射して貫通孔を形成する工程と、その裏面からレーザー光を照射して貫通孔を形成する工程とに分けて貫通孔を形成すれば良く、従来の製造装置をそのまま使用することができ、簡便に形成することができる。
【００２０】
本発明の半導体装置は、反りのない、薄いインターポーザを備えるため、薄型化が可能となる。また本発明の半導体装置の製造方法は、反りのないインターポーザを用いるため、反りに起因する製造工程の不具合、例えば、搬送時のミス、半導体チップの実装時の位置ズレ、切断時の位置ズレなどがなく、歩留まり良く形成することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明のインターポーザの製造方法の説明図である。
【図２】本発明の半導体装置の説明図である。
【図３】従来のインターポーザの製造方法の説明図である。
【図４】従来の半導体装置の説明図である。
【図５】レーザー光の照射により有機基板が変形する様子を説明する図である。
【図６】有機基板の反り量を説明するグラフである。
【発明を実施するための形態】
【００２２】
本発明は、インターポーザを構成する基板コア材に貫通孔を形成する際、表面側からレーザー光を照射して形成する貫通孔と、その裏面側からレーザー光を照射して形成する貫通孔とを備える構成とすることで、インターポーザの反りをなくしている。以下、本発明のインターポーザとその製造方法、並びにそれを用いた半導体装置とその製造方法について、詳細に説明する。
【実施例１】
【００２３】
まず、本発明のインターポーザとその製造方法について説明する。ガラスクロスを含有するエポキシ樹脂からなる厚さ０．０７ｍｍ程度の基板コア材１の両面に、それぞれ１２μｍ程度の厚さの搭載側銅箔２ａ、実装側銅箔３ａが形成された基板を用意する（図１ａ）。次に搭載側銅箔２ａ上及び実装側銅箔３ａ上にホトレジスト４を全面塗布し、貫通孔形成予定領域の銅箔を露出するようにパターニングする。具体的には、搭載側銅箔２ａの貫通孔形成予定領域を露出するようにパターニングするため、搭載側銅箔２ａ側の露光（図１ｃ）と実装側銅箔３ａ側の露光（図１ｄ）を行い、同時に現像することにより両面のパターニングを同時に行うことができる。
【００２４】
ホトレジスト４をパターニングした後、露出する搭載側銅箔２ａの一部及び実装側銅箔３ａの一部をエッチング除去する（図１ｅ）。そして、半導体チップ搭載側に露出する基板コア材１にレーザー光を照射し、貫通孔５ａを形成する（図１ｆ）。さらに実装側に露出する基板コア材１にレーザ光を照射し、貫通孔５ｂを形成する（図１ｇ）。このように本発明では、搭載側から形成する貫通孔５ａと、実装側から形成する貫通孔５ｂを備える構成としている（図１ｈ）。前述の通り、有機基板にレーザー光を照射する場合、照射面側に反りが生じるが、本発明では、有機基板の両面からレーザー光を照射する構成となっているので、反りの発生がなくなる。また、一つの半導体装置の構成する単位領域には、搭載側から形成する貫通孔と実装側から形成する貫通孔を同数か、あるいはいずれかが１、２個程度多くなるように配置することも可能である。
【００２５】
インターポーザ全体に貫通孔５ａ、５ｂを形成した後、貫通孔に銅などの導体６を充填し、搭載側銅箔２ａと実装側銅箔３ａを導通させる（図１ｉ）。その後、搭載側銅箔２ａと実装側銅箔３ａをパターニングし、チップ搭載側電極２および実装側電極３を形成してインターポーザを完成する（図１ｊ）。以上のように形成したインターポーザは、１つの半導体チップを搭載する単位領域が複数集合した構成となる。
【実施例２】
【００２６】
次に、第１の実施例で説明したインターポーザを用いた半導体装置とその製造方法について説明する。第１の実施例同様、ガラスクロスを含有するエポキシ樹脂からなる厚さ０．０７ｍｍ程度の基板コア材１の両面に、それぞれ１２μｍ程度の厚さの搭載側銅箔２ａ、実装側銅箔３ａが形成された基板を用意する（図１ａ）。次に搭載側銅箔２ａ上及び実装側銅箔３ａ上にホトレジスト４を全面塗布し、貫通孔形成予定領域の銅箔を露出するようにパターニングする。本発明では、搭載側銅箔２ａの貫通孔形成予定領域を露出するようにパターニングするため、搭載側銅箔２ａ側の露光（図１ｃ）と実装側銅箔３ａ側の露光（図１ｄ）を行う必要がある。
【００２７】
ホトレジスト４をパターニングした後、露出する搭載側銅箔２ａの一部及び実装側銅箔３ａの一部をエッチング除去する（図１ｅ）。そして、半導体チップ搭載側に露出する基板コア材１にレーザー光を照射し、貫通孔５を形成する（図１ｆ）。さらに実装側に露出する基板コア材１にレーザ光を照射し、貫通孔５を形成する（図１ｇ）。
【００２８】
インターポーザ全体に貫通孔５ａ、５ｂを形成した後、貫通孔に銅などの導体６を充填し、搭載側銅箔２ａと実装側銅箔３ａを導通させる（図１ｉ）。その後、搭載側銅箔２ａと実装側銅箔３ａをパターニングし、チップ搭載側電極２および実装側電極３を形成してインターポーザを完成する（図１ｋ）。
【００２９】
次に、一つの半導体装置を構成する単位領域のチップ搭載側電極２に、それぞれ半導体チップ７上に形成した電極８（図２ではバンプ電極となる）を接続する。インターポーザ上に形成されたチップ搭載側電極２に半導体チップを搭載した後、全面を封止樹脂で封止する。その後、例えばダイシングソーを用いて切断することにより個片化し、複数の半導体装置（図２）を形成することができる。
【００３０】
このように形成された半導体装置の断面図を図２に示す。図２（ａ）は断面図を示し、図２（ｂ）はチップ搭載側電極２を、図２（ｃ）は実装側電極３をそれぞれ示している。図２（ａ）の９は樹脂部である。本発明の半導体装置は、半導体チップ搭載側から形成された貫通孔５ａと、実装側から形成された貫通孔５ｂが、１つの半導体装置の含まれていることがわかる。図２に示す例では、１つの半導体装置に６個の貫通孔が形成されており、貫通孔５ａと貫通孔５ｂがそれぞれ３個ずつ形成されている。このようにそれぞれの貫通孔の数を同数程度にすると、１つの半導体装置を構成するインターポーザの反りもなくなる。なお、１つの半導体装置に形成される貫通孔の数が奇数個の場合には、いずれかの貫通孔を１個多くなるように構成することで、反りの発生を小さくすることが可能となる。
【００３１】
本発明では、薄いインターポーザを用いることにより、半導体装置の薄型化が可能となる。また、インターポーザに反りがないため、半導体チップをチップ搭載側電極に実装する工程、樹脂封止工程、切断工程において、位置ズレ等の発生がなく、歩留まり良く半導体装置を形成することができる。
【符号の説明】
【００３２】
１；基板コア材、２；チップ搭載側電極、２ａ；搭載側銅箔、３；実装側電極、３ｂ；実装側銅箔、４；ホトレジスト、５、５ａ、５ｂ；貫通孔、６；導体、７；半導体チップ、８；電極、９；樹脂部
【特許請求の範囲】
【請求項１】
複数の半導体チップを搭載し、個片化して半導体装置を形成するために用いられるインターポーザであって、
基板コア材の一方の主面に形成された、半導体チップの電極と接続するチップ搭載側電極と、前記基板コア材の他方の主面に形成された、実装基板と接続する実装側電極と、前記基板コア材を貫通する貫通孔と、該貫通孔内に形成された前記チップ搭載側電極と前記実装側電極とを接続する導体とを備え、
前記貫通孔は、前記他方の主面側から前記基板コア材が除去されて前記チップ搭載側電極に達する第１の貫通孔と、前記一方の主面側から前記基板コア材が除去されて前記実装側電極に達する第２の貫通孔とからなり、
１つの前記半導体装置を構成する単位領域に、前記第１の貫通孔および前記第２の貫通孔が配置していることを特徴とするインターポーザ。
【請求項２】
基板コア材の一方の主面に形成された、半導体チップの電極と接続するチップ搭載側電極と、前記基板コア材の他方の主面に形成された、実装基板と接続する実装側電極と、前記基板コア材を貫通する貫通孔と、該貫通孔内に形成された前記チップ搭載側電極と前記実装側電極とを接続する導体とを備え、複数の半導体チップを搭載し、個片化して半導体装置を形成するために用いられるインターポーザの製造方法であって、
１つの半導体装置を構成する単位領域に、
前記基板コア材の一方の主面側に前記チップ搭載側電極を形成し、該チップ搭載側電極に達する第１の貫通孔を、前記他方の主面側から前記基板コア材が除去して形成する第１工程と、
前記基板コア材の他方の主面側に前記実装側電極を形成し、該実装側電極に達する第２の貫通孔を、前記一方の主面側から前記基板コア材を除去して形成する第２工程とを含むことを特徴とするインターポーザの製造方法。
【請求項３】
基板コア材の一方の主面に形成された、半導体チップの電極と接続するチップ搭載側電極と、
前記基板コア材の他方の主面に形成された、実装基板と接続する実装側電極と、
前記他方の主面側から前記基板コア材が除去された前記チップ搭載側電極に達する第１の貫通孔と、
前記一方の主面側から前記基板コア材が除去されて前記実装側電極に達する第２の貫通孔と、
前記チップ搭載側電極に電極が接続されるように実装された半導体チップと、
前記半導体チップの樹脂封止する樹脂部とを備えたことを特徴とする半導体装置。
【請求項４】
複数の半導体チップをインターポーザに搭載し、樹脂封止した後、個片化する半導体装置の形成方法において、
基板コア材の一方の主面に形成された、半導体チップの電極と接続するチップ搭載側電極と、前記基板コア材の他方の主面に形成された、実装基板と接続する実装側電極と、前記他方の主面側から前記基板コア材が除去され、前記チップ搭載側電極に達する第１の貫通孔と、前記一方の主面側から前記基板コア材が除去され、前記実装側電極に達する第２の貫通孔と、前記第１の貫通孔および前記第２の貫通孔内に形成された前記チップ電極側電極と前記実装側電極とを接続する導体とを備えたインターポーザ上に、１つの半導体装置を構成する単位領域に、前記第１の貫通孔と前記第２の貫通孔が含まれるように半導体チップを実装する工程と、
前記インターポーザ上に実装した半導体チップを樹脂封止する工程と、
該樹脂封止されたインターポーザを個片化し、複数の半導体装置に分離する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項１】
複数の半導体チップを搭載し、個片化して半導体装置を形成するために用いられるインターポーザであって、
基板コア材の一方の主面に形成された、半導体チップの電極と接続するチップ搭載側電極と、前記基板コア材の他方の主面に形成された、実装基板と接続する実装側電極と、前記基板コア材を貫通する貫通孔と、該貫通孔内に形成された前記チップ搭載側電極と前記実装側電極とを接続する導体とを備え、
前記貫通孔は、前記他方の主面側から前記基板コア材が除去されて前記チップ搭載側電極に達する第１の貫通孔と、前記一方の主面側から前記基板コア材が除去されて前記実装側電極に達する第２の貫通孔とからなり、
１つの前記半導体装置を構成する単位領域に、前記第１の貫通孔および前記第２の貫通孔が配置していることを特徴とするインターポーザ。
【請求項２】
基板コア材の一方の主面に形成された、半導体チップの電極と接続するチップ搭載側電極と、前記基板コア材の他方の主面に形成された、実装基板と接続する実装側電極と、前記基板コア材を貫通する貫通孔と、該貫通孔内に形成された前記チップ搭載側電極と前記実装側電極とを接続する導体とを備え、複数の半導体チップを搭載し、個片化して半導体装置を形成するために用いられるインターポーザの製造方法であって、
１つの半導体装置を構成する単位領域に、
前記基板コア材の一方の主面側に前記チップ搭載側電極を形成し、該チップ搭載側電極に達する第１の貫通孔を、前記他方の主面側から前記基板コア材が除去して形成する第１工程と、
前記基板コア材の他方の主面側に前記実装側電極を形成し、該実装側電極に達する第２の貫通孔を、前記一方の主面側から前記基板コア材を除去して形成する第２工程とを含むことを特徴とするインターポーザの製造方法。
【請求項３】
基板コア材の一方の主面に形成された、半導体チップの電極と接続するチップ搭載側電極と、
前記基板コア材の他方の主面に形成された、実装基板と接続する実装側電極と、
前記他方の主面側から前記基板コア材が除去された前記チップ搭載側電極に達する第１の貫通孔と、
前記一方の主面側から前記基板コア材が除去されて前記実装側電極に達する第２の貫通孔と、
前記チップ搭載側電極に電極が接続されるように実装された半導体チップと、
前記半導体チップの樹脂封止する樹脂部とを備えたことを特徴とする半導体装置。
【請求項４】
複数の半導体チップをインターポーザに搭載し、樹脂封止した後、個片化する半導体装置の形成方法において、
基板コア材の一方の主面に形成された、半導体チップの電極と接続するチップ搭載側電極と、前記基板コア材の他方の主面に形成された、実装基板と接続する実装側電極と、前記他方の主面側から前記基板コア材が除去され、前記チップ搭載側電極に達する第１の貫通孔と、前記一方の主面側から前記基板コア材が除去され、前記実装側電極に達する第２の貫通孔と、前記第１の貫通孔および前記第２の貫通孔内に形成された前記チップ電極側電極と前記実装側電極とを接続する導体とを備えたインターポーザ上に、１つの半導体装置を構成する単位領域に、前記第１の貫通孔と前記第２の貫通孔が含まれるように半導体チップを実装する工程と、
前記インターポーザ上に実装した半導体チップを樹脂封止する工程と、
該樹脂封止されたインターポーザを個片化し、複数の半導体装置に分離する工程とを含むことを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１０−２５８０６２（Ｐ２０１０−２５８０６２Ａ）
【公開日】平成２２年１１月１１日（２０１０．１１．１１）
【国際特許分類】
【出願番号】特願２００９−１０３６８５（Ｐ２００９−１０３６８５）
【出願日】平成２１年４月２２日（２００９．４．２２）
【出願人】（０００１９１２３８）新日本無線株式会社 (569)
【Ｆターム（参考）】
【公開日】平成２２年１１月１１日（２０１０．１１．１１）
【国際特許分類】
【出願日】平成２１年４月２２日（２００９．４．２２）
【出願人】（０００１９１２３８）新日本無線株式会社 (569)
【Ｆターム（参考）】
[ Back to top ]