エピタキシャルウェハ及びその製造方法
【課題】基板のサイズを大きくしてもウェハの反りを低減できるエピタキシャルウェハを提供する。
【解決手段】基板上に、前記基板と線膨張係数の異なるエピタキシャル多層膜が形成されたエピタキシャルウェハにおいて、前記エピタキシャル多層膜が、エピタキシャル成長時に溝部を隔てて独立して形成された複数の多層区分膜からなるものである。
【解決手段】基板上に、前記基板と線膨張係数の異なるエピタキシャル多層膜が形成されたエピタキシャルウェハにおいて、前記エピタキシャル多層膜が、エピタキシャル成長時に溝部を隔てて独立して形成された複数の多層区分膜からなるものである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、大型基板を用いて形成したエピタキシャルウェハ及びその製造方法に関するものである。
【背景技術】
【０００２】
発光ダイオード（ＬＥＤ）は、表示用から照明用として使用されるようになったことにより、その使用数量は急激に伸びている。しかし、ひとつの照明機器に多数のＬＥＤチップを使用することから、価格低下に対する要求は非常に強い。照明装置メーカからは、照明機器のＬＥＤ化を進めるには、相当長期にわたっての価格低下の継続が必要であることを示すロードマップなどが公開されている。
【０００３】
ＬＥＤの価格を低減するためには、原料価格の低減や、装置価格の低価格化、プロセス工程の簡略化など色々な手段があり、それら一つ一つが重要であるが、シリコンＩＣで実績があるように基板の大型化が最も有効な手段である。
【０００４】
基板を大型化することにより、一枚のエピタキシャルウェハ（ウェハ）から取れるＬＥＤチップ数が面積に応じて増加し、１チップ当たりのプロセス価格は大幅に減っていく。このため、ＧａＮのＬＥＤメーカやサファイア基板メーカでも、基板の大型化の検討が進められている。
【０００５】
現在はまだ基板のサイズは２インチが主流であるが、今後３インチ、４インチ、６インチそして８インチ以上と大型化が進むことが予想される。シリコンＩＣなどでも８インチが使用され、さらにそれ以上の１０インチの開発が始まっている。
【０００６】
シリコンＩＣに比べると、ＬＥＤの電極構造は微細構造を必要とせず、プロセス的には基板の大型化が容易である。したがって、液晶プロセスでは、線幅は太いが１００インチレベルのガラス基板が使われている。ＬＥＤは半導体であるが、前述のように微細プロセスを用いないことから、プロセスの装置的に大型化への障壁が低いといえる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第４０５５５０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
確かにＬＥＤの電極形成などのプロセス工程の大型化は微細電極でないことからＩＣプロセスに比べると容易であるが、実際問題として基板を大型化していくと液晶プロセスには無い大きな問題がある。
【０００９】
ＬＥＤプロセスでは、最初にサファイア基板上にＧａＮ層をエピタキシャル成長（エピ成長）させるという工程があるが、サファイアとＧａＮ（窒素系半導体）には線膨張係数に差があるため、エピ成長後ウェハが反ってしまう。ウェハに大きな反りがあると、フォトリソプロセスでウェハ全面に焦点を合わせることができなくなってしまう。ウェハサイズが２インチ程度と小さいときは、ウェハプロセスでその反りを何とか補償して使っている。しかし、ウェハが大きくなると、その反りを補償することが困難になり現状の技術では容易に対応することができない。
【００１０】
対応策としては、反ったウェハを真空吸着などにより平坦にすることが考えられるが、サファイア基板は硬いためそれは難しい。
【００１１】
また他の対応策として、できるだけ反りを低減するためにサファイア基板の厚さを厚くするという方法がある。基本的にエピ層に比べて基板厚さを極端に厚くすれば反りを低減することができる。しかし、基板を厚くすることにより、その厚さ分だけ価格が高くなるという問題が生じる。またプロセス上はウェハプロセス後基板を研磨して薄くする必要があるが、これが非常に大変になってしまう。これは、このＬＥＤの原価低減という当初の目的に対して本末転倒の対策となってしまう。それ以上に問題なのは、基板が反らないことにより、ＧａＮ層の中に大きな応力を発生させることになることである。ウェハが反るということは、エピ層内の応力を緩和させる方向であるが、それができないということである。エピ層に大きな残留応力が残っていると、結晶性が悪くなり、発光効率が低下するとともに、寿命低下の問題が発生してくることになる。
【００１２】
そこで、本発明の目的は、基板のサイズを大きくしても反りを低減できるエピタキシャルウェハ及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１３】
上記課題を解決すべく創案された本発明は、基板上に、前記基板と線膨張係数の異なるエピタキシャル多層膜が形成されたエピタキシャルウェハにおいて、前記エピタキシャル多層膜が、エピタキシャル成長時に溝部を隔てて独立して形成された複数の多層区分膜からなるエピタキシャルウェハである。
【００１４】
前記溝部は直線状又は長い鎖線状に形成され、複数の前記多層区分膜が前記基板上で升目状に形成されているとよい。
【００１５】
前記基板上に、エピタキシャル成長時に耐えられる高融点金属或いは絶縁体膜からなる成長抑止膜が形成され、前記溝部が、エピタキシャル成長時に前記成長抑止膜上に形成されるとよい。
【００１６】
前記基板に、形成されるエピタキシャル多層膜の厚さよりも深い区分溝が形成され、前記溝部が、エピタキシャル成長時に前記区分溝上に形成されてもよい。
【００１７】
前記基板は、サファイア基板、ＳｉＣ基板或いはＺｎＯ基板であり、前記エピタキシャル多層膜は、窒化物系エピタキシャル層を積層してなってもよい。
【００１８】
また、本発明は、基板上に、前記基板と線膨張係数の異なるエピタキシャル多層膜を形成するエピタキシャルウェハの製造方法において、前記基板上に、エピタキシャル成長時に耐えられる高融点金属或いは絶縁体膜からなる帯状の成長抑止膜を格子状に形成した後、エピタキシャル層を順次成長させると共に前記成長抑止膜上でエピタキシャル層の成長を抑止して前記成長抑止膜上に溝部を形成し、前記溝部を隔てて独立した複数の多層区分膜からなる前記エピタキシャル多層膜を形成するエピタキシャルウェハの製造方法である。
【００１９】
さらに、本発明は、基板上に、前記基板と線膨張係数の異なるエピタキシャル多層膜を形成するエピタキシャルウェハの製造方法において、前記基板に、形成するエピタキシャル多層膜の厚さよりも深い区分溝を格子状に形成した後、エピタキシャル層を順次成長させると共に、前記区分溝上に形成されるエピタキシャル多層膜と前記基板の表面上に形成されるエピタキシャル多層膜との段差で溝部を形成し、前記溝部を隔てて独立した複数の多層区分膜からなる前記エピタキシャル多層膜を形成するエピタキシャルウェハの製造方法である。
【００２０】
前記エピタキシャル多層膜は、基板上に形成されるバッファ層と前記バッファ層上に形成される他のエピタキシャル層とからなり、前記バッファ層と前記他のエピタキシャル層を別工程で成長させてもよい。
【発明の効果】
【００２１】
本発明によれば、基板のサイズを大きくしてもエピタキシャルウェハの反りを低減できる。
【図面の簡単な説明】
【００２２】
【図１】本実施の形態に係るエピタキシャルウェハの縦断面図である。
【図２】基板上に形成した成長抑止膜を示す図である。
【図３】ウェハの反り量の測定方法を説明する図である。
【図４】帯間隔とウェハの反り量の関係を示す図である。
【図５】帯間隔とＬＥＤの明るさ（相対強度）の関係を示す図である。
【発明を実施するための形態】
【００２３】
以下、本発明の好適な一実施の形態を添付図面に基づいて詳述する。
【００２４】
図１は本実施の形態に係るエピタキシャルウェハ（ウェハ）の縦断面図である。
【００２５】
図１に示すように、本実施の形態に係るウェハ１は、基板２上に、基板２と線膨張係数の異なるエピタキシャル多層膜３が形成されたものであって、エピタキシャル多層膜３が、エピタキシャル成長（エピ成長）時に溝部４を隔てて独立して形成された複数の多層区分膜３ａからなるものである。溝部４は直線状又は長い鎖線状に形成され、複数の多層区分膜３ａが基板２上で升目状に形成されている。
【００２６】
このウェハ１を製造するには、図２に示すように、先ず、サファイア基板、ＳｉＣ基板或いはＺｎＯ基板などの基板２上に、エピ成長時に耐えられる高融点金属或いは絶縁体膜からなる帯状の成長抑止膜５を格子状に形成する。
【００２７】
成長抑止膜５の形成は、基板２上にフォトレジストを塗布し、このフォトレジストに溝を格子状に形成した後、タングステン、チタン、白金、モリブデンなどの高融点金属を蒸着し、リフトオフによりフォトレジストを除去することにより行う。このとき、フォトレジストに形成する溝を直線状又は長い鎖線状に形成することで、成長抑止膜５が直線状又は長い鎖線状に形成される。また、絶縁体膜により成長抑止膜５を形成するには、ＳｉＯ2、ＳｉＮなどを用いて形成するとよい。
【００２８】
次に、この成長抑止膜５が形成された基板２上にエピタキシャル層（エピ層）を順次成長させる。このエピ層は、ＧａＮ，ＡｌＮ，ＡｌＧａＮ，ＩｎＧａＮなどの窒化物系エピタキシャル層をＭＯＶＰＥ法を用いて形成する。
【００２９】
例えば、基板２（サファイア基板）上に、低温成長ＧａＮ層１１及びアンドープＧａＮ層１２からなるバッファ層１０、ｎ−ＧａＮ層１３、発光層としてのＩｎＧａＮ／ＧａＮ多重量子井戸層１４、ｐ−ＡｌＧａＮ層１５、ｐ−ＧａＮコンタクト層１６を順次形成する。
【００３０】
このとき、成長抑止膜５上ではエピ層の成長が抑止され、成長抑止膜５上には、成長抑止膜５の形状に対応した溝部４が形成される。具体的には、フォトレジストの溝を直線状に形成した場合には直線状の溝部４が形成され、フォトレジストの溝を長い鎖線状に形成した場合には長い鎖線状の溝部４が形成される。溝部４を直線状に形成すると、ウェハの反りを大きく低減でき、溝部４を長い鎖線状に形成すると、溝部４を直線状に形成するのに比べてウェハ１の反りは大きくなるものの、割れに対する強度を高めることができる。
【００３１】
そして、溝部４により溝部４を隔てて独立した複数の多層区分膜３ａが基板２上で升目状に形成され、エピタキシャル多層膜３となる。
【００３２】
本発明の要点は、エピ層の成長中に、エピ層が成長しないような溝部４を形成するようにエピ成長させることにより、基板２上のエピ層に、ＬＥＤのチップ周期より大きな周期でエピ層が成長していない部分を縦と横の格子縞状に設け、ウェハ１の反りを回避することにある。
【００３３】
基板２上に均一にエピ層が成長していると、基板２に均一に応力が加わり、ウェハ１が反るが、基板２上でエピ層が溝部４を隔ててつながっていない場合には、その溝部４で応力を吸収ないしは逃がし、反りを低減することができる。
【００３４】
１チップごとに溝部４が形成されていれば、ウェハ１の反りは一番少ないが、それでは凹凸が多数あるウェハとなり、フォトリソグラフィなどのプロセスが行いにくくなるため、溝部４の本数はできるだけ少なくする方がよい。そのため、ＬＥＤのチップ周期より大きな周期で溝部４を設けるようにしている。
【００３５】
また溝部４の形成は、エピ成長後ダイサーなどによって掘ることも考えられるが、従来の方法で成長させたウェハは大きく反っているため、ダイサーによる溝部４の形成は非常に困難である。
【００３６】
本発明は、溝部形成そのものがウェハ１の反り低減に寄与しているため、溝部４では、基板２上にエピ層がなくても、溝部４の中に薄くエピ層があっても同じような効果が期待できる。溝部４の中にエピ層が載っている場合、溝部４の深さが小さくなるためプロセスが容易になるなどの効果が期待できる。
【００３７】
以上要するに、本発明のウェハ１では、エピタキシャル多層膜３が、エピ成長時に溝部４を隔てて独立して形成された複数の多層区分膜３ａからなるものとされているため、エピ成長時に基板２に加わる応力を溝部４で逃がすことができ、基板２のサイズを大きくしてもウェハ１の反りを低減できる。
【００３８】
なお、前記実施の形態では、基板２上に成長抑止膜５を形成し、その成長抑止膜５上でのエピ層の成長を抑止することで、成長抑止膜５上に溝部４を形成するようにしたが、溝部４の形成方法はこれに限定されるものではない。
【００３９】
例えば、基板２に、形成するエピタキシャル多層膜３の厚さよりも深い区分溝を格子状に形成した後、エピ層を順次成長させると共に、区分溝上に形成されるエピタキシャル多層膜３と基板２の表面上に形成されるエピタキシャル多層膜３との段差で溝部４を形成するようにしてもよい。
【００４０】
また、基板２の厚さが同じ場合、反りはエピ層の膜厚に依存する。そのため、基板２上にバッファ層１０を成長させる工程と発光層となるエピ層を成長させる工程を二度に分けて行う場合には、バッファ層１０の方が発光層より十分に厚いため、バッファ層成長時に溝部４が形成できるようにすればよい。
【実施例】
【００４１】
（実施例１）
実施例１においては、表面がＣ面からＡ軸方向に０．３度傾いた３〜８インチ径、厚さ３００μｍの基板２（サファイア基板）の表面に、フォトレジストを塗布した。このフォトレジストに幅１０μｍで２０ｍｍ間隔の溝を縦と横に格子状に形成した。このウェハにタングステンを蒸着により０．１μｍ形成しリフトオフによりフォトレジスト上に蒸着されたタングステンを除去した。この結果、図２に示すように、基板２上には幅１０μｍで２０ｍｍ間隔の帯状のタングステン膜（成長抑止膜５）が格子状に形成された。
【００４２】
次に基板２上に化合物半導体積層構造（エピタキシャル多層膜３）を形成した。具体的には、ＭＯＶＰＥ装置を用いたＧａＮ系のエピ層の成長は以下のようにして実施した。まず、１００〜８００Ｔｏｒｒ（約１．３ｋＰａ〜１０．７ｋＰａ）の圧力下、１０００〜１２００℃の温度で１０〜１００％の濃度の水素を含む雰囲気下で基板２を加熱することにより、基板２の表面を洗浄化した。その後、基板２の温度を４００〜７００℃に設定し、水素、窒素、アンモニアを流しつつ、Ｇａの原料としてトリメチルガリウム（ＴＭＧ）をＭＯＶＰＥ装置内に導入することにより、基板２上に１０〜４０ｎｍ厚の低温成長ＧａＮ層１１を成長した。なお、低温成長ＧａＮ層１１の成長速度は０．１〜１０μｍ／ｈに設定した。
【００４３】
次に、成長温度を１０００〜１２００℃に昇温した後、水素、窒素、アンモニア、ＴＭＧをＭＯＶＰＥ装置内に供給し、０．１〜４０μｍ／ｈの成長速度で３〜１０μｍ厚のアンドープＧａＮ層１２を形成した。続いて、アンドープＧａＮ層１２上にｎ−ＧａＮ層１３を形成した。具体的には、１０００〜１２００℃の成長温度下において、水素、窒素、アンモニア、ＴＭＧ、及びシランガスをＭＯＶＰＥ装置内に供給し、０．１〜４０μｍ／ｈの成長速度で１〜５μｍ厚のｎ−ＧａＮ層１３を形成した。なお、ｎ−ＧａＮ層１３のキャリア濃度は、１×１０17〜５×１０19／ｃｍ3であり、シート抵抗は１〜２００Ω／□であった。
【００４４】
次に、ｎ−ＧａＮ層１３上に発光層としてのＩｎＧａＮ／ＧａＮ多重量子井戸層１４を形成した。具体的には、６００〜８００℃の成長温度下において、窒素、アンモニアガスをＭＯＶＰＥ装置内に供給し、３〜３０ペアのＩｎＧａＮ／ＧａＮ多重量子井戸層１４（ただし、ＩｎＧａＮの厚さは１〜３ｎｍ、ＧａＮの厚さは３〜２０ｎｍ）を形成した。
【００４５】
そして、９００〜１２００℃の成長温度下において、ＩｎＧａＮ／ＧａＮ多重量子井戸層１４上に１０〜６０ｎｍ厚のｐ−ＡｌＧａＮ層１５（ただし、Ａｌ組成は０．０５〜０．２）を形成し、ｐ−ＡｌＧａＮ層１５上に０．１〜０．５μｍ厚のｐ−ＧａＮコンタクト層１６（ただし、キャリア濃度は、５×１０17〜５×１０18／ｃｍ3）を形成した。これにより、基板２上に化合物半導体積層構造が形成された。そして、化合物半導体積層構造を備える基板２をＭＯＶＰＥ装置から取り出した。成長したウェハ１を観察すると、タングステンの薄膜が形成された部分には、ＬＥＤ用のＧａＮ系のエピ層が形成されていなかった。
【００４６】
（最適条件についての根拠）
このウェハ製作時にタングステンの帯間隔を２ｍｍの１００本から帯なしまで種々変更した条件でウェハを成長させ、その反りを測定した。反りは図３のような定義で測定を行った。測定結果を図４に示す。８インチウェハでは、タングステンの帯を形成しないと、反りは５５０μｍにもなった。しかし、タングステンの帯を形成したウェハでは、帯の数が増えるに従い（溝間隔が狭くなるに従い）、ウェハの反りは大幅に低減した。
【００４７】
帯間隔が２０ｍｍではウェハの反りは１０５μｍであり、現状の２インチウェハと同じ反り量であった。
【００４８】
その後、取り出したウェハの表面をＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により部分的に除去し、ｎ−ＧａＮ層１３の一部を露出させ、露出させた部分にＴｉ（１００ｎｍ）／Ａｌ（３００ｎｍ）からなるｎ電極を形成した。更に、ｐ−ＧａＮコンタクト層１６上にＮｉ（２ｎｍ）／Ａｕ（６ｎｍ）からなる半透明電極としてのｐ電極と、ｐ電極の端部の所定領域にパッド電極を形成した。これにより、実施例１に係る青色発光ダイオードを作製した。このプロセスの際、反りの大きなウェハはそのままフォトリソプロセスを流すことができないため、全サンプルを２０ｍｍ角に切断して同じ条件でプロセスを流した。このチップに５０ｍＡの電流を１０００時間流した後の発光強度を測定した。この結果であるＬＥＤの明るさ（相対強度）と帯間隔の関係を図５に示す。
【００４９】
反りが大きくなると（図４参照）、ＬＥＤにしたとき発光強度が低下していくことがわかる。これは、反りが大きくなるとエピ層中にひずみが加わり、非発光中心となる欠陥が内在しており、これが寿命試験中に増加していくものと思われる。溝部４を２０ｍｍ間隔で形成したウェハでは、輝度の低下は２％程度であり、ほぼ無視できる範囲である。
【００５０】
次に、本発明の変形例について説明する。
【００５１】
（変形例１）
実施例１では、バッファ層１０から、その後は発光層部分までを一度に成長した。しかし、低温成長ＧａＮ層１１とアンドープＧａＮ層１２のみまで形成した、バッファ層付き基板までをＨＶＰＥ法などの成長速度の速い成長方法により形成し、その後、発光層となるＧａＮ系層をＭＯＶＰＥ法により形成するなどの方法を用いることも可能である。
【００５２】
基板２上に線膨張係数が異なるエピ層を厚く成長させることにより反りが生じる。したがって、厚いバッファ層１０を形成時にすでに溝部４が形成されていれば、薄い方の発光層となるエピ層を溝部４の内部に形成しても、ウェハの反りに対しては影響が小さい。したがって多少溝部４の数を増やしたくらいでも十分に反りを同じにすることができる。
【００５３】
（変形例２）
本発明では、溝部４により応力を逃がすことに意味がある。したがって実施例１や変形例１では直線状の連続した溝部であったが、溝部４が長い鎖線状の溝部でも同じような効果を発揮することができる。長い鎖線状の溝部は、直線状の溝部より反りは大きくなるが、割れに対しては強度が強くなるメリットがある。この場合も鎖線状の溝部の数を多少増やすことにより、容易に反りを低減することができる。
【００５４】
（変形例３）
実施例１では、ＧａＮのエピ層を成長させないための下地層としてタングステン膜を用いたが、チタンや白金、モリブデンなどの高融点金属を用いることも可能である。また、ＳｉＯ2、ＳｉＮ膜などの絶縁体膜でも可能である。
【００５５】
（変形例４）
基板２（サファイア基板）上に、ダイサーにより１０μｍ以上の深さの溝を格子状に形成する。この基板上に通常のエピ成長条件で成長を行うと、溝部４にもエピ層が形成されるが、溝部４と溝部４以外に形成された膜は、大きな段差により連続して接続されていない。部分により溝部４側面などに多少膜が形成され連続した部分も存在するが、反りを発生させる応力という観点からはほとんど無視することができる。
【００５６】
この場合、溝の部分をエピ層膜より多少浅くしても、溝部４での成長速度が低減したり、多少接続していても応力はほとんど変わらないので、その場合でも使用することができる。
【００５７】
（変形例５）
サファイア基板以外にＳｉＣ基板やＺｎＯ基板でも発光層となる窒化物系のエピ層膜と格子定数や線膨張係数が異なるためウェハに反りを生じる。これらの基板は、まだ大型の基板が開発されていないが、小型基板を用いて、反り抑止の効果を確認したところ同じ効果を確認することができた。このため今後、大型基板が開発され、実用に供されるようになったときには、同じ効果が得られることは明確である。
【００５８】
以上説明したように、大型ウェハの反りを小さくすることにより、従来のプロセスを流すことができるようになる。実施例では、最大で８インチ基板を用いたが、今後さらにウェハが大きくなっていく場合にも溝の数を最適化することにより、対応が可能であることを図４のデータが示している。
【００５９】
また大型化することによりウェハの反りが大きくなるが、本発明を適用することで信頼性などへの影響を抑えることができる。
【符号の説明】
【００６０】
１ エピタキシャルウェハ
２ 基板
３ エピタキシャル多層膜
３ａ 多層区分膜
４ 溝部
５ 成長抑止膜
【技術分野】
【０００１】
本発明は、大型基板を用いて形成したエピタキシャルウェハ及びその製造方法に関するものである。
【背景技術】
【０００２】
発光ダイオード（ＬＥＤ）は、表示用から照明用として使用されるようになったことにより、その使用数量は急激に伸びている。しかし、ひとつの照明機器に多数のＬＥＤチップを使用することから、価格低下に対する要求は非常に強い。照明装置メーカからは、照明機器のＬＥＤ化を進めるには、相当長期にわたっての価格低下の継続が必要であることを示すロードマップなどが公開されている。
【０００３】
ＬＥＤの価格を低減するためには、原料価格の低減や、装置価格の低価格化、プロセス工程の簡略化など色々な手段があり、それら一つ一つが重要であるが、シリコンＩＣで実績があるように基板の大型化が最も有効な手段である。
【０００４】
基板を大型化することにより、一枚のエピタキシャルウェハ（ウェハ）から取れるＬＥＤチップ数が面積に応じて増加し、１チップ当たりのプロセス価格は大幅に減っていく。このため、ＧａＮのＬＥＤメーカやサファイア基板メーカでも、基板の大型化の検討が進められている。
【０００５】
現在はまだ基板のサイズは２インチが主流であるが、今後３インチ、４インチ、６インチそして８インチ以上と大型化が進むことが予想される。シリコンＩＣなどでも８インチが使用され、さらにそれ以上の１０インチの開発が始まっている。
【０００６】
シリコンＩＣに比べると、ＬＥＤの電極構造は微細構造を必要とせず、プロセス的には基板の大型化が容易である。したがって、液晶プロセスでは、線幅は太いが１００インチレベルのガラス基板が使われている。ＬＥＤは半導体であるが、前述のように微細プロセスを用いないことから、プロセスの装置的に大型化への障壁が低いといえる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第４０５５５０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
確かにＬＥＤの電極形成などのプロセス工程の大型化は微細電極でないことからＩＣプロセスに比べると容易であるが、実際問題として基板を大型化していくと液晶プロセスには無い大きな問題がある。
【０００９】
ＬＥＤプロセスでは、最初にサファイア基板上にＧａＮ層をエピタキシャル成長（エピ成長）させるという工程があるが、サファイアとＧａＮ（窒素系半導体）には線膨張係数に差があるため、エピ成長後ウェハが反ってしまう。ウェハに大きな反りがあると、フォトリソプロセスでウェハ全面に焦点を合わせることができなくなってしまう。ウェハサイズが２インチ程度と小さいときは、ウェハプロセスでその反りを何とか補償して使っている。しかし、ウェハが大きくなると、その反りを補償することが困難になり現状の技術では容易に対応することができない。
【００１０】
対応策としては、反ったウェハを真空吸着などにより平坦にすることが考えられるが、サファイア基板は硬いためそれは難しい。
【００１１】
また他の対応策として、できるだけ反りを低減するためにサファイア基板の厚さを厚くするという方法がある。基本的にエピ層に比べて基板厚さを極端に厚くすれば反りを低減することができる。しかし、基板を厚くすることにより、その厚さ分だけ価格が高くなるという問題が生じる。またプロセス上はウェハプロセス後基板を研磨して薄くする必要があるが、これが非常に大変になってしまう。これは、このＬＥＤの原価低減という当初の目的に対して本末転倒の対策となってしまう。それ以上に問題なのは、基板が反らないことにより、ＧａＮ層の中に大きな応力を発生させることになることである。ウェハが反るということは、エピ層内の応力を緩和させる方向であるが、それができないということである。エピ層に大きな残留応力が残っていると、結晶性が悪くなり、発光効率が低下するとともに、寿命低下の問題が発生してくることになる。
【００１２】
そこで、本発明の目的は、基板のサイズを大きくしても反りを低減できるエピタキシャルウェハ及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１３】
上記課題を解決すべく創案された本発明は、基板上に、前記基板と線膨張係数の異なるエピタキシャル多層膜が形成されたエピタキシャルウェハにおいて、前記エピタキシャル多層膜が、エピタキシャル成長時に溝部を隔てて独立して形成された複数の多層区分膜からなるエピタキシャルウェハである。
【００１４】
前記溝部は直線状又は長い鎖線状に形成され、複数の前記多層区分膜が前記基板上で升目状に形成されているとよい。
【００１５】
前記基板上に、エピタキシャル成長時に耐えられる高融点金属或いは絶縁体膜からなる成長抑止膜が形成され、前記溝部が、エピタキシャル成長時に前記成長抑止膜上に形成されるとよい。
【００１６】
前記基板に、形成されるエピタキシャル多層膜の厚さよりも深い区分溝が形成され、前記溝部が、エピタキシャル成長時に前記区分溝上に形成されてもよい。
【００１７】
前記基板は、サファイア基板、ＳｉＣ基板或いはＺｎＯ基板であり、前記エピタキシャル多層膜は、窒化物系エピタキシャル層を積層してなってもよい。
【００１８】
また、本発明は、基板上に、前記基板と線膨張係数の異なるエピタキシャル多層膜を形成するエピタキシャルウェハの製造方法において、前記基板上に、エピタキシャル成長時に耐えられる高融点金属或いは絶縁体膜からなる帯状の成長抑止膜を格子状に形成した後、エピタキシャル層を順次成長させると共に前記成長抑止膜上でエピタキシャル層の成長を抑止して前記成長抑止膜上に溝部を形成し、前記溝部を隔てて独立した複数の多層区分膜からなる前記エピタキシャル多層膜を形成するエピタキシャルウェハの製造方法である。
【００１９】
さらに、本発明は、基板上に、前記基板と線膨張係数の異なるエピタキシャル多層膜を形成するエピタキシャルウェハの製造方法において、前記基板に、形成するエピタキシャル多層膜の厚さよりも深い区分溝を格子状に形成した後、エピタキシャル層を順次成長させると共に、前記区分溝上に形成されるエピタキシャル多層膜と前記基板の表面上に形成されるエピタキシャル多層膜との段差で溝部を形成し、前記溝部を隔てて独立した複数の多層区分膜からなる前記エピタキシャル多層膜を形成するエピタキシャルウェハの製造方法である。
【００２０】
前記エピタキシャル多層膜は、基板上に形成されるバッファ層と前記バッファ層上に形成される他のエピタキシャル層とからなり、前記バッファ層と前記他のエピタキシャル層を別工程で成長させてもよい。
【発明の効果】
【００２１】
本発明によれば、基板のサイズを大きくしてもエピタキシャルウェハの反りを低減できる。
【図面の簡単な説明】
【００２２】
【図１】本実施の形態に係るエピタキシャルウェハの縦断面図である。
【図２】基板上に形成した成長抑止膜を示す図である。
【図３】ウェハの反り量の測定方法を説明する図である。
【図４】帯間隔とウェハの反り量の関係を示す図である。
【図５】帯間隔とＬＥＤの明るさ（相対強度）の関係を示す図である。
【発明を実施するための形態】
【００２３】
以下、本発明の好適な一実施の形態を添付図面に基づいて詳述する。
【００２４】
図１は本実施の形態に係るエピタキシャルウェハ（ウェハ）の縦断面図である。
【００２５】
図１に示すように、本実施の形態に係るウェハ１は、基板２上に、基板２と線膨張係数の異なるエピタキシャル多層膜３が形成されたものであって、エピタキシャル多層膜３が、エピタキシャル成長（エピ成長）時に溝部４を隔てて独立して形成された複数の多層区分膜３ａからなるものである。溝部４は直線状又は長い鎖線状に形成され、複数の多層区分膜３ａが基板２上で升目状に形成されている。
【００２６】
このウェハ１を製造するには、図２に示すように、先ず、サファイア基板、ＳｉＣ基板或いはＺｎＯ基板などの基板２上に、エピ成長時に耐えられる高融点金属或いは絶縁体膜からなる帯状の成長抑止膜５を格子状に形成する。
【００２７】
成長抑止膜５の形成は、基板２上にフォトレジストを塗布し、このフォトレジストに溝を格子状に形成した後、タングステン、チタン、白金、モリブデンなどの高融点金属を蒸着し、リフトオフによりフォトレジストを除去することにより行う。このとき、フォトレジストに形成する溝を直線状又は長い鎖線状に形成することで、成長抑止膜５が直線状又は長い鎖線状に形成される。また、絶縁体膜により成長抑止膜５を形成するには、ＳｉＯ2、ＳｉＮなどを用いて形成するとよい。
【００２８】
次に、この成長抑止膜５が形成された基板２上にエピタキシャル層（エピ層）を順次成長させる。このエピ層は、ＧａＮ，ＡｌＮ，ＡｌＧａＮ，ＩｎＧａＮなどの窒化物系エピタキシャル層をＭＯＶＰＥ法を用いて形成する。
【００２９】
例えば、基板２（サファイア基板）上に、低温成長ＧａＮ層１１及びアンドープＧａＮ層１２からなるバッファ層１０、ｎ−ＧａＮ層１３、発光層としてのＩｎＧａＮ／ＧａＮ多重量子井戸層１４、ｐ−ＡｌＧａＮ層１５、ｐ−ＧａＮコンタクト層１６を順次形成する。
【００３０】
このとき、成長抑止膜５上ではエピ層の成長が抑止され、成長抑止膜５上には、成長抑止膜５の形状に対応した溝部４が形成される。具体的には、フォトレジストの溝を直線状に形成した場合には直線状の溝部４が形成され、フォトレジストの溝を長い鎖線状に形成した場合には長い鎖線状の溝部４が形成される。溝部４を直線状に形成すると、ウェハの反りを大きく低減でき、溝部４を長い鎖線状に形成すると、溝部４を直線状に形成するのに比べてウェハ１の反りは大きくなるものの、割れに対する強度を高めることができる。
【００３１】
そして、溝部４により溝部４を隔てて独立した複数の多層区分膜３ａが基板２上で升目状に形成され、エピタキシャル多層膜３となる。
【００３２】
本発明の要点は、エピ層の成長中に、エピ層が成長しないような溝部４を形成するようにエピ成長させることにより、基板２上のエピ層に、ＬＥＤのチップ周期より大きな周期でエピ層が成長していない部分を縦と横の格子縞状に設け、ウェハ１の反りを回避することにある。
【００３３】
基板２上に均一にエピ層が成長していると、基板２に均一に応力が加わり、ウェハ１が反るが、基板２上でエピ層が溝部４を隔ててつながっていない場合には、その溝部４で応力を吸収ないしは逃がし、反りを低減することができる。
【００３４】
１チップごとに溝部４が形成されていれば、ウェハ１の反りは一番少ないが、それでは凹凸が多数あるウェハとなり、フォトリソグラフィなどのプロセスが行いにくくなるため、溝部４の本数はできるだけ少なくする方がよい。そのため、ＬＥＤのチップ周期より大きな周期で溝部４を設けるようにしている。
【００３５】
また溝部４の形成は、エピ成長後ダイサーなどによって掘ることも考えられるが、従来の方法で成長させたウェハは大きく反っているため、ダイサーによる溝部４の形成は非常に困難である。
【００３６】
本発明は、溝部形成そのものがウェハ１の反り低減に寄与しているため、溝部４では、基板２上にエピ層がなくても、溝部４の中に薄くエピ層があっても同じような効果が期待できる。溝部４の中にエピ層が載っている場合、溝部４の深さが小さくなるためプロセスが容易になるなどの効果が期待できる。
【００３７】
以上要するに、本発明のウェハ１では、エピタキシャル多層膜３が、エピ成長時に溝部４を隔てて独立して形成された複数の多層区分膜３ａからなるものとされているため、エピ成長時に基板２に加わる応力を溝部４で逃がすことができ、基板２のサイズを大きくしてもウェハ１の反りを低減できる。
【００３８】
なお、前記実施の形態では、基板２上に成長抑止膜５を形成し、その成長抑止膜５上でのエピ層の成長を抑止することで、成長抑止膜５上に溝部４を形成するようにしたが、溝部４の形成方法はこれに限定されるものではない。
【００３９】
例えば、基板２に、形成するエピタキシャル多層膜３の厚さよりも深い区分溝を格子状に形成した後、エピ層を順次成長させると共に、区分溝上に形成されるエピタキシャル多層膜３と基板２の表面上に形成されるエピタキシャル多層膜３との段差で溝部４を形成するようにしてもよい。
【００４０】
また、基板２の厚さが同じ場合、反りはエピ層の膜厚に依存する。そのため、基板２上にバッファ層１０を成長させる工程と発光層となるエピ層を成長させる工程を二度に分けて行う場合には、バッファ層１０の方が発光層より十分に厚いため、バッファ層成長時に溝部４が形成できるようにすればよい。
【実施例】
【００４１】
（実施例１）
実施例１においては、表面がＣ面からＡ軸方向に０．３度傾いた３〜８インチ径、厚さ３００μｍの基板２（サファイア基板）の表面に、フォトレジストを塗布した。このフォトレジストに幅１０μｍで２０ｍｍ間隔の溝を縦と横に格子状に形成した。このウェハにタングステンを蒸着により０．１μｍ形成しリフトオフによりフォトレジスト上に蒸着されたタングステンを除去した。この結果、図２に示すように、基板２上には幅１０μｍで２０ｍｍ間隔の帯状のタングステン膜（成長抑止膜５）が格子状に形成された。
【００４２】
次に基板２上に化合物半導体積層構造（エピタキシャル多層膜３）を形成した。具体的には、ＭＯＶＰＥ装置を用いたＧａＮ系のエピ層の成長は以下のようにして実施した。まず、１００〜８００Ｔｏｒｒ（約１．３ｋＰａ〜１０．７ｋＰａ）の圧力下、１０００〜１２００℃の温度で１０〜１００％の濃度の水素を含む雰囲気下で基板２を加熱することにより、基板２の表面を洗浄化した。その後、基板２の温度を４００〜７００℃に設定し、水素、窒素、アンモニアを流しつつ、Ｇａの原料としてトリメチルガリウム（ＴＭＧ）をＭＯＶＰＥ装置内に導入することにより、基板２上に１０〜４０ｎｍ厚の低温成長ＧａＮ層１１を成長した。なお、低温成長ＧａＮ層１１の成長速度は０．１〜１０μｍ／ｈに設定した。
【００４３】
次に、成長温度を１０００〜１２００℃に昇温した後、水素、窒素、アンモニア、ＴＭＧをＭＯＶＰＥ装置内に供給し、０．１〜４０μｍ／ｈの成長速度で３〜１０μｍ厚のアンドープＧａＮ層１２を形成した。続いて、アンドープＧａＮ層１２上にｎ−ＧａＮ層１３を形成した。具体的には、１０００〜１２００℃の成長温度下において、水素、窒素、アンモニア、ＴＭＧ、及びシランガスをＭＯＶＰＥ装置内に供給し、０．１〜４０μｍ／ｈの成長速度で１〜５μｍ厚のｎ−ＧａＮ層１３を形成した。なお、ｎ−ＧａＮ層１３のキャリア濃度は、１×１０17〜５×１０19／ｃｍ3であり、シート抵抗は１〜２００Ω／□であった。
【００４４】
次に、ｎ−ＧａＮ層１３上に発光層としてのＩｎＧａＮ／ＧａＮ多重量子井戸層１４を形成した。具体的には、６００〜８００℃の成長温度下において、窒素、アンモニアガスをＭＯＶＰＥ装置内に供給し、３〜３０ペアのＩｎＧａＮ／ＧａＮ多重量子井戸層１４（ただし、ＩｎＧａＮの厚さは１〜３ｎｍ、ＧａＮの厚さは３〜２０ｎｍ）を形成した。
【００４５】
そして、９００〜１２００℃の成長温度下において、ＩｎＧａＮ／ＧａＮ多重量子井戸層１４上に１０〜６０ｎｍ厚のｐ−ＡｌＧａＮ層１５（ただし、Ａｌ組成は０．０５〜０．２）を形成し、ｐ−ＡｌＧａＮ層１５上に０．１〜０．５μｍ厚のｐ−ＧａＮコンタクト層１６（ただし、キャリア濃度は、５×１０17〜５×１０18／ｃｍ3）を形成した。これにより、基板２上に化合物半導体積層構造が形成された。そして、化合物半導体積層構造を備える基板２をＭＯＶＰＥ装置から取り出した。成長したウェハ１を観察すると、タングステンの薄膜が形成された部分には、ＬＥＤ用のＧａＮ系のエピ層が形成されていなかった。
【００４６】
（最適条件についての根拠）
このウェハ製作時にタングステンの帯間隔を２ｍｍの１００本から帯なしまで種々変更した条件でウェハを成長させ、その反りを測定した。反りは図３のような定義で測定を行った。測定結果を図４に示す。８インチウェハでは、タングステンの帯を形成しないと、反りは５５０μｍにもなった。しかし、タングステンの帯を形成したウェハでは、帯の数が増えるに従い（溝間隔が狭くなるに従い）、ウェハの反りは大幅に低減した。
【００４７】
帯間隔が２０ｍｍではウェハの反りは１０５μｍであり、現状の２インチウェハと同じ反り量であった。
【００４８】
その後、取り出したウェハの表面をＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により部分的に除去し、ｎ−ＧａＮ層１３の一部を露出させ、露出させた部分にＴｉ（１００ｎｍ）／Ａｌ（３００ｎｍ）からなるｎ電極を形成した。更に、ｐ−ＧａＮコンタクト層１６上にＮｉ（２ｎｍ）／Ａｕ（６ｎｍ）からなる半透明電極としてのｐ電極と、ｐ電極の端部の所定領域にパッド電極を形成した。これにより、実施例１に係る青色発光ダイオードを作製した。このプロセスの際、反りの大きなウェハはそのままフォトリソプロセスを流すことができないため、全サンプルを２０ｍｍ角に切断して同じ条件でプロセスを流した。このチップに５０ｍＡの電流を１０００時間流した後の発光強度を測定した。この結果であるＬＥＤの明るさ（相対強度）と帯間隔の関係を図５に示す。
【００４９】
反りが大きくなると（図４参照）、ＬＥＤにしたとき発光強度が低下していくことがわかる。これは、反りが大きくなるとエピ層中にひずみが加わり、非発光中心となる欠陥が内在しており、これが寿命試験中に増加していくものと思われる。溝部４を２０ｍｍ間隔で形成したウェハでは、輝度の低下は２％程度であり、ほぼ無視できる範囲である。
【００５０】
次に、本発明の変形例について説明する。
【００５１】
（変形例１）
実施例１では、バッファ層１０から、その後は発光層部分までを一度に成長した。しかし、低温成長ＧａＮ層１１とアンドープＧａＮ層１２のみまで形成した、バッファ層付き基板までをＨＶＰＥ法などの成長速度の速い成長方法により形成し、その後、発光層となるＧａＮ系層をＭＯＶＰＥ法により形成するなどの方法を用いることも可能である。
【００５２】
基板２上に線膨張係数が異なるエピ層を厚く成長させることにより反りが生じる。したがって、厚いバッファ層１０を形成時にすでに溝部４が形成されていれば、薄い方の発光層となるエピ層を溝部４の内部に形成しても、ウェハの反りに対しては影響が小さい。したがって多少溝部４の数を増やしたくらいでも十分に反りを同じにすることができる。
【００５３】
（変形例２）
本発明では、溝部４により応力を逃がすことに意味がある。したがって実施例１や変形例１では直線状の連続した溝部であったが、溝部４が長い鎖線状の溝部でも同じような効果を発揮することができる。長い鎖線状の溝部は、直線状の溝部より反りは大きくなるが、割れに対しては強度が強くなるメリットがある。この場合も鎖線状の溝部の数を多少増やすことにより、容易に反りを低減することができる。
【００５４】
（変形例３）
実施例１では、ＧａＮのエピ層を成長させないための下地層としてタングステン膜を用いたが、チタンや白金、モリブデンなどの高融点金属を用いることも可能である。また、ＳｉＯ2、ＳｉＮ膜などの絶縁体膜でも可能である。
【００５５】
（変形例４）
基板２（サファイア基板）上に、ダイサーにより１０μｍ以上の深さの溝を格子状に形成する。この基板上に通常のエピ成長条件で成長を行うと、溝部４にもエピ層が形成されるが、溝部４と溝部４以外に形成された膜は、大きな段差により連続して接続されていない。部分により溝部４側面などに多少膜が形成され連続した部分も存在するが、反りを発生させる応力という観点からはほとんど無視することができる。
【００５６】
この場合、溝の部分をエピ層膜より多少浅くしても、溝部４での成長速度が低減したり、多少接続していても応力はほとんど変わらないので、その場合でも使用することができる。
【００５７】
（変形例５）
サファイア基板以外にＳｉＣ基板やＺｎＯ基板でも発光層となる窒化物系のエピ層膜と格子定数や線膨張係数が異なるためウェハに反りを生じる。これらの基板は、まだ大型の基板が開発されていないが、小型基板を用いて、反り抑止の効果を確認したところ同じ効果を確認することができた。このため今後、大型基板が開発され、実用に供されるようになったときには、同じ効果が得られることは明確である。
【００５８】
以上説明したように、大型ウェハの反りを小さくすることにより、従来のプロセスを流すことができるようになる。実施例では、最大で８インチ基板を用いたが、今後さらにウェハが大きくなっていく場合にも溝の数を最適化することにより、対応が可能であることを図４のデータが示している。
【００５９】
また大型化することによりウェハの反りが大きくなるが、本発明を適用することで信頼性などへの影響を抑えることができる。
【符号の説明】
【００６０】
１ エピタキシャルウェハ
２ 基板
３ エピタキシャル多層膜
３ａ 多層区分膜
４ 溝部
５ 成長抑止膜
【特許請求の範囲】
【請求項１】
基板上に、前記基板と線膨張係数の異なるエピタキシャル多層膜が形成されたエピタキシャルウェハにおいて、前記エピタキシャル多層膜が、エピタキシャル成長時に溝部を隔てて独立して形成された複数の多層区分膜からなることを特徴とするエピタキシャルウェハ。
【請求項２】
前記溝部は直線状又は長い鎖線状に形成され、複数の前記多層区分膜が前記基板上で升目状に形成されている請求項１記載のエピタキシャルウェハ。
【請求項３】
前記基板上に、エピタキシャル成長時に耐えられる高融点金属或いは絶縁体膜からなる成長抑止膜が形成され、前記溝部が、エピタキシャル成長時に前記成長抑止膜上に形成される請求項１又は２記載のエピタキシャルウェハ。
【請求項４】
前記基板に、形成されるエピタキシャル多層膜の厚さよりも深い区分溝が形成され、前記溝部が、エピタキシャル成長時に前記区分溝上に形成される請求項１又は２記載のエピタキシャルウェハ。
【請求項５】
前記基板は、サファイア基板、ＳｉＣ基板或いはＺｎＯ基板であり、前記エピタキシャル多層膜は、窒化物系エピタキシャル層を積層してなる請求項１〜４いずれかに記載のエピタキシャルウェハ。
【請求項６】
基板上に、前記基板と線膨張係数の異なるエピタキシャル多層膜を形成するエピタキシャルウェハの製造方法において、前記基板上に、エピタキシャル成長時に耐えられる高融点金属或いは絶縁体膜からなる帯状の成長抑止膜を格子状に形成した後、エピタキシャル層を順次成長させると共に前記成長抑止膜上でエピタキシャル層の成長を抑止して前記成長抑止膜上に溝部を形成し、前記溝部を隔てて独立した複数の多層区分膜からなる前記エピタキシャル多層膜を形成することを特徴とするエピタキシャルウェハの製造方法。
【請求項７】
基板上に、前記基板と線膨張係数の異なるエピタキシャル多層膜を形成するエピタキシャルウェハの製造方法において、前記基板に、形成するエピタキシャル多層膜の厚さよりも深い区分溝を格子状に形成した後、エピタキシャル層を順次成長させると共に、前記区分溝上に形成されるエピタキシャル多層膜と前記基板の表面上に形成されるエピタキシャル多層膜との段差で溝部を形成し、前記溝部を隔てて独立した複数の多層区分膜からなる前記エピタキシャル多層膜を形成することを特徴とするエピタキシャルウェハの製造方法。
【請求項８】
前記エピタキシャル多層膜は、基板上に形成されるバッファ層と前記バッファ層上に形成される他のエピタキシャル層とからなり、前記バッファ層と前記他のエピタキシャル層を別工程で成長させる請求項６又は７記載のエピタキシャルウェハの製造方法。
【請求項１】
基板上に、前記基板と線膨張係数の異なるエピタキシャル多層膜が形成されたエピタキシャルウェハにおいて、前記エピタキシャル多層膜が、エピタキシャル成長時に溝部を隔てて独立して形成された複数の多層区分膜からなることを特徴とするエピタキシャルウェハ。
【請求項２】
前記溝部は直線状又は長い鎖線状に形成され、複数の前記多層区分膜が前記基板上で升目状に形成されている請求項１記載のエピタキシャルウェハ。
【請求項３】
前記基板上に、エピタキシャル成長時に耐えられる高融点金属或いは絶縁体膜からなる成長抑止膜が形成され、前記溝部が、エピタキシャル成長時に前記成長抑止膜上に形成される請求項１又は２記載のエピタキシャルウェハ。
【請求項４】
前記基板に、形成されるエピタキシャル多層膜の厚さよりも深い区分溝が形成され、前記溝部が、エピタキシャル成長時に前記区分溝上に形成される請求項１又は２記載のエピタキシャルウェハ。
【請求項５】
前記基板は、サファイア基板、ＳｉＣ基板或いはＺｎＯ基板であり、前記エピタキシャル多層膜は、窒化物系エピタキシャル層を積層してなる請求項１〜４いずれかに記載のエピタキシャルウェハ。
【請求項６】
基板上に、前記基板と線膨張係数の異なるエピタキシャル多層膜を形成するエピタキシャルウェハの製造方法において、前記基板上に、エピタキシャル成長時に耐えられる高融点金属或いは絶縁体膜からなる帯状の成長抑止膜を格子状に形成した後、エピタキシャル層を順次成長させると共に前記成長抑止膜上でエピタキシャル層の成長を抑止して前記成長抑止膜上に溝部を形成し、前記溝部を隔てて独立した複数の多層区分膜からなる前記エピタキシャル多層膜を形成することを特徴とするエピタキシャルウェハの製造方法。
【請求項７】
基板上に、前記基板と線膨張係数の異なるエピタキシャル多層膜を形成するエピタキシャルウェハの製造方法において、前記基板に、形成するエピタキシャル多層膜の厚さよりも深い区分溝を格子状に形成した後、エピタキシャル層を順次成長させると共に、前記区分溝上に形成されるエピタキシャル多層膜と前記基板の表面上に形成されるエピタキシャル多層膜との段差で溝部を形成し、前記溝部を隔てて独立した複数の多層区分膜からなる前記エピタキシャル多層膜を形成することを特徴とするエピタキシャルウェハの製造方法。
【請求項８】
前記エピタキシャル多層膜は、基板上に形成されるバッファ層と前記バッファ層上に形成される他のエピタキシャル層とからなり、前記バッファ層と前記他のエピタキシャル層を別工程で成長させる請求項６又は７記載のエピタキシャルウェハの製造方法。
【図２】
【図３】
【図４】
【図５】
【図１】
【図３】
【図４】
【図５】
【図１】
【公開番号】特開２０１３−１０６６３（Ｐ２０１３−１０６６３Ａ）
【公開日】平成２５年１月１７日（２０１３．１．１７）
【国際特許分類】
【出願番号】特願２０１１−１４４１４０（Ｐ２０１１−１４４１４０）
【出願日】平成２３年６月２９日（２０１１．６．２９）
【出願人】（０００００５１２０）日立電線株式会社 (3,358)
【Ｆターム（参考）】
【公開日】平成２５年１月１７日（２０１３．１．１７）
【国際特許分類】
【出願日】平成２３年６月２９日（２０１１．６．２９）
【出願人】（０００００５１２０）日立電線株式会社 (3,358)
【Ｆターム（参考）】
[ Back to top ]