エレクトロルミネッセンス表示装置
【課題】表示装置において各画素に供給される電位のばらつきを少なくする。
【解決手段】画素がマトリックス配置された表示領域１４を表示パネル上に有し、列方向に沿った側辺に形成された端子Ｔ１から各画素の表示素子に電流を供給する駆動電流配線が、表示領域１４の各列に沿った枝配線２０、枝配線２０が接続され表示領域１４の下側周縁部で行方向に延びる幹配線２８、幹配線２８と端子Ｔ１を接続する接続配線３０を有する。接続配線３０は、端子Ｔ１形成領域から表示領域１４の下側周縁部に、幹配線２８の端子の近傍側から遠方側に向かうスリット３２により幹配線２８の端子近傍側領域から隔てながら幹配線２８の端子近傍側領域と並行に延び、表示領域１４の下側周縁部の行方向の中間位置で幹配線２８と接続されている。これにより、幹配線２８への電源の供給が、行方向の中間となり、電位のばらつきが低減される。
【解決手段】画素がマトリックス配置された表示領域１４を表示パネル上に有し、列方向に沿った側辺に形成された端子Ｔ１から各画素の表示素子に電流を供給する駆動電流配線が、表示領域１４の各列に沿った枝配線２０、枝配線２０が接続され表示領域１４の下側周縁部で行方向に延びる幹配線２８、幹配線２８と端子Ｔ１を接続する接続配線３０を有する。接続配線３０は、端子Ｔ１形成領域から表示領域１４の下側周縁部に、幹配線２８の端子の近傍側から遠方側に向かうスリット３２により幹配線２８の端子近傍側領域から隔てながら幹配線２８の端子近傍側領域と並行に延び、表示領域１４の下側周縁部の行方向の中間位置で幹配線２８と接続されている。これにより、幹配線２８への電源の供給が、行方向の中間となり、電位のばらつきが低減される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各画素の表示素子として、電流駆動型の素子、例えば有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子と記す）を用いた表示装置の配線に関する。
【背景技術】
【０００２】
各画素の表示素子として、電流駆動型の発光素子である有機ＥＬ素子を用いた表示装置が知られている。特に、各画素に設けられた有機ＥＬ素子を画素ごとに個別に駆動するためのトランジスタ（薄膜トランジスタ：ＴＦＴ）を各画素に備えるいわゆるアクティブマトリクス型の表示装置の開発が進んでいる。
【０００３】
図８は、アクティブマトリクス型表示装置の１画素に対応した等価回路の一例を示している。表示装置の水平走査方向（行方向）にゲートラインＧＬが、また垂直走査方向（列方向）にはデータラインＤＬおよび電源ラインＰＬが設けられている。各画素は、ｎチャネル型ＴＦＴからなる選択トランジスタＴｓ、保持容量Ｃｓ、ｐチャネルの素子駆動トランジスタＴｄ、有機ＥＬ素子ＥＬを有する。選択トランジスタＴｓは、そのドレインが垂直走査方向に並んだ各画素に対してデータ電圧を供給する共通のデータラインＤＬに接続され、そのゲートは水平走査方向に並んだ画素を選択するゲートラインＧＬに接続され、さらにソースは、素子駆動トランジスタＴｄのゲートに接続されている。
【０００４】
また、素子駆動トランジスタＴｄは、ｐチャネル型ＴＦＴであり、そのソースが電源ラインＰＬに接続され、ドレインは有機ＥＬ素子ＥＬのアノードに接続されている。なお、この有機ＥＬ素子ＥＬのカソードは、各画素共通に形成されたカソード電源ＣＶに接続されている。また、素子駆動トランジスタＴｄのゲートおよび選択トランジスタＴｓのソースとの間には、保持容量Ｃｓの一方の電極が接続され、その保持容量Ｃｓの他方の電極は、例えばグランドや、電源ラインなどの一定電圧の電源に接続されている。
【０００５】
このような回路において、ゲートラインＧＬがＨレベルになると、選択トランジスタＴｓがオンになりデータラインＤＬのデータ電圧が、選択トランジスタＴｓを介して素子駆動トランジスタＴｄのゲートに供給され、素子駆動トランジスタＴｄが、そのゲート電圧に応じた駆動電流を電源ラインＰＬより流し、この駆動電流に応じた強度で有機ＥＬ素子ＥＬが発光する。また、先のデータラインＤＬのデータ電圧は、素子駆動トランジスタＴｄに供給されると共に保持容量Ｃｓにも供給されて、保持容量Ｃｓにデータ電圧に応じた電圧が保持される。したがって、ゲートラインＧＬがＬレベルになっても、保持容量Ｃｓの保持された電圧により素子駆動トランジスタＴｄが駆動電流を流し続け、有機ＥＬ素子ＥＬは、この駆動電流に応じた強度で発光を維持する。
【０００６】
図９は、下記特許文献１に開示された有機ＥＬ表示装置１００の概略構成を示す平面図である。この図において、一番外側の実線は透明のパネル基板１０２を示し、その中央やや上側に、上述の画素がマトリクス状に配置された破線で示す表示領域１０４が位置している。表示領域１０４の上側の辺に沿ってデータラインＤＬと接続される水平駆動回路（以下、Ｈ系ドライバと記す）１０６が形成され、また表示領域１０４の左右の辺に沿ってゲートラインＧＬに接続される垂直駆動回路（以下、Ｖ系ドライバと記す）１０８が形成されている。これらのドライバ１０６，１０８は、各画素ごとに設けられたＴＦＴと同時に作り込まれたＴＦＴなどから構成されている。
【０００７】
表示領域１０４内で垂直方向に延びる太い実線は、電源ラインＰＬを示している。個々の電源ラインＰＬは、表示領域１０４の下側の辺に沿って延びる水平方向の幅広部１１０につながり、全体で櫛歯形状になっている。幅広部１１０は更に、その中央付近で、垂直方向に延びるもう一つの幅広部１１２につながっている。さらに、この幅広部１１２は、有機ＥＬ表示装置１００の下辺に配置される駆動電源入力端子Ｔ１につながっている。垂直方向の幅広部１１２が、水平方向の幅広部１１０の中央付近でこれにつながっているので、表示領域の左右の辺付近の画素に対する電位降下のバランスがとれ、また電位降下の量も小さくできる。すなわち、各画素の電位のばらつきを小さく抑えることができる。
【０００８】
有機ＥＬ表示装置１００の下辺には、端子Ｔ１の他、カソード端子Ｔ２、Ｖ系ドライバ１０８につながる端子Ｔ３、Ｈ系ドライバ１０６につながる端子Ｔ４の複数の端子が配置される。
【０００９】
【特許文献１】特開２００１−１０２１６９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
従来の有機ＥＬ表示装置の外部接続用の端子は、前記公報に記載されるようにパネル基板の下辺に設けられている。しかしながら、表示装置以外の他の機器との関連において、端子を右、または左の側辺に配置したいという要求がある。一方、製造コストの低減要求は非常に強いため、表示領域１０４内の回路構成やドライバなどのパネル基板１００上でレイアウトの変更は最小限に留めることが通常である。レイアウト等の変更は、素子、配線を形成するマスクの変更、特性の検証のやり直し等を招き大幅なコスト上昇につながりかねないからである。したがって、駆動電源入力端子を例えば水平走査方向の一方の端（左辺）に配置した場合、この端子と、水平方向に延びる幅広部の最短距離の部分をつなぐことが考えられる。しかし、各電源ラインＰＬは、全てこの幅広部１１０に接続され、各画素のＥＬ素子に電流を供給している。したがって、端子と水平方向の幅広部の左側とをつなぐようにした場合、幅広部は、大きな電流が流れるため、端子から遠ざかる水平走査方向の右方向に行くほど、電位降下は大きくなり、表示領域左側の電位と、右側の電位とが大きく異なることになる。このような電位の差は、対応する電源ラインＰＬの電位差となり、有機ＥＬ素子に流す電流がパネル上の位置によって異なることとなり、これが有機ＥＬ素子の発光強度の差となって視認され、表示品質を低下させる。
【００１１】
本発明は、有機ＥＬ表示装置の左または右の側辺より、有機ＥＬ素子の駆動電流を供給する場合の、表示画面の輝度ムラの低減を図る。
【課題を解決するための手段】
【００１２】
本発明にかかるエレクトロルミネッセンス表示装置は、画素がマトリックス配置された表示部を表示パネル上に有するエレクトロルミネッセンス表示装置であり、前記表示パネルの列方向に沿った側辺に位置する端子から、各画素の表示素子に駆動電流を供給する駆動電流配線は、表示部の各列に沿ってそれぞれ設けられた枝配線と、前記枝配線が共通接続され、前記表示部の下側周縁部において、前記表示部の行方向に沿って延びる幹配線と、前記幹配線と前記端子とを接続する接続配線と、を有する。前記接続配線は、前記端子の形成領域から前記表示部の下側周縁部に、前記幹配線の前記端子の近傍側から遠方側に向かって設けられたスリットによって、前記幹配線の前記端子近傍側領域から隔てられた状態で、該幹配線の前記端子近傍側領域と並行して延び、前記表示部の下側周縁部の前記行方向の中間位置において前記幹配線と接続配線とが接続されている。
【００１３】
また、本発明の他の態様では、上記装置において、前記接続配線と、前記幹配線とは、前記表示部の下側周縁部に設けられて行方向に延びかつ外形が略長方形の駆動電流配線領域を構成し、前記略長方形の前記端子側の辺から行方向に沿って前記スリットが形成されており、該スリットの長さをＸ、前記駆動電流配線領域の前記スリットの終端部から前記端子の遠方側の辺までの長さをＹ、前記駆動電流配線領域の列方向の幅をＷ、前記スリットにより前記接続配線と隔てられて配置されている前記幹配線の前記端子近傍側の列方向の幅をＬとしたとき、０＜Ｘ＜Ｙ、０＜Ｌ＜Ｗであり、
Ｘ／Ｙ＝√Ｌ／√Ｗ
なる関係を満たす。
【００１４】
また、本発明の他の態様では、前記スリットの長さは、前記表示部の各画素での発光輝度が、最大発光輝度に対して、７０パーセント以上の輝度、或いはさらに８０パーセント以上の輝度となるよう定められている。
【００１５】
また、本発明の他の態様では、前記枝配線の幅は、前記画素に対応付けられた色に応じて定められ、互いに幅の異なる枝配線が少なくとも２種ある。
【００１６】
また、本発明の他の態様では、画素がマトリックス配置された表示部を表示パネル上に有するエレクトロルミネッセンス表示装置において、前記表示パネルの列方向に沿った側辺に位置する端子から、各画素の表示素子に駆動電流を供給する駆動電流配線は、表示部の各列に沿ってそれぞれ設けられた枝配線と、前記枝配線が共通接続され、前記表示部の下側周縁部において、前記表示部の行方向に沿って延びる幹配線と、前記幹配線と前記端子とを接続する接続配線と、を有する。前記接続配線は、前記端子の形成領域から、前記幹配線の形成された前記表示部の下側周縁部に延び、少なくとも前記幹配線の形成領域と重なる領域において、前記接続配線は、前記幹配線と層間に絶縁層を挟んで重畳し、該接続配線は、前記幹配線の行方向中央部において、前記絶縁層を貫通して形成されたコンタクトホールを介して前記幹配線と接続されている。
【発明の効果】
【００１７】
幹配線の外部接続端子に最も近い位置ではなく、表示領域の水平走査方向に沿って設けられるこの幹配線の水平走査方向の中間位置が外部接続端子からの共通接続配線と接続されることとなり、外部端子からの距離に拘わらず、水平走査方向のどの位置の画素に対しても均等な駆動電流を供給することができ、表示領域内での駆動配線の電位降下のばらつき、特に水平走査方向における電位降下の差を低減することができ、また電位降下自体も小さくすることができる。これにより、表示領域の左右の位置で画素の発光強度の差を低減させることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態を、図面に従って説明する。図１は、本実施形態の有機ＥＬ表示装置１０の表示部、各回路および配線などの概略パネルレイアウトを示す図である。パネル基板１２上には、複数の画素がマトリクス状に配置されて表示領域１４が形成されている。パネル基板１２の表示領域１４には、マトリクスの水平走査（行）方向には、順次選択信号が出力されるゲートライン１６（ＧＬ）が形成され、垂直走査（列）方向には、データ信号が出力されるデータライン１８（ＤＬ）と、被駆動素子である有機ＥＬ素子に動作電源（ＰＶＤＤ）からの駆動電流を供給するための電源ライン２０（ＰＬ）が形成されている。
【００１９】
各画素は、概ねこれらのラインによって画定された領域に設けられており、各画素は回路構成としては、被駆動素子として有機ＥＬ素子、ｎチャネル型ＴＦＴより構成された選択トランジスタＴｒ１、保持容量Ｃｓ、ｐチャネル型ＴＦＴより構成された素子駆動トランジスタＴｒ２を有する。選択トランジスタＴｒ１は、そのドレインが垂直走査方向に並ぶ各画素にデータ電圧を供給するデータライン１８に接続され、ゲートが１水平走査ライン上に並ぶ画素を選択するためのゲートライン１６に接続され、更にそのソースが素子駆動トランジスタＴｒ２のゲートに接続される。素子駆動トランジスタＴｒ２は、そのソースが電源ライン２０に接続され、ドレインが、有機ＥＬ素子ＥＬのアノードを構成し、かつ、本実施形態では画素毎に個別形状の画素電極に接続されている。また、有機ＥＬ素子ＥＬのカソードは、各画素共通で形成されており、カソード電源ＣＶに接続されている。また、素子駆動トランジスタＴｒ２のゲートおよび選択トランジスタＴｒ１のソースには、保持容量Ｃｓの第１電極が接続され、もう一方の第２電極は一定電位に、例えば電源ライン２０に接続されている。
【００２０】
なお、上記選択トランジスタＴｒ１および素子駆動トランジスタＴｒ２は、いずれも能動層に、例えばレーザアニール等によって多結晶化された多結晶シリコンなど、結晶性のシリコンが用いられ、かつ不純物としてそれぞれｎ導電型と、ｐ導電型がドープされたｎチャネル型、ｐチャネル型の薄膜トランジスタＴＦＴで構成することができる。なお、画素回路構成、ＴＦＴの導電型構成などについて、上記には限られず、他の構成を採用することも可能である。
【００２１】
画素回路のトランジスタとして、上記のように結晶性シリコンを能動層に用いたＴＦＴを採用した場合、この結晶性シリコンＴＦＴは、各画素回路だけでなく、各画素を順次選択、制御するための周辺駆動回路の回路素子としても用いることができる。本実施形態の有機ＥＬ表示装置１０においては、パネル基板１２上に、前述の画素回路用トランジスタの製造と同時に、画素回路と同様の結晶性シリコンＴＦＴを形成して、周辺駆動回路、具体的にはＨ系ドライバ２２とＶ系ドライバ２４を内蔵させている。図１に示されるように、Ｈ系ドライバ２２は表示領域１４の上辺に沿って、Ｖ系ドライバ２４は、表示領域の右辺に沿って配置される。
【００２２】
さらに、表示領域１４の下辺に沿って駆動電源ＰＶＤＤからの駆動電流を各画素に供給するための駆動電流配線が、駆動電流配線領域２６に形成される。これらＨ系、Ｖ系ドライバ２２，２４に、有機ＥＬ表示装置１０の外部より制御信号、電源を供給するフラットパネルケーブル（以下、ＦＰＣと記す）の接続端子が、パネル基板１２の左辺に配置される。表示領域１４の左辺に沿って、ＦＰＣとの接続端子と、Ｈ系、Ｖ系ドライバ２２，２４や、駆動電流配線とを接続するためや、供給された電位をＨ系ドライバ２２の動作に適した電位に変換するためのＨ系レベルシフタＬＳが配置されている。なお、ＦＰＣとの接続端子は、好ましくは、表示領域の高さ方向の中央より下側に配置される。また、表示領域１４の右上隅には、供給された電位を、Ｖ系ドライバ２４の動作に適した電位に変換するＶ系レベルシフタＬＳが配置される。
【００２３】
図２は、各画素の有機ＥＬ素子ＥＬに駆動電流を供給する駆動電流配線（ＰＶＤＤ配線）の詳細構成を示す図である。駆動電流配線は、表示部のマトリクスの各列に沿って延びる枝配線と、各枝配線が接続されパネル基板１２の表示部下側の周縁部において、表示部の行方向（水平走査方向）に延びて設けられた幹配線と、幹配線と外部電源接続端子Ｔ１とを接続する接続配線とを含む。
【００２４】
枝配線は、すでに述べた電源ライン２０であり、以降は枝配線２０と記して説明を行う。幹配線２８は、図１の駆動電流配線領域２６に位置し、水平走査方向に沿って（表示領域の左右で）、その配線幅が異なっている。幹配線２８の右側部分２８ａは、パネルの中心よりも水平走査方向において端子Ｔ１から遠い位置（端子Ｔ１形成辺と反対側の辺の近く）に設けられており、その配線幅（垂直走査方向の寸法）がＷｍｍである。幹配線２８の左側部分２８ｂは、上記右側部分２８ａとは逆に、パネルの中心よりも水平走査方向において端子Ｔ１から近い位置（端子Ｔ１形成辺の近く）に設けられており、その配線幅がＬｍｍとなっている（但し、０＜Ｌ＜Ｗ）。
【００２５】
接続配線３０は、上記幹配線２８の左右部分２８ａ，２８ｂに、外部接続端子Ｔ１を均等に接続するための共通配線であり、幹配線の左側部分２８ｂと並行して配置される並行配置部分３０ａと、並行配置部分３０ａと接続端子Ｔ１とを接続する接続部分３０ｂを有している。幹配線の左側部分２８ｂと、接続配線の並行配置部分３０ａの間には、スリット３２が形成されており、これらの配線の分離が行われている。幹配線２８と、接続配線の並行配置部分３０ａの外形は、一点鎖線で示す長方形３４である。
【００２６】
言い換えると、長方形３４の配線（駆動電流配線領域２６）にスリット３２を設けることにより、幹配線２８と接続配線の並行配置部分３０ａが形成されている。即ち、このスリット３２は、長方形の駆動電流配線領域の端子Ｔ１側のエッジから水平走査方向の中央方向（端子Ｔ１から遠ざかる方向）に向かって形成され、幹配線２８の端子近傍側領域（左側部分２８ｂ）の端子Ｔ１との間の配線長を長くする機能を持つ。つまり、このスリット３２により幹配線２８の端子近傍側領域（左側部分２８ｂ）と端子遠方側領域（右側部分２８ａ）との端子Ｔ１への配線長を同等にすることが容易となる。
【００２７】
このように、駆動電流配線領域にスリット３２を設けることにより、幹配線２８に対して電流を供給する位置（以下、接続部（接続点）３６と記す）が、スリット３２の先端位置となり、ここから電流が左右に分かれるので、水平走査方向の左右の電位のバランスが取りやすくなる。なお、図において、枝配線２０、幹配線２８の右側、左側部分２８ａ，２８ｂ及び並行配置部分３０ａは、説明のためそれぞれ別領域で示しているが、実際には、一体で、アルミニウムなどの導電性金属配線材料を用いて形成することができる。
【００２８】
接続部３６からの幹配線２８の左右の電位降下を等しくする条件を計算する。幹配線の右側部分２８ａの幅をＷｍｍ、長さをＹｍｍとし、左側部分２８ｂの幅をＬｍｍ、長さをＸｍｍとする。幹配線の全長はＨｍｍ（＝Ｘ＋Ｙ）である。並行配置部分３０ａの幅をＭｍｍ（＝Ｗ−Ｌ）、長さはＸｍｍである。これら左側部分２８ｂおよび並行配置部分３０ａの長さＸは、スリット３２の長さでもある。配線材料のシート抵抗をρ、駆動電源配線に流れる全電流をＩとすれば、右側部分２８ａの電位降下ΔＶｒは、右側部分の抵抗の２分の１と右側部分の電流和であるから、
ΔＶｒ＝（１／２）ρ（Ｙ／Ｗ）×Ｙ／（Ｘ＋Ｙ）×Ｉ ・・・（１）
となる。同様に、左側部分２８ｂの電位降下ΔＶｌは、
ΔＶｌ＝（１／２）ρ（Ｘ／Ｌ）×Ｘ／（Ｘ＋Ｙ）×Ｉ ・・・（２）
となる。接続部３６から左右の電位降下が等しくなるとき電位降下を最小とでき、この条件はΔＶｒ＝ΔＶｌであるから、式（１），（２）より
Ｘ／Ｙ＝√Ｌ／√Ｗ ・・・（３）
を得る。なお、０＜Ｘ＜Ｙ、０＜Ｌ＜Ｗである。
【００２９】
図３は、Ｈ＝５０．９ｍｍ、Ｗ＝２ｍｍ、Ｌ＝０．１〜１．５ｍｍ、ρ＝０．０７７（Ω／□）、Ｉ＝１６９ｍＡの駆動電流配線領域２６内の電位降下の様子を示す図である。幹配線の電位降下のグラフは、スリット先端の接続部３６から右の端子遠方側領域（右側部分）２８ａと、左の端子近傍側領域（左側部分）２８ｂの電位降下を示している。左側部分の幅Ｌが大きくなるほど電位降下は少なくなっている。一方、並行配置部分電位降下のグラフは、接続配線の並行配置部分３０ａでの電位降下を示している。この電位降下は、幅Ｌが大きくなるほど、大きくなっている。これら二つのグラフの電位降下を加えたグラフが配線領域電位降下のグラフであり、並行配置部分３０ａの左端から、幹配線２８の右端または左端までの総電位降下を示している。
【００３０】
配線領域の電位降下が大きい場合、画素全体の輝度が下がり、十分な画面明るさが得られない。この面からは幅Ｌが狭い、すなわちスリット長さＸが短い方が好ましい。一方、幹配線の電位降下が大きいと、接続部３６に近い位置（水平走査方向の中央付近）の画素と表示領域の左右の端の画素との輝度の差が大きく、輝度のムラとなって観察者に視認されてしまう。したがって、この面からは幅Ｌは大きい方が好ましい。よって、最大輝度に対する最小輝度が許容できる範囲で、できるだけ幅Ｌが小さい、すなわちスリットが短いことが望まれる。最小輝度が最大輝度に対して、およそ８０パーセント程度の範囲であれば、輝度ばらつきとして視認されにくく、高い表示品質であるとして評価を得られるため、この条件を満たす幅Ｌの値で、最も小さい値を採用することが好ましい。なお、このように設定された幅Ｌ（スリット長Ｘ）では、配線領域電位降下が大きくてパネル全体の輝度としては十分でない場合、輝度のムラを、許容できる範囲であるおよそ７０パーセントにして幅Ｌを設定することができる。
【００３１】
図４は、Ｈ＝５０．９ｍｍ、Ｗ＝２ｍｍ、Ｌ＝１ｍｍ、ρ＝０．０７７（Ω／□）、Ｉ＝１６９ｍＡ、枝配線２０の幅１２μｍの場合の表示領域１４の四隅に位置する画素の輝度比を示す図であり、スリット３２の先端、すなわち接続部３６の近傍に位置する表示領域下辺中央の画素の輝度（１００％）に対する四隅の画素の輝度比率が示されている。４隅の画素の輝度比が８０パーセントを超えており、輝度ばらつきの小さいパネルとして評価することができる。輝度比が７０パーセントを下回ると、輝度ばらつきとして視認されやすくなるためこの条件を採用することは避けることが好適である。上記の例においては、端子Ｔ１からの電気的配線距離が最も長い表示領域１４の左右の上端の画素輝度についても、最大輝度１００％に対して８３．２％以上を実現しており、製品のばらつきなどにより、発光強度が部分的に低下した場合などを考えても、十分な余裕があることが分かる。また、配線の幅Ｗを狭めることができることも分かる。
【００３２】
図５は、枝配線の幅を、その配線に対応付けられた画素の色ごとに異ならせた例である。これは、色ごとに流すべき電流が異なるためであり、電流が多い配線ほど太くしている。つまり、発光色毎に異なる発光材料を用いた有機ＥＬ素子であれば、材料毎に発光効率が異なるため、発光効率の低い色の有機ＥＬ素子に対しては、他の色の光と同等の輝度を実現するために、より多くの電流を供給する必要がある。或いは、全画素について同一の発光材料を用い、カラーフィルタなどの色変換部材を利用して、フルカラー表示を実現する場合、発光効率はどの画素でも等しいが、人の色感度や、表示イメージ、映像の規格などにより、対応付けられた色毎に発光輝度を変更する要求がある。図５の例では、このような要求に対応することができ、この例では、白の画素に駆動電流を供給する枝配線２０Ｗの幅が最も太く、次いで赤用の枝配線２０Ｒが太く、緑用と青用の枝配線２０Ｇ，２０Ｂは、最も細くなっている。他の構成は、図２に示す駆動電流配線の構成と同じであり、説明は省略する。図５の例では、３種の異なる太さの配線を採用したが、２種であっても、全てを異なる太さにすることもできる。もちろん、各色の枝配線の幅の関係は上記例に限られるものではなく、条件に応じて必要な色の枝配線の幅を最適な幅とすればよい。
【００３３】
図６および図７は、他の実施形態の有機ＥＬ表示装置５０の要部を示す平面図および断面図である。この有機ＥＬ表示装置５０は、前述の有機ＥＬ表示装置１０との比較において、幹配線と接続配線の構成に差異がある。他の構成については、有機ＥＬ表示装置１０と同様の構成であり、説明を省略する。
【００３４】
幹配線５２は、表示領域１４の外側に水平走査方向に同一の幅で延びており、接続配線５４は、少なくとも幹配線５２と平面図において重なる領域において、幹配線５２と互いに絶縁された異なる導電層を用いて形成されている。一例としては、図７に示すように、選択トランジスタＴｒ１、素子駆動トランジスタＴｒ２等のＴＦＴのゲート電極５６と同一の金属配線材料を用い、このゲート電極５６と同時に形成した配線層を利用することができる。例えばこのゲート電極配線材料は、Ｃｒ、Ｍｏ等の高融点金属材料である。一方の幹配線５２及び枝配線２０は、データラインなどと同じ、アルミニウムなどの配線材料を用い、データラインなどと同時に形成することができる。なお、接続配線５４は、本実施形態においては、幹配線５２と異なる層に形成された架橋部分５４ａと、幹配線５２と同じ層に形成され、外部端子Ｔ１と接続している接続部５４ｂを含む。幹配線５２と架橋部分５４ａは、幹配線５２の中央部分の破線で示した部分５８において、層間の絶縁層（図７の場合は、層間絶縁層）を貫通して形成したコンタクトホールにおいて接続されている。この接続部５８から表示領域１４の左右の端まで伸びる幹配線５２の長さはほぼ等しくなっており、これにより表示領域１４の両端の電位降下はほぼ等しく、各画素の電源電位の差を最小にすることができる。
【００３５】
なお、図６，７に示す電源供給配線の構成においても、図５に一例を示す枝配線の幅を色ごとに異なるようにする構成を採ることができる。
【図面の簡単な説明】
【００３６】
【図１】本実施形態の有機ＥＬ表示装置の概略のパネルレイアウトを示す図である。
【図２】有機ＥＬ表示装置の駆動電源配線を概念的に示す図である。
【図３】電位降下の幅Ｌに関する依存性を示す図である。
【図４】有機ＥＬ表示装置の四隅の画素の輝度比を相対的に示した図である。
【図５】枝配線の太さを色ごとに設定した表示装置の例である。
【図６】他の実施形態の有機ＥＬ表示装置の概略のパネルレイアウトを示す図である。
【図７】有機ＥＬ表示装置の断面を示す図である。
【図８】アクティブマトリクス型表示装置の１画素の等価回路を示す図である。
【図９】従来の有機ＥＬ表示パネルの概略レイアウトを示す図である。
【符号の説明】
【００３７】
１０，５０ 有機ＥＬ表示装置、１２ パネル基板、１４ 表示領域、１６ ゲートライン、１８ データライン、２０ 電源ライン、２２ Ｈ系ドライバ、２４ Ｖ系ドライバ、２６ 駆動電流配線領域、２８，５２ 幹配線、３０，５４ 接続配線、３２ スリット、３４ 長方形、３６ 接続部。
【技術分野】
【０００１】
本発明は、各画素の表示素子として、電流駆動型の素子、例えば有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子と記す）を用いた表示装置の配線に関する。
【背景技術】
【０００２】
各画素の表示素子として、電流駆動型の発光素子である有機ＥＬ素子を用いた表示装置が知られている。特に、各画素に設けられた有機ＥＬ素子を画素ごとに個別に駆動するためのトランジスタ（薄膜トランジスタ：ＴＦＴ）を各画素に備えるいわゆるアクティブマトリクス型の表示装置の開発が進んでいる。
【０００３】
図８は、アクティブマトリクス型表示装置の１画素に対応した等価回路の一例を示している。表示装置の水平走査方向（行方向）にゲートラインＧＬが、また垂直走査方向（列方向）にはデータラインＤＬおよび電源ラインＰＬが設けられている。各画素は、ｎチャネル型ＴＦＴからなる選択トランジスタＴｓ、保持容量Ｃｓ、ｐチャネルの素子駆動トランジスタＴｄ、有機ＥＬ素子ＥＬを有する。選択トランジスタＴｓは、そのドレインが垂直走査方向に並んだ各画素に対してデータ電圧を供給する共通のデータラインＤＬに接続され、そのゲートは水平走査方向に並んだ画素を選択するゲートラインＧＬに接続され、さらにソースは、素子駆動トランジスタＴｄのゲートに接続されている。
【０００４】
また、素子駆動トランジスタＴｄは、ｐチャネル型ＴＦＴであり、そのソースが電源ラインＰＬに接続され、ドレインは有機ＥＬ素子ＥＬのアノードに接続されている。なお、この有機ＥＬ素子ＥＬのカソードは、各画素共通に形成されたカソード電源ＣＶに接続されている。また、素子駆動トランジスタＴｄのゲートおよび選択トランジスタＴｓのソースとの間には、保持容量Ｃｓの一方の電極が接続され、その保持容量Ｃｓの他方の電極は、例えばグランドや、電源ラインなどの一定電圧の電源に接続されている。
【０００５】
このような回路において、ゲートラインＧＬがＨレベルになると、選択トランジスタＴｓがオンになりデータラインＤＬのデータ電圧が、選択トランジスタＴｓを介して素子駆動トランジスタＴｄのゲートに供給され、素子駆動トランジスタＴｄが、そのゲート電圧に応じた駆動電流を電源ラインＰＬより流し、この駆動電流に応じた強度で有機ＥＬ素子ＥＬが発光する。また、先のデータラインＤＬのデータ電圧は、素子駆動トランジスタＴｄに供給されると共に保持容量Ｃｓにも供給されて、保持容量Ｃｓにデータ電圧に応じた電圧が保持される。したがって、ゲートラインＧＬがＬレベルになっても、保持容量Ｃｓの保持された電圧により素子駆動トランジスタＴｄが駆動電流を流し続け、有機ＥＬ素子ＥＬは、この駆動電流に応じた強度で発光を維持する。
【０００６】
図９は、下記特許文献１に開示された有機ＥＬ表示装置１００の概略構成を示す平面図である。この図において、一番外側の実線は透明のパネル基板１０２を示し、その中央やや上側に、上述の画素がマトリクス状に配置された破線で示す表示領域１０４が位置している。表示領域１０４の上側の辺に沿ってデータラインＤＬと接続される水平駆動回路（以下、Ｈ系ドライバと記す）１０６が形成され、また表示領域１０４の左右の辺に沿ってゲートラインＧＬに接続される垂直駆動回路（以下、Ｖ系ドライバと記す）１０８が形成されている。これらのドライバ１０６，１０８は、各画素ごとに設けられたＴＦＴと同時に作り込まれたＴＦＴなどから構成されている。
【０００７】
表示領域１０４内で垂直方向に延びる太い実線は、電源ラインＰＬを示している。個々の電源ラインＰＬは、表示領域１０４の下側の辺に沿って延びる水平方向の幅広部１１０につながり、全体で櫛歯形状になっている。幅広部１１０は更に、その中央付近で、垂直方向に延びるもう一つの幅広部１１２につながっている。さらに、この幅広部１１２は、有機ＥＬ表示装置１００の下辺に配置される駆動電源入力端子Ｔ１につながっている。垂直方向の幅広部１１２が、水平方向の幅広部１１０の中央付近でこれにつながっているので、表示領域の左右の辺付近の画素に対する電位降下のバランスがとれ、また電位降下の量も小さくできる。すなわち、各画素の電位のばらつきを小さく抑えることができる。
【０００８】
有機ＥＬ表示装置１００の下辺には、端子Ｔ１の他、カソード端子Ｔ２、Ｖ系ドライバ１０８につながる端子Ｔ３、Ｈ系ドライバ１０６につながる端子Ｔ４の複数の端子が配置される。
【０００９】
【特許文献１】特開２００１−１０２１６９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
従来の有機ＥＬ表示装置の外部接続用の端子は、前記公報に記載されるようにパネル基板の下辺に設けられている。しかしながら、表示装置以外の他の機器との関連において、端子を右、または左の側辺に配置したいという要求がある。一方、製造コストの低減要求は非常に強いため、表示領域１０４内の回路構成やドライバなどのパネル基板１００上でレイアウトの変更は最小限に留めることが通常である。レイアウト等の変更は、素子、配線を形成するマスクの変更、特性の検証のやり直し等を招き大幅なコスト上昇につながりかねないからである。したがって、駆動電源入力端子を例えば水平走査方向の一方の端（左辺）に配置した場合、この端子と、水平方向に延びる幅広部の最短距離の部分をつなぐことが考えられる。しかし、各電源ラインＰＬは、全てこの幅広部１１０に接続され、各画素のＥＬ素子に電流を供給している。したがって、端子と水平方向の幅広部の左側とをつなぐようにした場合、幅広部は、大きな電流が流れるため、端子から遠ざかる水平走査方向の右方向に行くほど、電位降下は大きくなり、表示領域左側の電位と、右側の電位とが大きく異なることになる。このような電位の差は、対応する電源ラインＰＬの電位差となり、有機ＥＬ素子に流す電流がパネル上の位置によって異なることとなり、これが有機ＥＬ素子の発光強度の差となって視認され、表示品質を低下させる。
【００１１】
本発明は、有機ＥＬ表示装置の左または右の側辺より、有機ＥＬ素子の駆動電流を供給する場合の、表示画面の輝度ムラの低減を図る。
【課題を解決するための手段】
【００１２】
本発明にかかるエレクトロルミネッセンス表示装置は、画素がマトリックス配置された表示部を表示パネル上に有するエレクトロルミネッセンス表示装置であり、前記表示パネルの列方向に沿った側辺に位置する端子から、各画素の表示素子に駆動電流を供給する駆動電流配線は、表示部の各列に沿ってそれぞれ設けられた枝配線と、前記枝配線が共通接続され、前記表示部の下側周縁部において、前記表示部の行方向に沿って延びる幹配線と、前記幹配線と前記端子とを接続する接続配線と、を有する。前記接続配線は、前記端子の形成領域から前記表示部の下側周縁部に、前記幹配線の前記端子の近傍側から遠方側に向かって設けられたスリットによって、前記幹配線の前記端子近傍側領域から隔てられた状態で、該幹配線の前記端子近傍側領域と並行して延び、前記表示部の下側周縁部の前記行方向の中間位置において前記幹配線と接続配線とが接続されている。
【００１３】
また、本発明の他の態様では、上記装置において、前記接続配線と、前記幹配線とは、前記表示部の下側周縁部に設けられて行方向に延びかつ外形が略長方形の駆動電流配線領域を構成し、前記略長方形の前記端子側の辺から行方向に沿って前記スリットが形成されており、該スリットの長さをＸ、前記駆動電流配線領域の前記スリットの終端部から前記端子の遠方側の辺までの長さをＹ、前記駆動電流配線領域の列方向の幅をＷ、前記スリットにより前記接続配線と隔てられて配置されている前記幹配線の前記端子近傍側の列方向の幅をＬとしたとき、０＜Ｘ＜Ｙ、０＜Ｌ＜Ｗであり、
Ｘ／Ｙ＝√Ｌ／√Ｗ
なる関係を満たす。
【００１４】
また、本発明の他の態様では、前記スリットの長さは、前記表示部の各画素での発光輝度が、最大発光輝度に対して、７０パーセント以上の輝度、或いはさらに８０パーセント以上の輝度となるよう定められている。
【００１５】
また、本発明の他の態様では、前記枝配線の幅は、前記画素に対応付けられた色に応じて定められ、互いに幅の異なる枝配線が少なくとも２種ある。
【００１６】
また、本発明の他の態様では、画素がマトリックス配置された表示部を表示パネル上に有するエレクトロルミネッセンス表示装置において、前記表示パネルの列方向に沿った側辺に位置する端子から、各画素の表示素子に駆動電流を供給する駆動電流配線は、表示部の各列に沿ってそれぞれ設けられた枝配線と、前記枝配線が共通接続され、前記表示部の下側周縁部において、前記表示部の行方向に沿って延びる幹配線と、前記幹配線と前記端子とを接続する接続配線と、を有する。前記接続配線は、前記端子の形成領域から、前記幹配線の形成された前記表示部の下側周縁部に延び、少なくとも前記幹配線の形成領域と重なる領域において、前記接続配線は、前記幹配線と層間に絶縁層を挟んで重畳し、該接続配線は、前記幹配線の行方向中央部において、前記絶縁層を貫通して形成されたコンタクトホールを介して前記幹配線と接続されている。
【発明の効果】
【００１７】
幹配線の外部接続端子に最も近い位置ではなく、表示領域の水平走査方向に沿って設けられるこの幹配線の水平走査方向の中間位置が外部接続端子からの共通接続配線と接続されることとなり、外部端子からの距離に拘わらず、水平走査方向のどの位置の画素に対しても均等な駆動電流を供給することができ、表示領域内での駆動配線の電位降下のばらつき、特に水平走査方向における電位降下の差を低減することができ、また電位降下自体も小さくすることができる。これにより、表示領域の左右の位置で画素の発光強度の差を低減させることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態を、図面に従って説明する。図１は、本実施形態の有機ＥＬ表示装置１０の表示部、各回路および配線などの概略パネルレイアウトを示す図である。パネル基板１２上には、複数の画素がマトリクス状に配置されて表示領域１４が形成されている。パネル基板１２の表示領域１４には、マトリクスの水平走査（行）方向には、順次選択信号が出力されるゲートライン１６（ＧＬ）が形成され、垂直走査（列）方向には、データ信号が出力されるデータライン１８（ＤＬ）と、被駆動素子である有機ＥＬ素子に動作電源（ＰＶＤＤ）からの駆動電流を供給するための電源ライン２０（ＰＬ）が形成されている。
【００１９】
各画素は、概ねこれらのラインによって画定された領域に設けられており、各画素は回路構成としては、被駆動素子として有機ＥＬ素子、ｎチャネル型ＴＦＴより構成された選択トランジスタＴｒ１、保持容量Ｃｓ、ｐチャネル型ＴＦＴより構成された素子駆動トランジスタＴｒ２を有する。選択トランジスタＴｒ１は、そのドレインが垂直走査方向に並ぶ各画素にデータ電圧を供給するデータライン１８に接続され、ゲートが１水平走査ライン上に並ぶ画素を選択するためのゲートライン１６に接続され、更にそのソースが素子駆動トランジスタＴｒ２のゲートに接続される。素子駆動トランジスタＴｒ２は、そのソースが電源ライン２０に接続され、ドレインが、有機ＥＬ素子ＥＬのアノードを構成し、かつ、本実施形態では画素毎に個別形状の画素電極に接続されている。また、有機ＥＬ素子ＥＬのカソードは、各画素共通で形成されており、カソード電源ＣＶに接続されている。また、素子駆動トランジスタＴｒ２のゲートおよび選択トランジスタＴｒ１のソースには、保持容量Ｃｓの第１電極が接続され、もう一方の第２電極は一定電位に、例えば電源ライン２０に接続されている。
【００２０】
なお、上記選択トランジスタＴｒ１および素子駆動トランジスタＴｒ２は、いずれも能動層に、例えばレーザアニール等によって多結晶化された多結晶シリコンなど、結晶性のシリコンが用いられ、かつ不純物としてそれぞれｎ導電型と、ｐ導電型がドープされたｎチャネル型、ｐチャネル型の薄膜トランジスタＴＦＴで構成することができる。なお、画素回路構成、ＴＦＴの導電型構成などについて、上記には限られず、他の構成を採用することも可能である。
【００２１】
画素回路のトランジスタとして、上記のように結晶性シリコンを能動層に用いたＴＦＴを採用した場合、この結晶性シリコンＴＦＴは、各画素回路だけでなく、各画素を順次選択、制御するための周辺駆動回路の回路素子としても用いることができる。本実施形態の有機ＥＬ表示装置１０においては、パネル基板１２上に、前述の画素回路用トランジスタの製造と同時に、画素回路と同様の結晶性シリコンＴＦＴを形成して、周辺駆動回路、具体的にはＨ系ドライバ２２とＶ系ドライバ２４を内蔵させている。図１に示されるように、Ｈ系ドライバ２２は表示領域１４の上辺に沿って、Ｖ系ドライバ２４は、表示領域の右辺に沿って配置される。
【００２２】
さらに、表示領域１４の下辺に沿って駆動電源ＰＶＤＤからの駆動電流を各画素に供給するための駆動電流配線が、駆動電流配線領域２６に形成される。これらＨ系、Ｖ系ドライバ２２，２４に、有機ＥＬ表示装置１０の外部より制御信号、電源を供給するフラットパネルケーブル（以下、ＦＰＣと記す）の接続端子が、パネル基板１２の左辺に配置される。表示領域１４の左辺に沿って、ＦＰＣとの接続端子と、Ｈ系、Ｖ系ドライバ２２，２４や、駆動電流配線とを接続するためや、供給された電位をＨ系ドライバ２２の動作に適した電位に変換するためのＨ系レベルシフタＬＳが配置されている。なお、ＦＰＣとの接続端子は、好ましくは、表示領域の高さ方向の中央より下側に配置される。また、表示領域１４の右上隅には、供給された電位を、Ｖ系ドライバ２４の動作に適した電位に変換するＶ系レベルシフタＬＳが配置される。
【００２３】
図２は、各画素の有機ＥＬ素子ＥＬに駆動電流を供給する駆動電流配線（ＰＶＤＤ配線）の詳細構成を示す図である。駆動電流配線は、表示部のマトリクスの各列に沿って延びる枝配線と、各枝配線が接続されパネル基板１２の表示部下側の周縁部において、表示部の行方向（水平走査方向）に延びて設けられた幹配線と、幹配線と外部電源接続端子Ｔ１とを接続する接続配線とを含む。
【００２４】
枝配線は、すでに述べた電源ライン２０であり、以降は枝配線２０と記して説明を行う。幹配線２８は、図１の駆動電流配線領域２６に位置し、水平走査方向に沿って（表示領域の左右で）、その配線幅が異なっている。幹配線２８の右側部分２８ａは、パネルの中心よりも水平走査方向において端子Ｔ１から遠い位置（端子Ｔ１形成辺と反対側の辺の近く）に設けられており、その配線幅（垂直走査方向の寸法）がＷｍｍである。幹配線２８の左側部分２８ｂは、上記右側部分２８ａとは逆に、パネルの中心よりも水平走査方向において端子Ｔ１から近い位置（端子Ｔ１形成辺の近く）に設けられており、その配線幅がＬｍｍとなっている（但し、０＜Ｌ＜Ｗ）。
【００２５】
接続配線３０は、上記幹配線２８の左右部分２８ａ，２８ｂに、外部接続端子Ｔ１を均等に接続するための共通配線であり、幹配線の左側部分２８ｂと並行して配置される並行配置部分３０ａと、並行配置部分３０ａと接続端子Ｔ１とを接続する接続部分３０ｂを有している。幹配線の左側部分２８ｂと、接続配線の並行配置部分３０ａの間には、スリット３２が形成されており、これらの配線の分離が行われている。幹配線２８と、接続配線の並行配置部分３０ａの外形は、一点鎖線で示す長方形３４である。
【００２６】
言い換えると、長方形３４の配線（駆動電流配線領域２６）にスリット３２を設けることにより、幹配線２８と接続配線の並行配置部分３０ａが形成されている。即ち、このスリット３２は、長方形の駆動電流配線領域の端子Ｔ１側のエッジから水平走査方向の中央方向（端子Ｔ１から遠ざかる方向）に向かって形成され、幹配線２８の端子近傍側領域（左側部分２８ｂ）の端子Ｔ１との間の配線長を長くする機能を持つ。つまり、このスリット３２により幹配線２８の端子近傍側領域（左側部分２８ｂ）と端子遠方側領域（右側部分２８ａ）との端子Ｔ１への配線長を同等にすることが容易となる。
【００２７】
このように、駆動電流配線領域にスリット３２を設けることにより、幹配線２８に対して電流を供給する位置（以下、接続部（接続点）３６と記す）が、スリット３２の先端位置となり、ここから電流が左右に分かれるので、水平走査方向の左右の電位のバランスが取りやすくなる。なお、図において、枝配線２０、幹配線２８の右側、左側部分２８ａ，２８ｂ及び並行配置部分３０ａは、説明のためそれぞれ別領域で示しているが、実際には、一体で、アルミニウムなどの導電性金属配線材料を用いて形成することができる。
【００２８】
接続部３６からの幹配線２８の左右の電位降下を等しくする条件を計算する。幹配線の右側部分２８ａの幅をＷｍｍ、長さをＹｍｍとし、左側部分２８ｂの幅をＬｍｍ、長さをＸｍｍとする。幹配線の全長はＨｍｍ（＝Ｘ＋Ｙ）である。並行配置部分３０ａの幅をＭｍｍ（＝Ｗ−Ｌ）、長さはＸｍｍである。これら左側部分２８ｂおよび並行配置部分３０ａの長さＸは、スリット３２の長さでもある。配線材料のシート抵抗をρ、駆動電源配線に流れる全電流をＩとすれば、右側部分２８ａの電位降下ΔＶｒは、右側部分の抵抗の２分の１と右側部分の電流和であるから、
ΔＶｒ＝（１／２）ρ（Ｙ／Ｗ）×Ｙ／（Ｘ＋Ｙ）×Ｉ ・・・（１）
となる。同様に、左側部分２８ｂの電位降下ΔＶｌは、
ΔＶｌ＝（１／２）ρ（Ｘ／Ｌ）×Ｘ／（Ｘ＋Ｙ）×Ｉ ・・・（２）
となる。接続部３６から左右の電位降下が等しくなるとき電位降下を最小とでき、この条件はΔＶｒ＝ΔＶｌであるから、式（１），（２）より
Ｘ／Ｙ＝√Ｌ／√Ｗ ・・・（３）
を得る。なお、０＜Ｘ＜Ｙ、０＜Ｌ＜Ｗである。
【００２９】
図３は、Ｈ＝５０．９ｍｍ、Ｗ＝２ｍｍ、Ｌ＝０．１〜１．５ｍｍ、ρ＝０．０７７（Ω／□）、Ｉ＝１６９ｍＡの駆動電流配線領域２６内の電位降下の様子を示す図である。幹配線の電位降下のグラフは、スリット先端の接続部３６から右の端子遠方側領域（右側部分）２８ａと、左の端子近傍側領域（左側部分）２８ｂの電位降下を示している。左側部分の幅Ｌが大きくなるほど電位降下は少なくなっている。一方、並行配置部分電位降下のグラフは、接続配線の並行配置部分３０ａでの電位降下を示している。この電位降下は、幅Ｌが大きくなるほど、大きくなっている。これら二つのグラフの電位降下を加えたグラフが配線領域電位降下のグラフであり、並行配置部分３０ａの左端から、幹配線２８の右端または左端までの総電位降下を示している。
【００３０】
配線領域の電位降下が大きい場合、画素全体の輝度が下がり、十分な画面明るさが得られない。この面からは幅Ｌが狭い、すなわちスリット長さＸが短い方が好ましい。一方、幹配線の電位降下が大きいと、接続部３６に近い位置（水平走査方向の中央付近）の画素と表示領域の左右の端の画素との輝度の差が大きく、輝度のムラとなって観察者に視認されてしまう。したがって、この面からは幅Ｌは大きい方が好ましい。よって、最大輝度に対する最小輝度が許容できる範囲で、できるだけ幅Ｌが小さい、すなわちスリットが短いことが望まれる。最小輝度が最大輝度に対して、およそ８０パーセント程度の範囲であれば、輝度ばらつきとして視認されにくく、高い表示品質であるとして評価を得られるため、この条件を満たす幅Ｌの値で、最も小さい値を採用することが好ましい。なお、このように設定された幅Ｌ（スリット長Ｘ）では、配線領域電位降下が大きくてパネル全体の輝度としては十分でない場合、輝度のムラを、許容できる範囲であるおよそ７０パーセントにして幅Ｌを設定することができる。
【００３１】
図４は、Ｈ＝５０．９ｍｍ、Ｗ＝２ｍｍ、Ｌ＝１ｍｍ、ρ＝０．０７７（Ω／□）、Ｉ＝１６９ｍＡ、枝配線２０の幅１２μｍの場合の表示領域１４の四隅に位置する画素の輝度比を示す図であり、スリット３２の先端、すなわち接続部３６の近傍に位置する表示領域下辺中央の画素の輝度（１００％）に対する四隅の画素の輝度比率が示されている。４隅の画素の輝度比が８０パーセントを超えており、輝度ばらつきの小さいパネルとして評価することができる。輝度比が７０パーセントを下回ると、輝度ばらつきとして視認されやすくなるためこの条件を採用することは避けることが好適である。上記の例においては、端子Ｔ１からの電気的配線距離が最も長い表示領域１４の左右の上端の画素輝度についても、最大輝度１００％に対して８３．２％以上を実現しており、製品のばらつきなどにより、発光強度が部分的に低下した場合などを考えても、十分な余裕があることが分かる。また、配線の幅Ｗを狭めることができることも分かる。
【００３２】
図５は、枝配線の幅を、その配線に対応付けられた画素の色ごとに異ならせた例である。これは、色ごとに流すべき電流が異なるためであり、電流が多い配線ほど太くしている。つまり、発光色毎に異なる発光材料を用いた有機ＥＬ素子であれば、材料毎に発光効率が異なるため、発光効率の低い色の有機ＥＬ素子に対しては、他の色の光と同等の輝度を実現するために、より多くの電流を供給する必要がある。或いは、全画素について同一の発光材料を用い、カラーフィルタなどの色変換部材を利用して、フルカラー表示を実現する場合、発光効率はどの画素でも等しいが、人の色感度や、表示イメージ、映像の規格などにより、対応付けられた色毎に発光輝度を変更する要求がある。図５の例では、このような要求に対応することができ、この例では、白の画素に駆動電流を供給する枝配線２０Ｗの幅が最も太く、次いで赤用の枝配線２０Ｒが太く、緑用と青用の枝配線２０Ｇ，２０Ｂは、最も細くなっている。他の構成は、図２に示す駆動電流配線の構成と同じであり、説明は省略する。図５の例では、３種の異なる太さの配線を採用したが、２種であっても、全てを異なる太さにすることもできる。もちろん、各色の枝配線の幅の関係は上記例に限られるものではなく、条件に応じて必要な色の枝配線の幅を最適な幅とすればよい。
【００３３】
図６および図７は、他の実施形態の有機ＥＬ表示装置５０の要部を示す平面図および断面図である。この有機ＥＬ表示装置５０は、前述の有機ＥＬ表示装置１０との比較において、幹配線と接続配線の構成に差異がある。他の構成については、有機ＥＬ表示装置１０と同様の構成であり、説明を省略する。
【００３４】
幹配線５２は、表示領域１４の外側に水平走査方向に同一の幅で延びており、接続配線５４は、少なくとも幹配線５２と平面図において重なる領域において、幹配線５２と互いに絶縁された異なる導電層を用いて形成されている。一例としては、図７に示すように、選択トランジスタＴｒ１、素子駆動トランジスタＴｒ２等のＴＦＴのゲート電極５６と同一の金属配線材料を用い、このゲート電極５６と同時に形成した配線層を利用することができる。例えばこのゲート電極配線材料は、Ｃｒ、Ｍｏ等の高融点金属材料である。一方の幹配線５２及び枝配線２０は、データラインなどと同じ、アルミニウムなどの配線材料を用い、データラインなどと同時に形成することができる。なお、接続配線５４は、本実施形態においては、幹配線５２と異なる層に形成された架橋部分５４ａと、幹配線５２と同じ層に形成され、外部端子Ｔ１と接続している接続部５４ｂを含む。幹配線５２と架橋部分５４ａは、幹配線５２の中央部分の破線で示した部分５８において、層間の絶縁層（図７の場合は、層間絶縁層）を貫通して形成したコンタクトホールにおいて接続されている。この接続部５８から表示領域１４の左右の端まで伸びる幹配線５２の長さはほぼ等しくなっており、これにより表示領域１４の両端の電位降下はほぼ等しく、各画素の電源電位の差を最小にすることができる。
【００３５】
なお、図６，７に示す電源供給配線の構成においても、図５に一例を示す枝配線の幅を色ごとに異なるようにする構成を採ることができる。
【図面の簡単な説明】
【００３６】
【図１】本実施形態の有機ＥＬ表示装置の概略のパネルレイアウトを示す図である。
【図２】有機ＥＬ表示装置の駆動電源配線を概念的に示す図である。
【図３】電位降下の幅Ｌに関する依存性を示す図である。
【図４】有機ＥＬ表示装置の四隅の画素の輝度比を相対的に示した図である。
【図５】枝配線の太さを色ごとに設定した表示装置の例である。
【図６】他の実施形態の有機ＥＬ表示装置の概略のパネルレイアウトを示す図である。
【図７】有機ＥＬ表示装置の断面を示す図である。
【図８】アクティブマトリクス型表示装置の１画素の等価回路を示す図である。
【図９】従来の有機ＥＬ表示パネルの概略レイアウトを示す図である。
【符号の説明】
【００３７】
１０，５０ 有機ＥＬ表示装置、１２ パネル基板、１４ 表示領域、１６ ゲートライン、１８ データライン、２０ 電源ライン、２２ Ｈ系ドライバ、２４ Ｖ系ドライバ、２６ 駆動電流配線領域、２８，５２ 幹配線、３０，５４ 接続配線、３２ スリット、３４ 長方形、３６ 接続部。
【特許請求の範囲】
【請求項１】
画素がマトリックス配置された表示部を表示パネル上に有するエレクトロルミネッセンス表示装置において、
前記表示パネルの列方向に沿った側辺に位置する端子から、各画素の表示素子に駆動電流を供給する駆動電流配線は、
表示部の各列に沿ってそれぞれ設けられた枝配線と、
前記枝配線が共通接続され、前記表示部の下側周縁部において、前記表示部の行方向に沿って延びる幹配線と、
前記幹配線と前記端子とを接続する接続配線と、
を有し、
前記接続配線は、前記端子の形成領域から前記表示部の下側周縁部に、前記幹配線の前記端子の近傍側から遠方側に向かって設けられたスリットによって、前記幹配線の前記端子近傍側領域から隔てられた状態で、該幹配線の前記端子近傍側領域と並行して延び、前記表示部の下側周縁部の前記行方向の中間位置において前記幹配線と接続配線とが接続されていることを特徴とするエレクトロルミネッセンス表示装置。
【請求項２】
請求項１に記載のエレクトロルミネッセンス表示装置において、
前記接続配線と、前記幹配線とは、前記表示部の下側周縁部に設けられて行方向に延びかつ外形が略長方形の駆動電流配線領域を構成し、
前記略長方形の前記端子側の辺から行方向に沿って前記スリットが形成されており、
該スリットの長さをＸ、前記駆動電流配線領域の前記スリットの終端部から前記端子の遠方側の辺までの長さをＹ、前記駆動電流配線領域の列方向の幅をＷ、前記スリットにより前記接続配線と隔てられて配置されている前記幹配線の前記端子近傍側の列方向の幅をＬとしたとき、０＜Ｘ＜Ｙ、０＜Ｌ＜Ｗであり、
Ｘ／Ｙ＝√Ｌ／√Ｗ
なる関係を満たすことを特徴とするエレクトロルミネッセンス表示装置。
【請求項３】
請求項２に記載のエレクトロルミネッセンス表示装置において、
前記スリットの長さは、前記表示部の各画素での発光輝度が、最大発光輝度に対して、７０パーセント以上の輝度となるよう定められていることを特徴とするエレクトロルミネッセンス表示装置。
【請求項４】
請求項３に記載のエレクトロルミネッセンス表示装置において、
前記スリットの長さは、前記表示部の各画素での発光輝度が、最大発光輝度に対して、８０パーセント以上の輝度となるよう定められていることを特徴とするエレクトロルミネッセンス表示装置。
【請求項５】
請求項１〜４のいずれか１項に記載のエレクトロルミネッセンス表示装置において、
前記枝配線の幅は、前記画素に対応付けられた色に応じて定められ、互いに幅の異なる枝配線が少なくとも２種あることを特徴とする
エレクトロルミネッセンス表示装置。
【請求項６】
画素がマトリックス配置された表示部を表示パネル上に有するエレクトロルミネッセンス表示装置において、
前記表示パネルの列方向に沿った側辺に位置する端子から、各画素の表示素子に駆動電流を供給する駆動電流配線は、
表示部の各列に沿ってそれぞれ設けられた枝配線と、
前記枝配線が共通接続され、前記表示部の下側周縁部において、前記表示部の行方向に沿って延びる幹配線と、
前記幹配線と前記端子とを接続する接続配線と、
を有し、
前記接続配線は、前記端子の形成領域から、前記幹配線の形成された前記表示部の下側周縁部に延び、少なくとも前記幹配線の形成領域と重なる領域において、前記接続配線は、前記幹配線と層間に絶縁層を挟んで重畳し、
該接続配線は、前記幹配線の行方向中央部において、前記絶縁層を貫通して形成されたコンタクトホールを介して前記幹配線と接続されていることを特徴とするエレクトロルミネッセンス表示装置。
【請求項１】
画素がマトリックス配置された表示部を表示パネル上に有するエレクトロルミネッセンス表示装置において、
前記表示パネルの列方向に沿った側辺に位置する端子から、各画素の表示素子に駆動電流を供給する駆動電流配線は、
表示部の各列に沿ってそれぞれ設けられた枝配線と、
前記枝配線が共通接続され、前記表示部の下側周縁部において、前記表示部の行方向に沿って延びる幹配線と、
前記幹配線と前記端子とを接続する接続配線と、
を有し、
前記接続配線は、前記端子の形成領域から前記表示部の下側周縁部に、前記幹配線の前記端子の近傍側から遠方側に向かって設けられたスリットによって、前記幹配線の前記端子近傍側領域から隔てられた状態で、該幹配線の前記端子近傍側領域と並行して延び、前記表示部の下側周縁部の前記行方向の中間位置において前記幹配線と接続配線とが接続されていることを特徴とするエレクトロルミネッセンス表示装置。
【請求項２】
請求項１に記載のエレクトロルミネッセンス表示装置において、
前記接続配線と、前記幹配線とは、前記表示部の下側周縁部に設けられて行方向に延びかつ外形が略長方形の駆動電流配線領域を構成し、
前記略長方形の前記端子側の辺から行方向に沿って前記スリットが形成されており、
該スリットの長さをＸ、前記駆動電流配線領域の前記スリットの終端部から前記端子の遠方側の辺までの長さをＹ、前記駆動電流配線領域の列方向の幅をＷ、前記スリットにより前記接続配線と隔てられて配置されている前記幹配線の前記端子近傍側の列方向の幅をＬとしたとき、０＜Ｘ＜Ｙ、０＜Ｌ＜Ｗであり、
Ｘ／Ｙ＝√Ｌ／√Ｗ
なる関係を満たすことを特徴とするエレクトロルミネッセンス表示装置。
【請求項３】
請求項２に記載のエレクトロルミネッセンス表示装置において、
前記スリットの長さは、前記表示部の各画素での発光輝度が、最大発光輝度に対して、７０パーセント以上の輝度となるよう定められていることを特徴とするエレクトロルミネッセンス表示装置。
【請求項４】
請求項３に記載のエレクトロルミネッセンス表示装置において、
前記スリットの長さは、前記表示部の各画素での発光輝度が、最大発光輝度に対して、８０パーセント以上の輝度となるよう定められていることを特徴とするエレクトロルミネッセンス表示装置。
【請求項５】
請求項１〜４のいずれか１項に記載のエレクトロルミネッセンス表示装置において、
前記枝配線の幅は、前記画素に対応付けられた色に応じて定められ、互いに幅の異なる枝配線が少なくとも２種あることを特徴とする
エレクトロルミネッセンス表示装置。
【請求項６】
画素がマトリックス配置された表示部を表示パネル上に有するエレクトロルミネッセンス表示装置において、
前記表示パネルの列方向に沿った側辺に位置する端子から、各画素の表示素子に駆動電流を供給する駆動電流配線は、
表示部の各列に沿ってそれぞれ設けられた枝配線と、
前記枝配線が共通接続され、前記表示部の下側周縁部において、前記表示部の行方向に沿って延びる幹配線と、
前記幹配線と前記端子とを接続する接続配線と、
を有し、
前記接続配線は、前記端子の形成領域から、前記幹配線の形成された前記表示部の下側周縁部に延び、少なくとも前記幹配線の形成領域と重なる領域において、前記接続配線は、前記幹配線と層間に絶縁層を挟んで重畳し、
該接続配線は、前記幹配線の行方向中央部において、前記絶縁層を貫通して形成されたコンタクトホールを介して前記幹配線と接続されていることを特徴とするエレクトロルミネッセンス表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００７−３４２７８（Ｐ２００７−３４２７８Ａ）
【公開日】平成１９年２月８日（２００７．２．８）
【国際特許分類】
【出願番号】特願２００６−１５４８３９（Ｐ２００６−１５４８３９）
【出願日】平成１８年６月２日（２００６．６．２）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
【公開日】平成１９年２月８日（２００７．２．８）
【国際特許分類】
【出願日】平成１８年６月２日（２００６．６．２）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
[ Back to top ]