グリッドタイインバータ、システム及び方法
【課題】グリッドタイインバータの、極めて大きいサイズを有し高価である、という問題に対処する。
【解決手段】電力網に接続可能なグリッドタイインバータであって、DC電源から、前記電力網と略同期する電流波形を生成するよう動作可能なDC−DC電流形プッシュプルコンバータと、前記DC−DC電流形コンバータに接続される第1サイドと、前記電力網に接続可能な出力ラインを有する第2サイドとを有する変圧器とを具備するグリッドタイインバータを提供する。
【解決手段】電力網に接続可能なグリッドタイインバータであって、DC電源から、前記電力網と略同期する電流波形を生成するよう動作可能なDC−DC電流形プッシュプルコンバータと、前記DC−DC電流形コンバータに接続される第1サイドと、前記電力網に接続可能な出力ラインを有する第2サイドとを有する変圧器とを具備するグリッドタイインバータを提供する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、グリッドタイインバータ、方法及びシステムに関する。
【背景技術】
【0002】
電力網に電力を供給することについて、国内の電力消費者の関心が大いに高まりつつある。これは、急増する電力使用量(とりわけ、ピーク需要量)を考えると、極めて重要な関心事である。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】米国特許出願2008/0062724号公報(図1〜3)
【発明の概要】
【発明が解決しようとする課題】
【0004】
電力供給は、所謂「グリッドタイインバータ(Grid-Tied Inverter)」を用いて行うことが可能である。グリッドタイインバータは、蓄電池群(バッテリバンク)と電力網(グリッド)とを接続するDC(Direct Current、直流)−DCコンバータである。このようなインバータは、極めて大きいサイズを有するとともに、高価である場合が多い。
【0005】
本発明の目的は、このような問題に対処することにある。
【課題を解決するための手段】
【0006】
第1の側面によれば、
電力網に接続可能なグリッドタイインバータであって、
DC電源から、前記電力網と略同期する電流波形を生成するよう動作可能なDC−DC電流形プッシュプルコンバータと、
前記DC−DC電流形コンバータに接続される第1サイドと、前記電力網に接続可能な出力ラインを有する第2サイドとを有する変圧器と
を具備するグリッドタイインバータが提供される。
【0007】
前記DC−DC電流形コンバータは、前記DC電源に接続可能なバックブースト段を有し、
前記出力ラインの電圧波形の下部が生成されている間のみ、前記バックブースト段が駆動されてもよい。
【0008】
前記出力ラインの前記電圧波形の前記下部はVline≦n.Vbatであり、Vlineは前記出力ラインの前記電圧であり、nは前記変圧器の巻数比であり、Vbatは前記DC電源の前記電圧であってもよい。
【0009】
前記出力ラインの前記波形の前記下部はVline≦n.Vbat+δであり、Vlineは前記出力ラインの前記電圧であり、nは前記変圧器の巻数比であり、Vbatは前記DC電源の前記電圧であり、δは所定電圧であってもよい。
【0010】
前記出力ラインの前記電圧波形の位相を測定するよう動作可能な測定装置を具備し、
前記電圧波形の前記下部は、前記電圧波形の前記位相に応じて決定されてもよい。
【0011】
前記バックブースト段は、インダクタの第1の端子及び前記DC電源の間に接続される第1のスイッチと、前記インダクタの前記第1の端子及びグラウンドの間に接続される第2のスイッチとを有し、
前記インダクタの前記第2の端子は、前記変圧器の前記第1サイドに接続されてもよい。
【0012】
前記バックブーストモードが駆動されないとき、前記第2のスイッチは開いたままであってもよい。
【0013】
前記バックブースト段及び前記変圧器の前記第1サイドの間に接続されるインダクタをさらに具備し、
前記プッシュプルコンバータは、制御可能なデューティサイクルで前記インダクタを充電及び放電することにより前記電流波形を生成するよう動作可能であり、
前記バックブースト段が駆動されるバックブーストモード及び前記バックブースト段が駆動されないブーストモード間の遷移時又は前記遷移時近傍に、前記インダクタ電流及び前記デューティサイクルの少なくともいずれか一方を制御可能であってもよい。
【0014】
第2の側面によれば、
電力網に接続可能なグリッドタイインバータの制御方法であって、
前記グリッドタイインバータは、DC−DC電流形プッシュプルコンバータを有し、
前記方法は、DC電源から、前記電力網と略同期する電流波形を生成し、
前記グリッドタイインバータは、前記DC−DC電流形コンバータに接続される第1サイドと、前記電力網に接続可能な出力ラインを有する第2サイドとを有する変圧器をさらに具備する
グリッドタイインバータの制御方法が提供される。
【0015】
前記DC−DC電流形コンバータは、前記DC電源に接続可能なバックブースト段を有し、
前記方法は、前記出力ラインの電圧波形の下部が生成されている間のみ、前記バックブースト段を駆動してもよい。
【0016】
前記出力ラインの前記電圧波形の前記下部はVline≦n.Vbatであり、Vlineは前記出力ラインの前記電圧であり、nは前記変圧器の巻数比であり、Vbatは前記DC電源の前記電圧であってもよい。
【0017】
前記出力ラインの前記波形の前記下部はVline≦n.Vbat+δであり、Vlineは前記出力ラインの前記電圧であり、nは前記変圧器の巻数比であり、Vbatは前記DC電源の前記電圧であり、δは所定電圧であってもよい。
【0018】
前記出力ラインの前記電圧波形の位相を測定し、
前記電圧波形の前記下部を、前記電圧波形の前記位相に応じて決定してもよい。
【0019】
前記バックブースト段は、インダクタの第1の端子及び前記DC電源の間に接続される第1のスイッチと、前記インダクタの前記第1の端子及びグラウンドの間に接続される第2のスイッチとを有し、
前記インダクタの前記第2の端子は、前記変圧器の前記第1サイドに接続されてもよい。
【0020】
前記バックブーストモードが駆動されないとき、前記第2のスイッチを開いたままにしてもよい。
【0021】
前記グリッドタイインバータは、前記バックブースト段及び前記変圧器の前記第1サイドの間に接続されるインダクタをさらに具備し、
前記方法は、制御可能なデューティサイクルで前記インダクタを充電及び放電することにより前記電流波形を生成し、
前記バックブースト段が駆動されるバックブーストモード及び前記バックブースト段が駆動されないブーストモード間の遷移時又は前記遷移時近傍に、前記インダクタ電流及び前記デューティサイクルの少なくともいずれか一方を制御可能であってもよい。
【0022】
別の側面によれば、DC電源及び前記電力網の間に接続された上記実施形態のいずれか1つに記載のグリッドタイインバータを具備するシステムが提供される。
【0023】
別の側面によれば、コンピュータに読み込み可能な複数の命令であって、前記コンピュータにロードされて、前記コンピュータに上記実施形態のいずれか1つに記載の方法を実行させる複数の命令を含むコンピュータプログラムが提供される。
【発明の効果】
【0024】
本発明によれば、DC−DCコンバータの出力を電流波形とする。これにより、フィルタ抵抗を調整する必要性が低減され、従って、電気回路の複雑性が低減される。
【図面の簡単な説明】
【0025】
【図1】本発明の実施形態を示すブロック図である。
【図2】図1に示すDC−DC コンバータ及びアンフォールディング回路を説明する回路及びタイミング図である。
【図3】図2の回路図に関連するタイミング図である。
【図4】実施形態に係る変圧器の二次側である。
【図5】図2に示す回路のデューティサイクルを制御する制御ループである。
【図6A】プラナートランスの第1の構成を示す。
【図6B】プラナートランスの第1の構成を示す。
【図6C】プラナートランスの第1の構成を示す。
【図7A】プラナートランスの第2の構成を示す。
【図7B】プラナートランスの第2の構成を示す。
【図7C】プラナートランスの第2の構成を示す。
【発明を実施するための形態】
【0026】
本発明の上記及びその他の目的、特徴及び利点は、以下、添付図面を参照して例示的な実施形態を詳細に説明することにより明らかになる。
【0027】
図1は、システム100を示す。システム100は、蓄電池110、DC−DCコンバータ120及びアンフォールディング回路(フルブリッジ回路)130を有する。DC−DCコンバータ120及びアンフォールディング回路130により、本発明の実施形態に係るグリッドタイインバータが構成される。アンフォールディング回路130は、商用電力網(図示せず)から供給される商用電源に接続される。DC−DCコンバータ120は、蓄電池110に接続される。
【0028】
実施形態において、蓄電池110は、2kWh(キロワット時)の蓄電池であり、典型的には多数の蓄電池セルで構成される。各蓄電池セルは、例えば、定格が30Ah(アンペア時)である。蓄電池110は、約1kWの電力を常時出力することが可能なDC電源である。しかしながら、本発明は上記に限定されるものではなく、実施形態においては如何なるサイズ及び如何なるタイプの蓄電池も使用可能である。
【0029】
グリッドタイインバータは、蓄電池110に接続される。DC−DCコンバータ120は、実施形態では、典型的には内蔵ヒューズユニット(図示せず)を有するIEC(International Electrotechnical Commission)標準規格の電源インレットを用いて、蓄電池110に接続される。この電源インレットの一例として、4ピンXLRタイプ雄ソケットが挙げられる。
【0030】
DC−DCコンバータ120の出力波形を図1に示す。DC−DCコンバータ120の出力波形は、完全な整流信号に似た形状をもつ電流波形である。すなわち、DC−DCコンバータ120の出力は、実際には、DC電流であり、ブリッジ回路を用いて生成されたものではない。それにも拘わらず、DC−DCコンバータ120の出力は、完全な整流信号に似た形状をもつ。このことは、図2を参照して説明することで明らかになる。
【0031】
アンフォールディング回路130は、この完全な整流信号を受信し、DC−DCコンバータ120の出力の極性を100Hzで切り替え、電力網の瞬時電圧と略同一の瞬時電圧をもつAC信号を生成する。すなわち、DC−DCコンバータ120により生成された電流波形の交流の「隆起」は、異極性に切り替えられる。従って、アンフォールディング回路130の出力は、およそ50Hzの周波数をもつAC信号となり、電力網の周波数と一致する。このことは、図1に示される。
【0032】
以上、システム100が、蓄電池110に充電された電力を電力網に伝送する第1のモードに適合するものであるとして説明した。しかしながら、システム100を逆に使用することもまた同様に可能である。すなわち、システム100は、以下のような第2のモードにて動作可能である。すなわち、電力網から供給される電力を用いて蓄電池110を充電するモードである。これにより、一実施形態によれば、双方向電流形DC−DCコンバータが提供される。下流のアンフォールディング電気回路により、このDC−DCコンバータの出力から、AC波形が生成される。
【0033】
図2を参照し、蓄電池110は、DC−DCコンバータ120に接続される。DC−DCコンバータ120の構成要素は、破線四角形により囲まれている。DC−DCコンバータ120の出力は、アンフォールディング回路130に供給される。アンフォールディング回路130の構成要素は、破線四角形により囲まれている。
【0034】
図3を参照し、DC−DCコンバータ120の動作をより詳細に説明する。なお、DC−DCコンバータ120及びアンフォールディング回路130の構成については、図2を参照して説明する。
【0035】
図2を参照し、蓄電池110は、単セル装置であり、DC−DCコンバータ120に接続される。しかしながら、上述のように、実施形態では、蓄電池110は複数のセルを有してもよい。
【0036】
蓄電池110は、バイパスコンデンサ(デカップリングコンデンサ)C6に並列に接続される。第1のスイッチングトランジスタQ1の第1の端子は、蓄電池110に直列に接続される。第1のスイッチングトランジスタQ1の第2の端子及びグラウンドの間には、第2のスイッチングトランジスタQ2が接続される。第1のインダクタL1の第1の端子は、第1のスイッチングトランジスタQ1の第2の端子に接続される。第1のスイッチングトランジスタQ1、第2のスイッチングトランジスタQ2及び第1のインダクタL1は、同期式バックコンバータとして設けられる。第1のインダクタL1の第2の端子は、変圧器の分割された一次コイルに接続される。実施形態では、第1のインダクタL1の第2の端子は、変圧器の第1の一次コイルの第1の端子及び変圧器の第2の一次コイルの第1の端子に接続される。
【0037】
第3のスイッチングトランジスタQ3の第1の端子は、第1の一次コイルの第2の端子に接続される。第3のスイッチングトランジスタQ3の第2の端子は、グラウンドに接続される。第4のスイッチングトランジスタQ4の第1の端子は、第2の一次コイルの第2の端子に接続される。第4のスイッチングトランジスタQ4の第2の端子は、グラウンドに接続される。
【0038】
第5のスイッチングトランジスタQ5の第1の端子は、第1の一次コイルの第2の端子及び第3のスイッチングトランジスタQ3の第1の端子の間に接続される。第1のコンデンサC1は、第5のスイッチングトランジスタQ5の第2の端子及びグラウンドの間に接続される。第6のスイッチングトランジスタQ6の第1の端子は、第2の一次コイルの第2の端子及び第4のスイッチングトランジスタの第1の端子の間に接続される。第2のコンデンサC2は、第6のスイッチングトランジスタQ6の第2の端子及びグラウンドの間に接続される。
【0039】
変圧器の二次コイルの第1の端子は、第3のコンデンサC3の第2の端子及び第4のコンデンサC4の第1の端子に接続される。第4のコンデンサC4の第2の端子は、ネガティブレールに接続される。第3のコンデンサC3の第1の端子は、ポジティブレールに接続される。第1のダイオードD1の陰極端子もまた、ポジティブレールに接続される。第1のダイオードD1の陽極端子は、変圧器の二次コイルの第2の端子に接続される。第2のダイオードD2の陰極端子もまた、変圧器の二次コイルの第2の端子に接続される。第2のダイオードD2の陽極端子は、ネガティブレールに接続される。
【0040】
第2のダイオードD2の陰極端子は、第3のダイオードD3の陽極端子に接続される。第8のスイッチングトランジスタQ8は、第3のダイオードD3の陰極端子及びネガティブレールの間に接続される。第7のスイッチングトランジスタQ7の第2の端子は、変圧器の二次コイルの第2の端子に接続される。第7のスイッチングトランジスタQ7の第1の端子は、第4のダイオードD4の陰極端子に接続される。第4のダイオードD4の第2の端子は、ポジティブレールに接続される。第5のコンデンサC5は、第4のダイオードD4の陰極端子及びネガティブレールの間に接続される。なお、第3及び第4のダイオードD3、D4は、ショットキーバリアダイオード(Shottky diode)である。ショットキーバリアダイオードは、高速なスイッチング効率をもつとともに、順電圧降下が小さい。
【0041】
上述のように、アンフォールディング回路130は、DC−DCコンバータ120に接続される。アンフォールディング回路130は、第5のコンデンサC5に並列に接続される。アンフォールディング回路130は、第9〜第12のスイッチングトランジスタQ9〜Q12を有する。第9のスイッチングトランジスタQ9の第1の端子はポジティブレールに接続され、第2の端子はネガティブ出力ラインに接続される。第10のスイッチングトランジスタQ10は、ポジティブレール及びポジティブ出力ラインの間に接続される。第11のスイッチングトランジスタQ11は、ネガティブ出力ライン及びネガティブレールの間に接続される。第12のスイッチングトランジスタQ12は、ネガティブレール及びポジティブ出力ラインの間に接続される。ポジティブ及びネガティブ出力ラインは、電力網に接続される。実施形態では、フィルタ電気回路がポジティブ及びネガティブ出力ライン及び電力網の間に設けられる。
【0042】
なお、第9〜第12のスイッチングトランジスタQ9〜Q12は、電力MOSFET (Metal Oxide Semi-conductor Field Effect Transistors、金属酸化膜半導体電界効果トランジスタ、モス電界効果トランジスタ)トランジスタである。すなわち、MOSFETのドレイン(陰極)及びソース(陽極)の間に、ダイオードが存在する。これは、所謂「ボディダイオード」であり、種々の電界効果トランジスタに見られる。第9のスイッチングトランジスタQ9のドレインは、ポジティブレールに接続される。第10のスイッチングトランジスタQ10のドレインは、ポジティブレールに接続される。第11のスイッチングトランジスタQ11のドレインは、ネガティブ出力レールに接続される。第12のスイッチングトランジスタQ12のドレインは、ポジティブ出力レールに接続される。
【0043】
すなわち、第1のモード(蓄電池から電力網へ)では、第9〜第12のスイッチングトランジスタQ9〜Q12がスイッチされ、適切な出力波形を生成する。第2のモード(電力網から蓄電池へ)では、第9〜第12のスイッチングトランジスタQ9〜Q12はスイッチされない。すなわち、各MOSFETのドレイン及びソースの間のボディダイオードは、第9〜第12のスイッチングトランジスタQ9〜Q12を、フルブリッジ整流回路として動作させる。このフルブリッジ整流回路は、第5のコンデンサC5と並列であり、完全な整流信号を生成する。これにより、第1及び第2のモード両方においてグリッドタイインバータが動作可能となり、従って、双方向性が保証される。これにより、グリッドタイインバータのサイズ及びコストが抑えられる。一方、従来は、第1のモードで動作する回路と、第2のモードで動作する回路とを並列的に設ける必要があった。
【0044】
図3を参照し、DC−DCコンバータ120の動作を説明する。
【0045】
当業者には明らかなように、DC−DCコンバータ120は、電流形プッシュプルコンバータとして構成される。すなわち、DC−DCコンバータ120の出力は、整流電流信号に類似する。これは、グリッドタイインバータに設けられた従来のDC−DCコンバータ120と異なる。従来のDC−DCコンバータ120は、電圧波形を生成した。しかしながら、グリッドタイインバータにより生成される電圧波形と電力が供給される電力網との差異が如何に些細なものであっても、大電流が生成されてしまうこととなる(これは、電力網及びフィルタの低抵抗に起因する。フィルタは、グリッドタイインバータ及び電力網の間に設けられる。)。従って、従来、設計者は、フィルタの抵抗特性を変更し、これにより、大電流値を低減してきた。しかしながら、これは極めて複雑であるとともに、電気回路も込み入ったものになる。
【0046】
上記課題を解決するため、DC−DCコンバータ120の出力を電流波形とする。これにより、フィルタ抵抗を調整する必要性が低減され、従って、電気回路の複雑性が低減される。
【0047】
電流波形を生成するため、DC−DCコンバータ120のデューティサイクルが調整される。後で、図5を参照して、デューティサイクル生成の制御メカニズムを説明する。
【0048】
図2に示すように、電流形プッシュプルコンバータとして構成されるDC−DCコンバータ120に加えて、付加スイッチQ1、Q2が設けられる。スイッチQ1、Q2を設けることには利点がある。グリッドタイインバータ分野では従来から行われてきたことではないが、電流形プッシュプルコンバータを使用すると、n.Vbatより大きい出力ライン電圧のためにしか電流を生成することができなくなる(nは、変圧器の巻数比)。すなわち、n.Vbatから国内で供給されるピーク電圧までの出力電圧波形しか生成することができなくなる。これは、この値より低い出力ライン電圧では、L1の変圧器側での反射電圧がVbatと等しくなることから、インダクタL1の両端の電圧が0Vになるためである。
【0049】
0Vからピークライン電圧(実施形態では、325V)の範囲に亘る出力ライン電圧を生成するため、ライン電圧がn.Vbatまで低下すると、付加スイッチQ1及びQ2が付加される。これら2つのスイッチは、バックブースト回路を構成する。DC−DCコンバータ120は、連続的にバックブーストモードで動作することが可能である。しかしながら、スイッチング損失を低減させるために、バックブーストスイッチは、ライン電圧がn.Vbat以下のときのみ動作される。すなわち、バックブーストモードはライン電圧がn.Vbat以下のときしか必要ではないので、ライン電圧がn.Vbat以下のときのみバックブーストモードが動作される。
【0050】
バックブーストモードをいつ動作させるかを決定するため、蓄電池の両端の電圧が測定される。蓄電池の両端の電圧及び変圧器の巻数比の積が算出される。この積は、瞬間出力ライン電圧と比較される。比較結果により、出力ライン電圧が、蓄電池の両端の電圧及び変圧器の巻数比の積未満である場合、バックブーストモードが起動される。なお、電圧測定及び算出メカニズムについての説明は、当業者にはよく理解されているため、以下省略する。例えば、その処理は、DC−DCコンバータ電気回路から取り出された電圧標本に基づき、デジタルシグナルプロセッサにより行うことができる。
【0051】
なお、以下の説明では、Q1及びQ2が切り替えられる。すなわち、以下の説明では、バックブーストモードでの回路動作を説明する。
【0052】
デューティサイクルの「オン」期間には、Q1、Q3及びQ4がオンに切り替えられる(すなわち、スイッチが閉じられる)。「ショートスルー」(すなわち、グラウンドへの短経路)を防止するため、Q2は「オフ」に切り替えられる(すなわち、スイッチが開かれる)。図3のグラフAに示すように、「オン」期間のQ2のドレイン電圧は、蓄電池電圧(Vbat)である。Q3及びQ4がオンに切り替えられると、第1及び第2の一次コイルの両端の電圧は、0Vになる。これにより、第1のインダクタL1の両端の電圧が、蓄電池の電圧と等しくなる。すなわち、電流(IL)は第1のインダクタL1を流れ、電流は変圧器の第1及び第2の一次コイルを流れる。実施形態では、電流IL/2は、第1及び第2の一次コイルそれぞれを流れる。当業者にとっては容易に理解できることであるが、第1及び第2の一次コイルの両端の電圧が0Vである場合、二次コイルの両端の電圧も0Vとなる。これにより、DC−DCコンバータ120の出力電流が、第5のコンデンサC5に供給される。
【0053】
デューティサイクルの「オフ」期間には、Q1がオフに切り替えられ、Q2がオンに切り替えられる。ショートスルー防止するため、これらの切り替えは、時間を僅かにずらして(僅かに遅らせて)行われる。第1の「オフ」期間には、Q3をオンのままにし、Q4はオフに切り替えられる。Q1がオフに切り替えられると、第1のインダクタL1の両端の電圧が反転する。第6のスイッチングトランジスタQ6は、MOSFETトランジスタである。従って、第6のスイッチングトランジスタQ6のドレインは、第2のコンデンサC2に接続される。これにより、第6のスイッチングトランジスタQ6がオフに切り替えられても、第6のスイッチングトランジスタQ6のダイオード効果は整流ダイオードとして機能し、変圧器の第2の一次コイルの両端の電圧が突然変化する効果を抑制する。整流ダイオードは、第4のスイッチングトランジスタQ4の両端のピーク電圧を、2Vline/nにクランプする。ここで、Vlineは電力網の瞬時電圧であり、nは変圧器巻数比であり、実施形態では3である(すなわち、変圧器の二次側のコイルの数は、一次側全体に比較して3倍である)。
【0054】
僅かに遅らせて(約20ns(ナノ秒))、第6のスイッチングトランジスタQ6がオンに切り替えられ、これにより、電流が反転する。すなわち、Q6がオンに切り替えられると、電流が、Q6を通って第2のコンデンサC2へと流れることができる。電流がQ6及び第2のコンデンサC2を通って第2の一次コイルを流れると、電圧が二次コイルに誘導される。これにより、第1のダイオードD1が順方向バイアスされ、従って、アンフォールディング回路130にエネルギーが伝送される。このことは、図3のグラフDに示される。
【0055】
図3のグラフEに示すように、第6のスイッチングトランジスタQ6を通るドレイン電流は、デューティサイクルのオフ期間に亘り、+Il/2から−Il/2に直線的に変化する。これは、クランプコンデンサC2のアンペア秒バランスを維持する必要があるためである。デューティサイクルの次の「オン」期間には、Q4はオンに切り替えられる必要があり、Q6はオフに切り替えられる必要がある。Q6のオフ切り替えを、Q4のオン切り替えよりも僅かに先に行うと有利である。これは、電流が反転すると、Q4の両端の電圧が急降下し、これにより、0電圧状態下でQ4がオンに切り替えられるためである。これにより、スイッチング損失が減少し、従って、DC−DCコンバータ120効率が向上する。
【0056】
デューティサイクルの次の「オン」期間が実行される。ここでのスイッチ及び動作は、前回の「オン」期間のスイッチ及び動作と同様であるため、ここでは繰り返し説明を行わない。
【0057】
デューティサイクルの次の「オフ」期間は、上記説明した内容と同様である。しかしながら、この「オフ」期間においては、Q4はオンのままであり、Q3はオフに切り替えられる。これにより、Q5(MOSFETスイッチ)は、ボディの両端でダイオード効果をもつ。これにより、変圧器の第1の一次コイルを通る電流が整流される。従って、Q3の両端の電圧が、2Vline/nとなる。再び、僅かな時間だけ遅れてQ5がオンに切り替えられ、電流が反転する。すなわち、変圧器の両端の電圧が、−Vline/2になる。図3のグラフEに示すように、この第2の「オフ」期間において、Q5を通るドレイン電流は、デューティサイクルのオフ期間に亘り、+Il/2から−Il/2に直線的に変化する。従って、次の「オン」周期において、Q3がオンに切り替えられる少し前に、Q5はオフに切り替えられる。再び、Q3の両端の電圧が急降下し、これにより、0電圧状態下でQ3がオンに切り替えられる。
【0058】
上述のように、バックブーストモードで動作する回路を説明した。すなわち、以上では、ライン電圧がn.Vbat以下であるときのDC−DCコンバータ120の動作を説明した。ライン電圧がn.Vbatより大きいとき、DC−DCコンバータは、ブーストモードで動作する。この状況では、Q2が常時オフされることを除き、全てのトランジスタのスイッチングは上記と同様である。従って、DC−DCコンバータ120がブーストモードで動作している場合、オフ期間に、L1の両端の電圧は、Vline/nから(Vline/n)−Vbatへと低下する。
【0059】
すなわち、DC−DCコンバータ120がブーストモードでの動作からバックブースト モードでの動作へと切り替えられるとき、インダクタL1を通る電流は、高速で変化する。この影響を抑えるため、バックブーストモードが僅かに早く起動される。すなわち、ライン電圧がn.Vbat以下のとき、バックブーストモード動作を開始することは可能であるが、DC−DCコンバータ120は、出力ライン電圧がn.Vbat+δのとき、バックブーストモード動作を開始する(ここで、δは約1.5Vの小電圧である)。同様に、ライン電圧 がn.Vbatより大きいとき、バックブーストモード動作を停止することは可能であるが、DC−DCコンバータ120は、出力ライン電圧がn.Vbat+δに達すると、バックブーストモード(及びブーストモード単独)動作を停止する。
【0060】
上記では、出力ライン電圧がn.Vbat+δに達するときを特定してバックブーストモードを早く起動する場合について説明したが、出力ラインの電位ノイズが、意図せずにモード切り替えを引き起こすことがある。このような事態が発生する可能性を減少させるため、実施形態では、切り替えのタイミングを変更する。すなわち、バックブーストモードが、通常予定される時間よりも早く引き起こされる(電圧をトリガとして用いる場合よりも)。これを達成するため、出力ライン電圧の位相が測定される。出力電圧の全周期の間、出力の位相は、0〜360度の間で変化する。切り替え位相として選択された位相は、出力ライン電圧対蓄電池電圧比に基づき、変化する。しかしながら、典型的な実施形態では、切り替え時の位相は、約37度である。
【0061】
上述のように、上記構成により、DC−DCコンバータ120は、完全に整流されたAC電流波形に似た形状をもつ電流波形を、DC−DCコンバータ120の出力として生成する。DC−DCコンバータ120から出力される電流波形を電力網に適合させるため、アンフォールディング回路130は、電力網に適合する瞬時電圧を有する全波整流正弦波を生成する必要がある。これを達成するため、アンフォールディング回路130は、100Hzで整流を行う。すなわち、スイッチングトランジスタQ10、Q11を第1のペアとして整流し、スイッチングトランジスタQ9、Q12を第2のペアとして整流する。このようにスイッチングトランジスタを整流することで、スイッチング損失が従来技術に比較して減少する。一方、従来技術では、20〜50kHz等の高周波数で、典型的なブリッジ回路が整流されていた。
【0062】
上述のように、DC−DCコンバータ120の出力電流は、D1及びD2を流れる。これら2つのダイオードは、整流ダイオードとして機能する。Q7及びQ8は、MOSFETであり、それ自体、ボディダイオードを有する。グリッドタイインバータが電力網−蓄電池モードで動作するときのみ、Q7及びQ8もまた動作する。これは、後で説明する。従って、蓄電池−電力網モード(すなわち、第1のモード)中、Q7及びQ8はオフのままとなる。しかしながら、Q7及びQ8がオフであっても、Q7及びQ8は電界効果トランジスタであるので、オフに切り替えられたとしても、ボディダイオード効果を有する。ボディダイオードの反転回復電流の効率が低下するのを防止するため、ショットキーバリアダイオードD3、D4は、電流がポジティブ及びネガティブラインに流れないようにする。すなわち、ショットキーバリアダイオードD3、D4は、ボディダイオードQ7、Q8の配向と逆に配向する。もし、ショットキーバリアダイオードD3、D4が無いとすると、これらボディダイオードの反転回復電流は、循環し、変圧器の一次側に出現する。実施形態では、「オン」期間中、反転回復電流は、Q3及びQ4を含むループ内に出現する。これにより、これらの装置の導通損失が増加する。なお、他の如何なるタイプのダイオードも十分使用することができる(すなわち、ショットキーバリアダイオードは必須ではない)。しかしながら、ショットキーバリアダイオードは、他の如何なるタイプのダイオードよりも好ましい。なぜなら、ショットキーバリアダイオードは、オン電圧が低く、これにより、回路効率が向上するからである。
【0063】
第2のモード(すなわち、電力網−蓄電池モード)での回路の動作を説明する。第2のモードでは、トランジスタQ9〜Q12(アンフォールディング電気回路)は、切り替えられず、静的状態を維持し、整流回路を構成する。第2のモードで動作するため、Q7及びQ8は切り替えられる。クロスコンダクションを防止するため、明らかに、Q7及びQ8は同時に「オン」に切り替えられることは無い。
【0064】
電力網−蓄電池モード中、偶数「オン」期間にQ7がオンに切り替えられる。これは、Q8がオフ状態を維持することを意味する。電流は、電力網から、D4を通り、変圧器コイルへと流れる(C3を通る)。これにより、C3の両端の電圧がVline/2となり、結果的に変圧器コイルへと誘導される。電力網−蓄電池モード中、バックブーストモードにおいて、Q3及びQ6がオンされ、Q1がオフされ、Q2がオンされる。これにより、n.Vline/2の電圧がL1の両端に印加される。分割コイルにより、Q4の両端の電圧がVline/nとなる。
【0065】
バックブースト「オフ」期間中、まず、Q6はオフに切り替えられる。これにより、Q4の両端の電圧が低下し0Vになる。その結果、次のバックブースト「オン」期間中にQ4がオンに切り替えられると、0電圧状態下でQ4がオンに切り替えられる。これにより、損失が著しく減少する。この現象は、蓄電池−電力網モードを参照して既に説明した。しかしながら、この「オフ」期間中、Q4はオフされたままである。加えて、Q7はオフに切り替えられる。このため、この「オフ」期間中、Q6、Q7及びQ8はオフされ、Q2、Q3及びQ4はオンされる。これにより、変圧器の電圧が0であるとともに、IL/2の電流が、一次コイルのそれぞれの脚を流れる。従って、L1の両端の電圧は、Vbatとなる。
【0066】
奇数「オン」期間中、Q8はオンに切り替えられ、Q7はオフされる。電流は、電力網から、D3を通り、変圧器コイルへと流れる(C4を通る)。これにより、C4の両端の電圧がVline/2となり、従って、変圧器コイルの両端の電圧もVline/2となる。従って、L1の両端の電圧がn.Vline/2となる。
【0067】
なお、電圧がn.Vline/2となることから、それぞれの切り替え周期中、C3及びC4の両端の電圧が等しいことが分かる。大部分の場合これは正しいのだが、必ずしも当てはまらない可能性も僅かではあるが存在する。それぞれの切り替え周期中、C3及びC4の両端の電圧が等しくない場合、L1に不均衡が生じる。これは、それぞれの周期中に、L1を充電する変圧器の両端の電圧と、C3及びC4の両端の電圧との値が一致するためである。従って、多数の周期に亘ってL1が不均衡であるとき、C3の両端の電圧と、C4の両端の電圧との差が大きくなる。すなわち、L1が存在することにより、連続する「奇数」及び「偶数」期間中、変圧器の両端の電圧の差が増加する。このポジティブフィードバックにより、変圧器コアが飽和状態となる。容易に理解できることであるが、飽和中、変圧器は短絡回路として動作する。後で説明するように、この効果を軽減するため、回路にバランスコイルを設けることができる。
【0068】
図4は、バランスコイルの回路構成例を概略的に示す。図4及び図2を比較して理解できるように、図4は、図2に示すDC−DCコンバータ120の二次側電気回路部分を示す。同様の回路要素には、同様の参照符号を付す。図4において、T2は、二次側変圧器コイルである。加えて、図4に示される多数の付加的回路要素は、変圧器飽和が発生するのを防止する(あるいは、少なくとも減少させる)ためのものである。この付加的電気回路は、追加コイルTBを有する。追加コイルTBの一端は、コンデンサC3及びコンデンサC4の間の抵抗器R1に接続される。追加コイルTBの他端は、ダイオードD5及びダイオードD6の間に接続される。ダイオードD5、D6は、ポジティブ出力レール及びネガティブ出力レールの間に直列に接続され、いずれもダイオードD1及びダイオードD2と同じ方向に配向する(すなわち、ポジティブ出力レール及びネガティブ出力レールのいずれか一方を向く)。
【0069】
容易に理解できることであるが、コンデンサC3、C4の間に位置する変圧器コイルT2の終端を安定化させるのがよい。理想的な回路では、C3の両端の電圧低下とC4の両端の電圧低下とが同一となるのがよい。しかしながら、現段階では、実際の回路では不均衡が生じ得る。これにより、変圧器飽和が生じる。この問題は、本発明では軽減されている。なぜなら、追加コイルTBが一方の分圧器として機能するとともに、変圧器コイルT2が他方の分圧器として機能するからである。当然のことながら、T2及びTBが略同量のエネルギーを充電するよう構成することにより、例えば、それぞれのコイルの変圧器巻数を同一又は略同一にすることにより、T2及びTBの中間点を安定化することができ、結果的に、コンデンサC3及びC4の中間点を安定化することができる。抵抗器R1は、コイルに生じるリップル電圧効果を低減し、如何なるリップル電圧も、抵抗器R1の両端に重畳される。抵抗器R1が存在しなければ、バランスコイルに大電流が流れることとなる。
【0070】
追加コイルTBにより実現される分圧器に加えて、抵抗器R2をコンデンサC3の両端に接続するとともに抵抗器R3をコンデンサC4の両端に接続することにより、コンデンサC3、C4の中間点もまた安定化される。抵抗器R2、R3の抵抗は略同一であり、ポジティブ及びネガティブレールの間の追加的な分圧器を形成し、グリッドタイインバータが切り替えられていない期間に中間点を安定化させる。
【0071】
電力網−蓄電池モードの説明に戻る。偶数「オン」期間、Q1はオフされ、Q2はオンされる。しかしながら、偶数「オン」期間と異なり、Q4はオンに切り替えられ(上記0電圧状態下)、Q5はオンに切り替えられる。Q6はオフのままであり、Q3はオフに切り替えられる。回路動作は、偶数「オン」期間の説明と同様である。しかしながら、次の「オフ」期間中、まず、Q5はオフに切り替えられる。その結果、次のバックブースト「オン」期間中にQ3がオンに切り替えられると、Q5は、0電圧状態下で切り替えられる。
【0072】
蓄電池−電力網モードと同様に、ブーストモードでは、Q1は、全切り替え周期に亘りオンのままとされる。これにより、オン期間中、インダクタの両端の電圧を、Vline/nから(Vline/n)−Vbatへと減少させることができる。
【0073】
DC−DCコンバータ120のデューティサイクルの設定により、プッシュプルコンバータをある程度制御することができる。より具体的には、「オン」期間対「オフ」期間比を時間について変更させる。これにより、所望の電流波形が生成される。DC−DCコンバータ120の出力の所望の電流波形は、完全に整流されたAC電流波形と類似する。一実施形態では、DSP(デジタルシグナルプロセッサ、Digital Signal Processor)により設定された基準電流と、内部及び外部制御ループとにより、これを達成することができる。図5は、このような制御回路200と、この制御回路200のDC−DCコンバータ120及びアンフォールディング電気回路130に対する接続とを概略的に示す。
【0074】
制御回路200は、外部ループコンパレータ140を有する。外部ループコンパレータ140は、アンフォールディング段130からライン電流出力Ilineを受信するとともに、DSP(図示せず)からデジタル合成基準電流Irefを受信する。外部ループコンパレータ140は、受信したライン電流Iline及び基準電流Irefの差(Iline−Iref)をもとに外部ループエラー信号εouterを生成し、外部ループエラー信号εouterを外部ループエラー増幅器145に供給する。外部ループコンパレータ140及び外部ループエラー増幅器145は、外部制御ループとして機能する。外部ループエラー増幅器145は、外部ループコンパレータ140により生成された外部ループエラー信号εouterを増幅して増幅外部ループエラー信号Eouterを生成し、増幅外部ループエラー信号Eouterを制御回路200の内部ループに供給する。具体的には、この内部ループは、内部ループコンパレータ150を有する。内部ループコンパレータ150は、外部ループから、増幅外部ループエラー信号Eouterを受信するとともに、DC−DCコンバータ120から、測定されたインダクタ電流Iindを受信する。内部ループコンパレータ150は、測定されたインダクタ電流Iind及び外部ループからの増幅エラー信号Eouterの差(Iind−Eouter)をもとに、内部ループエラー信号εinnerを生成する。続いて、内部ループエラー信号εinnerは、内部ループエラー増幅器155に供給される。内部ループエラー増幅器155は、内部ループコンパレータ150により生成された内部ループエラー信号εinnerを増幅し、増幅内部ループエラー信号をパルス幅変調器160に供給する。パルス幅変調器160は、増幅内部ループエラー信号を使用して鋸歯基準波形を変調し、デューティサイクル制御信号Dctrlを形成する。デューティサイクル制御信号Dctrlは、図2に記載の各種トランジスタの切り替えタイミングを制御する。当然のことながら、デューティサイクル制御信号Dctrlが全てのスイッチを直接制御するとは限らず、以下のような場合も考えられる。すなわち、特定のスイッチを駆動するためにデューティサイクル制御信号Dctrlのオフセット信号又は反転信号が用いられる。その結果、特定のスイッチの切り替えが、所望のタイミングだけ相対的に遅延することとなる。
【0075】
当然のことながら、増幅外部ループエラー信号Eouterは、アンフォールディング段130の出力としての出力電流及びデジタル制御基準電流を示す。デジタル制御基準電流は、事実上、目標電流であり、DC−DCコンバータのアナログ電気回路及びアンフォールディング段130が追従する。従って、この外部ループ処理は、所望の出力ライン電流を、比較的低速で変化させる。一方、内部制御ループは高速で変化し、インダクタ電流として機能する。インダクタ電流は、事実上、外部制御ループにより生成されたエラー信号により、特定の方向に変調される。これにより、デューティサイクル制御信号Dctrlを介して、ライン電流を所望の段階的に変化させることができる。
【0076】
上述のように、DC−DCコンバータは、バックブーストモード及びブーストモードの両方のモードで動作することが可能である。バックブーストモードの目的は、出力電圧を0Vにすることである。これは、所望の出力波形を生成するのに必要となる。しかしながら、付加的トランジスタを切り替えることにより、結果的に、トランジスタQ2にスイッチング損失が発生する。これは、望ましくない現象である。このようなスイッチング損失の影響を抑えるため、電圧波形の下部が生成されている間のみ、バックブーストモードを駆動する。電圧波形の上部期間中、必要な電圧レベルを達成するのに、バックブーストトポロジーは必要ではない。このため、トランジスタQ2がオンである期間中、ブーストモードが使用される。
【0077】
以上、DCソースは1以上の蓄電池であるとして説明したが、本発明はこれに限定されない。如何なるタイプのDCソースも、同様に使用することができる。
【0078】
また、以上、複数の回路要素について説明したが、実施形態では、これら要素をコンピュータプログラムにより制御してもよい。このようなコンピュータプログラムとして、コンピュータに読み込み可能な複数の命令であって、コンピュータにロードされて、コンピュータに本実施形態の方法を実行させるプログラムが挙げられる。このプログラムは、記録媒体(例えば、光ディスク又はネットワーク上の配信サーバ等)に記録される。ソフトウェアは、グリッドタイインバータ内のメモリに記録すればよい。この場合、グリッドタイインバータは、例えばデジタルシグナルプロセッサを用いて、切り替えタイミングを供給する。
【0079】
上記DC−DCコンバータは、変圧器を有する。各種変圧器を使用することができる。よく知られているものとして、プラナートランスがある。プラナートランスは、例えば、複数のプリント回路基板にコイルが実装されたものである。このような変圧器には、組み立て及び製造処理中、複数のプリント回路基板同士を構造的及び電気的に接続する必要がある、という問題がある。より具体的には、従来のプラナートランスでは、複数のコイルを個別にはんだ付け又は溶接し、一体化していた。プレス加工された複数の部品又は複数のPCB(Printed Circuit Board、プリント回路基板)部分から変圧器を作製し、メインPCBを用いてこれら複数の構成要素を接続することで、直接作成するよりも、高性能を達成することができると考えられていた。これは、組み立て及び製造の観点に鑑みれば、良い方法である。
【0080】
図6A〜6Cを参照し、このようなプラナートランスの第1の構成(段階設計を使用)を、概略的に説明する。まず、図6Aを参照し、一次コイルは、3つの基板1:1、1:2及び1:3に亘って形成される。3つの基板1:1、1:2及び1:3は、それぞれ、コア受け穴1112、1114、1116、一次側コイルトラック1122、1124、1126、二次側コイルトラック1132、1134、1136及びそれぞれの基板の端部に設けられた異なる端子位置1142、1144、1146を有する。それぞれの一次基板は、それぞれ参照符号の付されたスロット(図6C)に配置される。図6Bを参照し、二次コイルは、3つの基板2:1、2:2及び2:3に亘って形成される。3つの基板2:1、2:2及び2:3もまた、それぞれ、コア受け穴1212、1214、1216、一次側コイルトラック1222、1224、1226、二次側コイルトラック1232、1234、1236及びそれぞれの基板の端部に設けられた異なる端子位置1242、1244、1246を有する。それぞれの二次基板は、それぞれ参照符号の付されたスロット(図6C)に配置される。図6Cは、マザーボードの6つのスロットを示す。このマザーボードには、PCB変圧器(図6A〜6Bの6つの基板の形態をもつ)が実装される。6つの基板を互いに接続することにより、マザーボードの複数のスロットを接続することで、一次及び二次コイルの回路が完成する。基板1:1用スロット1:1には、インプット結線1301が設けられ、一次コイルの第1の端子として機能する。スロット1:1の他方の結線は、基板1:2用スロット1:2との結線に用いられる。同様に、スロット1:2はスロット1:3に接続される。スロット1:3は、出力結線1303を有し、一次コイルの第2の端子として機能する。基板2:1用スロット2:1には、インプット結線1305が設けられ、二次コイルの第1の端子として機能する。スロット2:1の他方の結線は、基板2:2用スロット2:2との結線に用いられる。同様に、スロット2:2は、スロット2:3に接続される。スロット2:3は、出力結線1307を有し、二次コイルの第2の端子として機能する。複数の基板のエッジ端子及び複数のスロットは、複数の基板間で段階的に配置され、これにより、複数のスロット同士が接続される。
【0081】
図7A〜7Cを参照し、プラナートランスの第2の構成(交互設計を使用)を、概略的に説明する。まず、図7Aを参照し一次コイルは、3つの同一基板Aに亘って形成される。3つの基板Aは、それぞれ、コア受け穴2112、2114、2116、一次側コイルトラック2122、2124、2126、二次側コイルトラック2132、2134、2136及びそれぞれの基板の端部に設けられた同じ端子位置2142、2144、2146を有する。それぞれの一次基板は、それぞれ参照符号の付されたスロット(図7C)に配置される。図7Bを参照し、二次コイルは、3つの同一基板Bに亘って形成される。3つの基板Bもまた、それぞれ、コア受け穴2212、2214、2216、一次側コイルトラック2222、2224、2226、二次側コイルトラック2232、2234、2236及びそれぞれの基板の端部に設けられた同じ端子位置2242、2244、2246を有する。それぞれの二次基板は、それぞれ参照符号の付されたスロット(図7C)に配置される。図7Cは、マザーボードの6つのスロットを示す。このマザーボードには、PCB変圧器(図7A〜7Bの6つの基板の形態をもつ)が実装される。6つの基板を互いに接続することにより、マザーボードの複数のスロットを接続することで、一次及び二次コイルの回路が完成する。1つのA基板用スロットA1には、インプット結線2311が設けられ、一次コイルの第1の端子として機能する。スロットA1の他方の結線は、第2のA基板用スロットA2の結線に用いられる。同様に、スロットA2は、スロットA3に接続される。スロットA3は、出力結線2313を有し、一次コイルの第2の端子として機能する。1つのB基板用スロットB1には、インプット結線2315が設けられ、二次コイルの第1の端子として機能する。スロットB1の他方の結線は、第2のB基板用スロットB2との結線に用いられる。同様に、スロットB2は、スロットB3と接続される。スロットB3は、出力結線2317を有し、二次コイルの第2の端子として機能する。本実施形態では、複数の基板のエッジ端子は同一である。また、片方のコイルの連続するスロットに含まれる端子は、複数のスロット間の結線がうまくいくような配向で、交互に設けられる。この場合、電流の流れが毎回反転し、その結果、スロットの一端と他端との間で、スロット間の結線が交互になる。この構成の利点は、それぞれの一次基板(A)が同一であり(端子位置を段階的に変化させる必要が無い)、それぞれの二次基板(B)が同一であるという点にある。
【0082】
変圧器の製造方法は、以下のステップを含む。
【0083】
一次コイルが部分的に設けられた複数の第1の基板と、二次コイルが部分的に設けられた複数の第2の基板とを準備する。それぞれの部分は、基板の一端に2つの端子を有する導電トラックを有する。
【0084】
複数の第1の基板及び複数の第2の基板を受けるための複数のスロットを有する基板を準備する。複数のスロットは、互いに電気的に接続される。
【0085】
複数の第1の基板及び複数の第2の基板を、複数のスロットに挿入する。
【0086】
複数のスロットが電気的に接続することにより、複数の第1の基板からなる回路が完成し、これにより、一次コイルが形成される。また、複数の第2の基板からなる回路が完成し、これにより、二次コイルが形成される。
【0087】
以上、添付図面参照して本発明の例示的な実施形態を詳細に説明したが、本発明は上記実施形態に厳密に限定されるのではなく、特許請求の範囲にて明らかになる本発明の範囲及び思想から逸脱しない範囲で、当業者は種々の変更及び改修を行うことができる。
【技術分野】
【0001】
本発明は、グリッドタイインバータ、方法及びシステムに関する。
【背景技術】
【0002】
電力網に電力を供給することについて、国内の電力消費者の関心が大いに高まりつつある。これは、急増する電力使用量(とりわけ、ピーク需要量)を考えると、極めて重要な関心事である。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】米国特許出願2008/0062724号公報(図1〜3)
【発明の概要】
【発明が解決しようとする課題】
【0004】
電力供給は、所謂「グリッドタイインバータ(Grid-Tied Inverter)」を用いて行うことが可能である。グリッドタイインバータは、蓄電池群(バッテリバンク)と電力網(グリッド)とを接続するDC(Direct Current、直流)−DCコンバータである。このようなインバータは、極めて大きいサイズを有するとともに、高価である場合が多い。
【0005】
本発明の目的は、このような問題に対処することにある。
【課題を解決するための手段】
【0006】
第1の側面によれば、
電力網に接続可能なグリッドタイインバータであって、
DC電源から、前記電力網と略同期する電流波形を生成するよう動作可能なDC−DC電流形プッシュプルコンバータと、
前記DC−DC電流形コンバータに接続される第1サイドと、前記電力網に接続可能な出力ラインを有する第2サイドとを有する変圧器と
を具備するグリッドタイインバータが提供される。
【0007】
前記DC−DC電流形コンバータは、前記DC電源に接続可能なバックブースト段を有し、
前記出力ラインの電圧波形の下部が生成されている間のみ、前記バックブースト段が駆動されてもよい。
【0008】
前記出力ラインの前記電圧波形の前記下部はVline≦n.Vbatであり、Vlineは前記出力ラインの前記電圧であり、nは前記変圧器の巻数比であり、Vbatは前記DC電源の前記電圧であってもよい。
【0009】
前記出力ラインの前記波形の前記下部はVline≦n.Vbat+δであり、Vlineは前記出力ラインの前記電圧であり、nは前記変圧器の巻数比であり、Vbatは前記DC電源の前記電圧であり、δは所定電圧であってもよい。
【0010】
前記出力ラインの前記電圧波形の位相を測定するよう動作可能な測定装置を具備し、
前記電圧波形の前記下部は、前記電圧波形の前記位相に応じて決定されてもよい。
【0011】
前記バックブースト段は、インダクタの第1の端子及び前記DC電源の間に接続される第1のスイッチと、前記インダクタの前記第1の端子及びグラウンドの間に接続される第2のスイッチとを有し、
前記インダクタの前記第2の端子は、前記変圧器の前記第1サイドに接続されてもよい。
【0012】
前記バックブーストモードが駆動されないとき、前記第2のスイッチは開いたままであってもよい。
【0013】
前記バックブースト段及び前記変圧器の前記第1サイドの間に接続されるインダクタをさらに具備し、
前記プッシュプルコンバータは、制御可能なデューティサイクルで前記インダクタを充電及び放電することにより前記電流波形を生成するよう動作可能であり、
前記バックブースト段が駆動されるバックブーストモード及び前記バックブースト段が駆動されないブーストモード間の遷移時又は前記遷移時近傍に、前記インダクタ電流及び前記デューティサイクルの少なくともいずれか一方を制御可能であってもよい。
【0014】
第2の側面によれば、
電力網に接続可能なグリッドタイインバータの制御方法であって、
前記グリッドタイインバータは、DC−DC電流形プッシュプルコンバータを有し、
前記方法は、DC電源から、前記電力網と略同期する電流波形を生成し、
前記グリッドタイインバータは、前記DC−DC電流形コンバータに接続される第1サイドと、前記電力網に接続可能な出力ラインを有する第2サイドとを有する変圧器をさらに具備する
グリッドタイインバータの制御方法が提供される。
【0015】
前記DC−DC電流形コンバータは、前記DC電源に接続可能なバックブースト段を有し、
前記方法は、前記出力ラインの電圧波形の下部が生成されている間のみ、前記バックブースト段を駆動してもよい。
【0016】
前記出力ラインの前記電圧波形の前記下部はVline≦n.Vbatであり、Vlineは前記出力ラインの前記電圧であり、nは前記変圧器の巻数比であり、Vbatは前記DC電源の前記電圧であってもよい。
【0017】
前記出力ラインの前記波形の前記下部はVline≦n.Vbat+δであり、Vlineは前記出力ラインの前記電圧であり、nは前記変圧器の巻数比であり、Vbatは前記DC電源の前記電圧であり、δは所定電圧であってもよい。
【0018】
前記出力ラインの前記電圧波形の位相を測定し、
前記電圧波形の前記下部を、前記電圧波形の前記位相に応じて決定してもよい。
【0019】
前記バックブースト段は、インダクタの第1の端子及び前記DC電源の間に接続される第1のスイッチと、前記インダクタの前記第1の端子及びグラウンドの間に接続される第2のスイッチとを有し、
前記インダクタの前記第2の端子は、前記変圧器の前記第1サイドに接続されてもよい。
【0020】
前記バックブーストモードが駆動されないとき、前記第2のスイッチを開いたままにしてもよい。
【0021】
前記グリッドタイインバータは、前記バックブースト段及び前記変圧器の前記第1サイドの間に接続されるインダクタをさらに具備し、
前記方法は、制御可能なデューティサイクルで前記インダクタを充電及び放電することにより前記電流波形を生成し、
前記バックブースト段が駆動されるバックブーストモード及び前記バックブースト段が駆動されないブーストモード間の遷移時又は前記遷移時近傍に、前記インダクタ電流及び前記デューティサイクルの少なくともいずれか一方を制御可能であってもよい。
【0022】
別の側面によれば、DC電源及び前記電力網の間に接続された上記実施形態のいずれか1つに記載のグリッドタイインバータを具備するシステムが提供される。
【0023】
別の側面によれば、コンピュータに読み込み可能な複数の命令であって、前記コンピュータにロードされて、前記コンピュータに上記実施形態のいずれか1つに記載の方法を実行させる複数の命令を含むコンピュータプログラムが提供される。
【発明の効果】
【0024】
本発明によれば、DC−DCコンバータの出力を電流波形とする。これにより、フィルタ抵抗を調整する必要性が低減され、従って、電気回路の複雑性が低減される。
【図面の簡単な説明】
【0025】
【図1】本発明の実施形態を示すブロック図である。
【図2】図1に示すDC−DC コンバータ及びアンフォールディング回路を説明する回路及びタイミング図である。
【図3】図2の回路図に関連するタイミング図である。
【図4】実施形態に係る変圧器の二次側である。
【図5】図2に示す回路のデューティサイクルを制御する制御ループである。
【図6A】プラナートランスの第1の構成を示す。
【図6B】プラナートランスの第1の構成を示す。
【図6C】プラナートランスの第1の構成を示す。
【図7A】プラナートランスの第2の構成を示す。
【図7B】プラナートランスの第2の構成を示す。
【図7C】プラナートランスの第2の構成を示す。
【発明を実施するための形態】
【0026】
本発明の上記及びその他の目的、特徴及び利点は、以下、添付図面を参照して例示的な実施形態を詳細に説明することにより明らかになる。
【0027】
図1は、システム100を示す。システム100は、蓄電池110、DC−DCコンバータ120及びアンフォールディング回路(フルブリッジ回路)130を有する。DC−DCコンバータ120及びアンフォールディング回路130により、本発明の実施形態に係るグリッドタイインバータが構成される。アンフォールディング回路130は、商用電力網(図示せず)から供給される商用電源に接続される。DC−DCコンバータ120は、蓄電池110に接続される。
【0028】
実施形態において、蓄電池110は、2kWh(キロワット時)の蓄電池であり、典型的には多数の蓄電池セルで構成される。各蓄電池セルは、例えば、定格が30Ah(アンペア時)である。蓄電池110は、約1kWの電力を常時出力することが可能なDC電源である。しかしながら、本発明は上記に限定されるものではなく、実施形態においては如何なるサイズ及び如何なるタイプの蓄電池も使用可能である。
【0029】
グリッドタイインバータは、蓄電池110に接続される。DC−DCコンバータ120は、実施形態では、典型的には内蔵ヒューズユニット(図示せず)を有するIEC(International Electrotechnical Commission)標準規格の電源インレットを用いて、蓄電池110に接続される。この電源インレットの一例として、4ピンXLRタイプ雄ソケットが挙げられる。
【0030】
DC−DCコンバータ120の出力波形を図1に示す。DC−DCコンバータ120の出力波形は、完全な整流信号に似た形状をもつ電流波形である。すなわち、DC−DCコンバータ120の出力は、実際には、DC電流であり、ブリッジ回路を用いて生成されたものではない。それにも拘わらず、DC−DCコンバータ120の出力は、完全な整流信号に似た形状をもつ。このことは、図2を参照して説明することで明らかになる。
【0031】
アンフォールディング回路130は、この完全な整流信号を受信し、DC−DCコンバータ120の出力の極性を100Hzで切り替え、電力網の瞬時電圧と略同一の瞬時電圧をもつAC信号を生成する。すなわち、DC−DCコンバータ120により生成された電流波形の交流の「隆起」は、異極性に切り替えられる。従って、アンフォールディング回路130の出力は、およそ50Hzの周波数をもつAC信号となり、電力網の周波数と一致する。このことは、図1に示される。
【0032】
以上、システム100が、蓄電池110に充電された電力を電力網に伝送する第1のモードに適合するものであるとして説明した。しかしながら、システム100を逆に使用することもまた同様に可能である。すなわち、システム100は、以下のような第2のモードにて動作可能である。すなわち、電力網から供給される電力を用いて蓄電池110を充電するモードである。これにより、一実施形態によれば、双方向電流形DC−DCコンバータが提供される。下流のアンフォールディング電気回路により、このDC−DCコンバータの出力から、AC波形が生成される。
【0033】
図2を参照し、蓄電池110は、DC−DCコンバータ120に接続される。DC−DCコンバータ120の構成要素は、破線四角形により囲まれている。DC−DCコンバータ120の出力は、アンフォールディング回路130に供給される。アンフォールディング回路130の構成要素は、破線四角形により囲まれている。
【0034】
図3を参照し、DC−DCコンバータ120の動作をより詳細に説明する。なお、DC−DCコンバータ120及びアンフォールディング回路130の構成については、図2を参照して説明する。
【0035】
図2を参照し、蓄電池110は、単セル装置であり、DC−DCコンバータ120に接続される。しかしながら、上述のように、実施形態では、蓄電池110は複数のセルを有してもよい。
【0036】
蓄電池110は、バイパスコンデンサ(デカップリングコンデンサ)C6に並列に接続される。第1のスイッチングトランジスタQ1の第1の端子は、蓄電池110に直列に接続される。第1のスイッチングトランジスタQ1の第2の端子及びグラウンドの間には、第2のスイッチングトランジスタQ2が接続される。第1のインダクタL1の第1の端子は、第1のスイッチングトランジスタQ1の第2の端子に接続される。第1のスイッチングトランジスタQ1、第2のスイッチングトランジスタQ2及び第1のインダクタL1は、同期式バックコンバータとして設けられる。第1のインダクタL1の第2の端子は、変圧器の分割された一次コイルに接続される。実施形態では、第1のインダクタL1の第2の端子は、変圧器の第1の一次コイルの第1の端子及び変圧器の第2の一次コイルの第1の端子に接続される。
【0037】
第3のスイッチングトランジスタQ3の第1の端子は、第1の一次コイルの第2の端子に接続される。第3のスイッチングトランジスタQ3の第2の端子は、グラウンドに接続される。第4のスイッチングトランジスタQ4の第1の端子は、第2の一次コイルの第2の端子に接続される。第4のスイッチングトランジスタQ4の第2の端子は、グラウンドに接続される。
【0038】
第5のスイッチングトランジスタQ5の第1の端子は、第1の一次コイルの第2の端子及び第3のスイッチングトランジスタQ3の第1の端子の間に接続される。第1のコンデンサC1は、第5のスイッチングトランジスタQ5の第2の端子及びグラウンドの間に接続される。第6のスイッチングトランジスタQ6の第1の端子は、第2の一次コイルの第2の端子及び第4のスイッチングトランジスタの第1の端子の間に接続される。第2のコンデンサC2は、第6のスイッチングトランジスタQ6の第2の端子及びグラウンドの間に接続される。
【0039】
変圧器の二次コイルの第1の端子は、第3のコンデンサC3の第2の端子及び第4のコンデンサC4の第1の端子に接続される。第4のコンデンサC4の第2の端子は、ネガティブレールに接続される。第3のコンデンサC3の第1の端子は、ポジティブレールに接続される。第1のダイオードD1の陰極端子もまた、ポジティブレールに接続される。第1のダイオードD1の陽極端子は、変圧器の二次コイルの第2の端子に接続される。第2のダイオードD2の陰極端子もまた、変圧器の二次コイルの第2の端子に接続される。第2のダイオードD2の陽極端子は、ネガティブレールに接続される。
【0040】
第2のダイオードD2の陰極端子は、第3のダイオードD3の陽極端子に接続される。第8のスイッチングトランジスタQ8は、第3のダイオードD3の陰極端子及びネガティブレールの間に接続される。第7のスイッチングトランジスタQ7の第2の端子は、変圧器の二次コイルの第2の端子に接続される。第7のスイッチングトランジスタQ7の第1の端子は、第4のダイオードD4の陰極端子に接続される。第4のダイオードD4の第2の端子は、ポジティブレールに接続される。第5のコンデンサC5は、第4のダイオードD4の陰極端子及びネガティブレールの間に接続される。なお、第3及び第4のダイオードD3、D4は、ショットキーバリアダイオード(Shottky diode)である。ショットキーバリアダイオードは、高速なスイッチング効率をもつとともに、順電圧降下が小さい。
【0041】
上述のように、アンフォールディング回路130は、DC−DCコンバータ120に接続される。アンフォールディング回路130は、第5のコンデンサC5に並列に接続される。アンフォールディング回路130は、第9〜第12のスイッチングトランジスタQ9〜Q12を有する。第9のスイッチングトランジスタQ9の第1の端子はポジティブレールに接続され、第2の端子はネガティブ出力ラインに接続される。第10のスイッチングトランジスタQ10は、ポジティブレール及びポジティブ出力ラインの間に接続される。第11のスイッチングトランジスタQ11は、ネガティブ出力ライン及びネガティブレールの間に接続される。第12のスイッチングトランジスタQ12は、ネガティブレール及びポジティブ出力ラインの間に接続される。ポジティブ及びネガティブ出力ラインは、電力網に接続される。実施形態では、フィルタ電気回路がポジティブ及びネガティブ出力ライン及び電力網の間に設けられる。
【0042】
なお、第9〜第12のスイッチングトランジスタQ9〜Q12は、電力MOSFET (Metal Oxide Semi-conductor Field Effect Transistors、金属酸化膜半導体電界効果トランジスタ、モス電界効果トランジスタ)トランジスタである。すなわち、MOSFETのドレイン(陰極)及びソース(陽極)の間に、ダイオードが存在する。これは、所謂「ボディダイオード」であり、種々の電界効果トランジスタに見られる。第9のスイッチングトランジスタQ9のドレインは、ポジティブレールに接続される。第10のスイッチングトランジスタQ10のドレインは、ポジティブレールに接続される。第11のスイッチングトランジスタQ11のドレインは、ネガティブ出力レールに接続される。第12のスイッチングトランジスタQ12のドレインは、ポジティブ出力レールに接続される。
【0043】
すなわち、第1のモード(蓄電池から電力網へ)では、第9〜第12のスイッチングトランジスタQ9〜Q12がスイッチされ、適切な出力波形を生成する。第2のモード(電力網から蓄電池へ)では、第9〜第12のスイッチングトランジスタQ9〜Q12はスイッチされない。すなわち、各MOSFETのドレイン及びソースの間のボディダイオードは、第9〜第12のスイッチングトランジスタQ9〜Q12を、フルブリッジ整流回路として動作させる。このフルブリッジ整流回路は、第5のコンデンサC5と並列であり、完全な整流信号を生成する。これにより、第1及び第2のモード両方においてグリッドタイインバータが動作可能となり、従って、双方向性が保証される。これにより、グリッドタイインバータのサイズ及びコストが抑えられる。一方、従来は、第1のモードで動作する回路と、第2のモードで動作する回路とを並列的に設ける必要があった。
【0044】
図3を参照し、DC−DCコンバータ120の動作を説明する。
【0045】
当業者には明らかなように、DC−DCコンバータ120は、電流形プッシュプルコンバータとして構成される。すなわち、DC−DCコンバータ120の出力は、整流電流信号に類似する。これは、グリッドタイインバータに設けられた従来のDC−DCコンバータ120と異なる。従来のDC−DCコンバータ120は、電圧波形を生成した。しかしながら、グリッドタイインバータにより生成される電圧波形と電力が供給される電力網との差異が如何に些細なものであっても、大電流が生成されてしまうこととなる(これは、電力網及びフィルタの低抵抗に起因する。フィルタは、グリッドタイインバータ及び電力網の間に設けられる。)。従って、従来、設計者は、フィルタの抵抗特性を変更し、これにより、大電流値を低減してきた。しかしながら、これは極めて複雑であるとともに、電気回路も込み入ったものになる。
【0046】
上記課題を解決するため、DC−DCコンバータ120の出力を電流波形とする。これにより、フィルタ抵抗を調整する必要性が低減され、従って、電気回路の複雑性が低減される。
【0047】
電流波形を生成するため、DC−DCコンバータ120のデューティサイクルが調整される。後で、図5を参照して、デューティサイクル生成の制御メカニズムを説明する。
【0048】
図2に示すように、電流形プッシュプルコンバータとして構成されるDC−DCコンバータ120に加えて、付加スイッチQ1、Q2が設けられる。スイッチQ1、Q2を設けることには利点がある。グリッドタイインバータ分野では従来から行われてきたことではないが、電流形プッシュプルコンバータを使用すると、n.Vbatより大きい出力ライン電圧のためにしか電流を生成することができなくなる(nは、変圧器の巻数比)。すなわち、n.Vbatから国内で供給されるピーク電圧までの出力電圧波形しか生成することができなくなる。これは、この値より低い出力ライン電圧では、L1の変圧器側での反射電圧がVbatと等しくなることから、インダクタL1の両端の電圧が0Vになるためである。
【0049】
0Vからピークライン電圧(実施形態では、325V)の範囲に亘る出力ライン電圧を生成するため、ライン電圧がn.Vbatまで低下すると、付加スイッチQ1及びQ2が付加される。これら2つのスイッチは、バックブースト回路を構成する。DC−DCコンバータ120は、連続的にバックブーストモードで動作することが可能である。しかしながら、スイッチング損失を低減させるために、バックブーストスイッチは、ライン電圧がn.Vbat以下のときのみ動作される。すなわち、バックブーストモードはライン電圧がn.Vbat以下のときしか必要ではないので、ライン電圧がn.Vbat以下のときのみバックブーストモードが動作される。
【0050】
バックブーストモードをいつ動作させるかを決定するため、蓄電池の両端の電圧が測定される。蓄電池の両端の電圧及び変圧器の巻数比の積が算出される。この積は、瞬間出力ライン電圧と比較される。比較結果により、出力ライン電圧が、蓄電池の両端の電圧及び変圧器の巻数比の積未満である場合、バックブーストモードが起動される。なお、電圧測定及び算出メカニズムについての説明は、当業者にはよく理解されているため、以下省略する。例えば、その処理は、DC−DCコンバータ電気回路から取り出された電圧標本に基づき、デジタルシグナルプロセッサにより行うことができる。
【0051】
なお、以下の説明では、Q1及びQ2が切り替えられる。すなわち、以下の説明では、バックブーストモードでの回路動作を説明する。
【0052】
デューティサイクルの「オン」期間には、Q1、Q3及びQ4がオンに切り替えられる(すなわち、スイッチが閉じられる)。「ショートスルー」(すなわち、グラウンドへの短経路)を防止するため、Q2は「オフ」に切り替えられる(すなわち、スイッチが開かれる)。図3のグラフAに示すように、「オン」期間のQ2のドレイン電圧は、蓄電池電圧(Vbat)である。Q3及びQ4がオンに切り替えられると、第1及び第2の一次コイルの両端の電圧は、0Vになる。これにより、第1のインダクタL1の両端の電圧が、蓄電池の電圧と等しくなる。すなわち、電流(IL)は第1のインダクタL1を流れ、電流は変圧器の第1及び第2の一次コイルを流れる。実施形態では、電流IL/2は、第1及び第2の一次コイルそれぞれを流れる。当業者にとっては容易に理解できることであるが、第1及び第2の一次コイルの両端の電圧が0Vである場合、二次コイルの両端の電圧も0Vとなる。これにより、DC−DCコンバータ120の出力電流が、第5のコンデンサC5に供給される。
【0053】
デューティサイクルの「オフ」期間には、Q1がオフに切り替えられ、Q2がオンに切り替えられる。ショートスルー防止するため、これらの切り替えは、時間を僅かにずらして(僅かに遅らせて)行われる。第1の「オフ」期間には、Q3をオンのままにし、Q4はオフに切り替えられる。Q1がオフに切り替えられると、第1のインダクタL1の両端の電圧が反転する。第6のスイッチングトランジスタQ6は、MOSFETトランジスタである。従って、第6のスイッチングトランジスタQ6のドレインは、第2のコンデンサC2に接続される。これにより、第6のスイッチングトランジスタQ6がオフに切り替えられても、第6のスイッチングトランジスタQ6のダイオード効果は整流ダイオードとして機能し、変圧器の第2の一次コイルの両端の電圧が突然変化する効果を抑制する。整流ダイオードは、第4のスイッチングトランジスタQ4の両端のピーク電圧を、2Vline/nにクランプする。ここで、Vlineは電力網の瞬時電圧であり、nは変圧器巻数比であり、実施形態では3である(すなわち、変圧器の二次側のコイルの数は、一次側全体に比較して3倍である)。
【0054】
僅かに遅らせて(約20ns(ナノ秒))、第6のスイッチングトランジスタQ6がオンに切り替えられ、これにより、電流が反転する。すなわち、Q6がオンに切り替えられると、電流が、Q6を通って第2のコンデンサC2へと流れることができる。電流がQ6及び第2のコンデンサC2を通って第2の一次コイルを流れると、電圧が二次コイルに誘導される。これにより、第1のダイオードD1が順方向バイアスされ、従って、アンフォールディング回路130にエネルギーが伝送される。このことは、図3のグラフDに示される。
【0055】
図3のグラフEに示すように、第6のスイッチングトランジスタQ6を通るドレイン電流は、デューティサイクルのオフ期間に亘り、+Il/2から−Il/2に直線的に変化する。これは、クランプコンデンサC2のアンペア秒バランスを維持する必要があるためである。デューティサイクルの次の「オン」期間には、Q4はオンに切り替えられる必要があり、Q6はオフに切り替えられる必要がある。Q6のオフ切り替えを、Q4のオン切り替えよりも僅かに先に行うと有利である。これは、電流が反転すると、Q4の両端の電圧が急降下し、これにより、0電圧状態下でQ4がオンに切り替えられるためである。これにより、スイッチング損失が減少し、従って、DC−DCコンバータ120効率が向上する。
【0056】
デューティサイクルの次の「オン」期間が実行される。ここでのスイッチ及び動作は、前回の「オン」期間のスイッチ及び動作と同様であるため、ここでは繰り返し説明を行わない。
【0057】
デューティサイクルの次の「オフ」期間は、上記説明した内容と同様である。しかしながら、この「オフ」期間においては、Q4はオンのままであり、Q3はオフに切り替えられる。これにより、Q5(MOSFETスイッチ)は、ボディの両端でダイオード効果をもつ。これにより、変圧器の第1の一次コイルを通る電流が整流される。従って、Q3の両端の電圧が、2Vline/nとなる。再び、僅かな時間だけ遅れてQ5がオンに切り替えられ、電流が反転する。すなわち、変圧器の両端の電圧が、−Vline/2になる。図3のグラフEに示すように、この第2の「オフ」期間において、Q5を通るドレイン電流は、デューティサイクルのオフ期間に亘り、+Il/2から−Il/2に直線的に変化する。従って、次の「オン」周期において、Q3がオンに切り替えられる少し前に、Q5はオフに切り替えられる。再び、Q3の両端の電圧が急降下し、これにより、0電圧状態下でQ3がオンに切り替えられる。
【0058】
上述のように、バックブーストモードで動作する回路を説明した。すなわち、以上では、ライン電圧がn.Vbat以下であるときのDC−DCコンバータ120の動作を説明した。ライン電圧がn.Vbatより大きいとき、DC−DCコンバータは、ブーストモードで動作する。この状況では、Q2が常時オフされることを除き、全てのトランジスタのスイッチングは上記と同様である。従って、DC−DCコンバータ120がブーストモードで動作している場合、オフ期間に、L1の両端の電圧は、Vline/nから(Vline/n)−Vbatへと低下する。
【0059】
すなわち、DC−DCコンバータ120がブーストモードでの動作からバックブースト モードでの動作へと切り替えられるとき、インダクタL1を通る電流は、高速で変化する。この影響を抑えるため、バックブーストモードが僅かに早く起動される。すなわち、ライン電圧がn.Vbat以下のとき、バックブーストモード動作を開始することは可能であるが、DC−DCコンバータ120は、出力ライン電圧がn.Vbat+δのとき、バックブーストモード動作を開始する(ここで、δは約1.5Vの小電圧である)。同様に、ライン電圧 がn.Vbatより大きいとき、バックブーストモード動作を停止することは可能であるが、DC−DCコンバータ120は、出力ライン電圧がn.Vbat+δに達すると、バックブーストモード(及びブーストモード単独)動作を停止する。
【0060】
上記では、出力ライン電圧がn.Vbat+δに達するときを特定してバックブーストモードを早く起動する場合について説明したが、出力ラインの電位ノイズが、意図せずにモード切り替えを引き起こすことがある。このような事態が発生する可能性を減少させるため、実施形態では、切り替えのタイミングを変更する。すなわち、バックブーストモードが、通常予定される時間よりも早く引き起こされる(電圧をトリガとして用いる場合よりも)。これを達成するため、出力ライン電圧の位相が測定される。出力電圧の全周期の間、出力の位相は、0〜360度の間で変化する。切り替え位相として選択された位相は、出力ライン電圧対蓄電池電圧比に基づき、変化する。しかしながら、典型的な実施形態では、切り替え時の位相は、約37度である。
【0061】
上述のように、上記構成により、DC−DCコンバータ120は、完全に整流されたAC電流波形に似た形状をもつ電流波形を、DC−DCコンバータ120の出力として生成する。DC−DCコンバータ120から出力される電流波形を電力網に適合させるため、アンフォールディング回路130は、電力網に適合する瞬時電圧を有する全波整流正弦波を生成する必要がある。これを達成するため、アンフォールディング回路130は、100Hzで整流を行う。すなわち、スイッチングトランジスタQ10、Q11を第1のペアとして整流し、スイッチングトランジスタQ9、Q12を第2のペアとして整流する。このようにスイッチングトランジスタを整流することで、スイッチング損失が従来技術に比較して減少する。一方、従来技術では、20〜50kHz等の高周波数で、典型的なブリッジ回路が整流されていた。
【0062】
上述のように、DC−DCコンバータ120の出力電流は、D1及びD2を流れる。これら2つのダイオードは、整流ダイオードとして機能する。Q7及びQ8は、MOSFETであり、それ自体、ボディダイオードを有する。グリッドタイインバータが電力網−蓄電池モードで動作するときのみ、Q7及びQ8もまた動作する。これは、後で説明する。従って、蓄電池−電力網モード(すなわち、第1のモード)中、Q7及びQ8はオフのままとなる。しかしながら、Q7及びQ8がオフであっても、Q7及びQ8は電界効果トランジスタであるので、オフに切り替えられたとしても、ボディダイオード効果を有する。ボディダイオードの反転回復電流の効率が低下するのを防止するため、ショットキーバリアダイオードD3、D4は、電流がポジティブ及びネガティブラインに流れないようにする。すなわち、ショットキーバリアダイオードD3、D4は、ボディダイオードQ7、Q8の配向と逆に配向する。もし、ショットキーバリアダイオードD3、D4が無いとすると、これらボディダイオードの反転回復電流は、循環し、変圧器の一次側に出現する。実施形態では、「オン」期間中、反転回復電流は、Q3及びQ4を含むループ内に出現する。これにより、これらの装置の導通損失が増加する。なお、他の如何なるタイプのダイオードも十分使用することができる(すなわち、ショットキーバリアダイオードは必須ではない)。しかしながら、ショットキーバリアダイオードは、他の如何なるタイプのダイオードよりも好ましい。なぜなら、ショットキーバリアダイオードは、オン電圧が低く、これにより、回路効率が向上するからである。
【0063】
第2のモード(すなわち、電力網−蓄電池モード)での回路の動作を説明する。第2のモードでは、トランジスタQ9〜Q12(アンフォールディング電気回路)は、切り替えられず、静的状態を維持し、整流回路を構成する。第2のモードで動作するため、Q7及びQ8は切り替えられる。クロスコンダクションを防止するため、明らかに、Q7及びQ8は同時に「オン」に切り替えられることは無い。
【0064】
電力網−蓄電池モード中、偶数「オン」期間にQ7がオンに切り替えられる。これは、Q8がオフ状態を維持することを意味する。電流は、電力網から、D4を通り、変圧器コイルへと流れる(C3を通る)。これにより、C3の両端の電圧がVline/2となり、結果的に変圧器コイルへと誘導される。電力網−蓄電池モード中、バックブーストモードにおいて、Q3及びQ6がオンされ、Q1がオフされ、Q2がオンされる。これにより、n.Vline/2の電圧がL1の両端に印加される。分割コイルにより、Q4の両端の電圧がVline/nとなる。
【0065】
バックブースト「オフ」期間中、まず、Q6はオフに切り替えられる。これにより、Q4の両端の電圧が低下し0Vになる。その結果、次のバックブースト「オン」期間中にQ4がオンに切り替えられると、0電圧状態下でQ4がオンに切り替えられる。これにより、損失が著しく減少する。この現象は、蓄電池−電力網モードを参照して既に説明した。しかしながら、この「オフ」期間中、Q4はオフされたままである。加えて、Q7はオフに切り替えられる。このため、この「オフ」期間中、Q6、Q7及びQ8はオフされ、Q2、Q3及びQ4はオンされる。これにより、変圧器の電圧が0であるとともに、IL/2の電流が、一次コイルのそれぞれの脚を流れる。従って、L1の両端の電圧は、Vbatとなる。
【0066】
奇数「オン」期間中、Q8はオンに切り替えられ、Q7はオフされる。電流は、電力網から、D3を通り、変圧器コイルへと流れる(C4を通る)。これにより、C4の両端の電圧がVline/2となり、従って、変圧器コイルの両端の電圧もVline/2となる。従って、L1の両端の電圧がn.Vline/2となる。
【0067】
なお、電圧がn.Vline/2となることから、それぞれの切り替え周期中、C3及びC4の両端の電圧が等しいことが分かる。大部分の場合これは正しいのだが、必ずしも当てはまらない可能性も僅かではあるが存在する。それぞれの切り替え周期中、C3及びC4の両端の電圧が等しくない場合、L1に不均衡が生じる。これは、それぞれの周期中に、L1を充電する変圧器の両端の電圧と、C3及びC4の両端の電圧との値が一致するためである。従って、多数の周期に亘ってL1が不均衡であるとき、C3の両端の電圧と、C4の両端の電圧との差が大きくなる。すなわち、L1が存在することにより、連続する「奇数」及び「偶数」期間中、変圧器の両端の電圧の差が増加する。このポジティブフィードバックにより、変圧器コアが飽和状態となる。容易に理解できることであるが、飽和中、変圧器は短絡回路として動作する。後で説明するように、この効果を軽減するため、回路にバランスコイルを設けることができる。
【0068】
図4は、バランスコイルの回路構成例を概略的に示す。図4及び図2を比較して理解できるように、図4は、図2に示すDC−DCコンバータ120の二次側電気回路部分を示す。同様の回路要素には、同様の参照符号を付す。図4において、T2は、二次側変圧器コイルである。加えて、図4に示される多数の付加的回路要素は、変圧器飽和が発生するのを防止する(あるいは、少なくとも減少させる)ためのものである。この付加的電気回路は、追加コイルTBを有する。追加コイルTBの一端は、コンデンサC3及びコンデンサC4の間の抵抗器R1に接続される。追加コイルTBの他端は、ダイオードD5及びダイオードD6の間に接続される。ダイオードD5、D6は、ポジティブ出力レール及びネガティブ出力レールの間に直列に接続され、いずれもダイオードD1及びダイオードD2と同じ方向に配向する(すなわち、ポジティブ出力レール及びネガティブ出力レールのいずれか一方を向く)。
【0069】
容易に理解できることであるが、コンデンサC3、C4の間に位置する変圧器コイルT2の終端を安定化させるのがよい。理想的な回路では、C3の両端の電圧低下とC4の両端の電圧低下とが同一となるのがよい。しかしながら、現段階では、実際の回路では不均衡が生じ得る。これにより、変圧器飽和が生じる。この問題は、本発明では軽減されている。なぜなら、追加コイルTBが一方の分圧器として機能するとともに、変圧器コイルT2が他方の分圧器として機能するからである。当然のことながら、T2及びTBが略同量のエネルギーを充電するよう構成することにより、例えば、それぞれのコイルの変圧器巻数を同一又は略同一にすることにより、T2及びTBの中間点を安定化することができ、結果的に、コンデンサC3及びC4の中間点を安定化することができる。抵抗器R1は、コイルに生じるリップル電圧効果を低減し、如何なるリップル電圧も、抵抗器R1の両端に重畳される。抵抗器R1が存在しなければ、バランスコイルに大電流が流れることとなる。
【0070】
追加コイルTBにより実現される分圧器に加えて、抵抗器R2をコンデンサC3の両端に接続するとともに抵抗器R3をコンデンサC4の両端に接続することにより、コンデンサC3、C4の中間点もまた安定化される。抵抗器R2、R3の抵抗は略同一であり、ポジティブ及びネガティブレールの間の追加的な分圧器を形成し、グリッドタイインバータが切り替えられていない期間に中間点を安定化させる。
【0071】
電力網−蓄電池モードの説明に戻る。偶数「オン」期間、Q1はオフされ、Q2はオンされる。しかしながら、偶数「オン」期間と異なり、Q4はオンに切り替えられ(上記0電圧状態下)、Q5はオンに切り替えられる。Q6はオフのままであり、Q3はオフに切り替えられる。回路動作は、偶数「オン」期間の説明と同様である。しかしながら、次の「オフ」期間中、まず、Q5はオフに切り替えられる。その結果、次のバックブースト「オン」期間中にQ3がオンに切り替えられると、Q5は、0電圧状態下で切り替えられる。
【0072】
蓄電池−電力網モードと同様に、ブーストモードでは、Q1は、全切り替え周期に亘りオンのままとされる。これにより、オン期間中、インダクタの両端の電圧を、Vline/nから(Vline/n)−Vbatへと減少させることができる。
【0073】
DC−DCコンバータ120のデューティサイクルの設定により、プッシュプルコンバータをある程度制御することができる。より具体的には、「オン」期間対「オフ」期間比を時間について変更させる。これにより、所望の電流波形が生成される。DC−DCコンバータ120の出力の所望の電流波形は、完全に整流されたAC電流波形と類似する。一実施形態では、DSP(デジタルシグナルプロセッサ、Digital Signal Processor)により設定された基準電流と、内部及び外部制御ループとにより、これを達成することができる。図5は、このような制御回路200と、この制御回路200のDC−DCコンバータ120及びアンフォールディング電気回路130に対する接続とを概略的に示す。
【0074】
制御回路200は、外部ループコンパレータ140を有する。外部ループコンパレータ140は、アンフォールディング段130からライン電流出力Ilineを受信するとともに、DSP(図示せず)からデジタル合成基準電流Irefを受信する。外部ループコンパレータ140は、受信したライン電流Iline及び基準電流Irefの差(Iline−Iref)をもとに外部ループエラー信号εouterを生成し、外部ループエラー信号εouterを外部ループエラー増幅器145に供給する。外部ループコンパレータ140及び外部ループエラー増幅器145は、外部制御ループとして機能する。外部ループエラー増幅器145は、外部ループコンパレータ140により生成された外部ループエラー信号εouterを増幅して増幅外部ループエラー信号Eouterを生成し、増幅外部ループエラー信号Eouterを制御回路200の内部ループに供給する。具体的には、この内部ループは、内部ループコンパレータ150を有する。内部ループコンパレータ150は、外部ループから、増幅外部ループエラー信号Eouterを受信するとともに、DC−DCコンバータ120から、測定されたインダクタ電流Iindを受信する。内部ループコンパレータ150は、測定されたインダクタ電流Iind及び外部ループからの増幅エラー信号Eouterの差(Iind−Eouter)をもとに、内部ループエラー信号εinnerを生成する。続いて、内部ループエラー信号εinnerは、内部ループエラー増幅器155に供給される。内部ループエラー増幅器155は、内部ループコンパレータ150により生成された内部ループエラー信号εinnerを増幅し、増幅内部ループエラー信号をパルス幅変調器160に供給する。パルス幅変調器160は、増幅内部ループエラー信号を使用して鋸歯基準波形を変調し、デューティサイクル制御信号Dctrlを形成する。デューティサイクル制御信号Dctrlは、図2に記載の各種トランジスタの切り替えタイミングを制御する。当然のことながら、デューティサイクル制御信号Dctrlが全てのスイッチを直接制御するとは限らず、以下のような場合も考えられる。すなわち、特定のスイッチを駆動するためにデューティサイクル制御信号Dctrlのオフセット信号又は反転信号が用いられる。その結果、特定のスイッチの切り替えが、所望のタイミングだけ相対的に遅延することとなる。
【0075】
当然のことながら、増幅外部ループエラー信号Eouterは、アンフォールディング段130の出力としての出力電流及びデジタル制御基準電流を示す。デジタル制御基準電流は、事実上、目標電流であり、DC−DCコンバータのアナログ電気回路及びアンフォールディング段130が追従する。従って、この外部ループ処理は、所望の出力ライン電流を、比較的低速で変化させる。一方、内部制御ループは高速で変化し、インダクタ電流として機能する。インダクタ電流は、事実上、外部制御ループにより生成されたエラー信号により、特定の方向に変調される。これにより、デューティサイクル制御信号Dctrlを介して、ライン電流を所望の段階的に変化させることができる。
【0076】
上述のように、DC−DCコンバータは、バックブーストモード及びブーストモードの両方のモードで動作することが可能である。バックブーストモードの目的は、出力電圧を0Vにすることである。これは、所望の出力波形を生成するのに必要となる。しかしながら、付加的トランジスタを切り替えることにより、結果的に、トランジスタQ2にスイッチング損失が発生する。これは、望ましくない現象である。このようなスイッチング損失の影響を抑えるため、電圧波形の下部が生成されている間のみ、バックブーストモードを駆動する。電圧波形の上部期間中、必要な電圧レベルを達成するのに、バックブーストトポロジーは必要ではない。このため、トランジスタQ2がオンである期間中、ブーストモードが使用される。
【0077】
以上、DCソースは1以上の蓄電池であるとして説明したが、本発明はこれに限定されない。如何なるタイプのDCソースも、同様に使用することができる。
【0078】
また、以上、複数の回路要素について説明したが、実施形態では、これら要素をコンピュータプログラムにより制御してもよい。このようなコンピュータプログラムとして、コンピュータに読み込み可能な複数の命令であって、コンピュータにロードされて、コンピュータに本実施形態の方法を実行させるプログラムが挙げられる。このプログラムは、記録媒体(例えば、光ディスク又はネットワーク上の配信サーバ等)に記録される。ソフトウェアは、グリッドタイインバータ内のメモリに記録すればよい。この場合、グリッドタイインバータは、例えばデジタルシグナルプロセッサを用いて、切り替えタイミングを供給する。
【0079】
上記DC−DCコンバータは、変圧器を有する。各種変圧器を使用することができる。よく知られているものとして、プラナートランスがある。プラナートランスは、例えば、複数のプリント回路基板にコイルが実装されたものである。このような変圧器には、組み立て及び製造処理中、複数のプリント回路基板同士を構造的及び電気的に接続する必要がある、という問題がある。より具体的には、従来のプラナートランスでは、複数のコイルを個別にはんだ付け又は溶接し、一体化していた。プレス加工された複数の部品又は複数のPCB(Printed Circuit Board、プリント回路基板)部分から変圧器を作製し、メインPCBを用いてこれら複数の構成要素を接続することで、直接作成するよりも、高性能を達成することができると考えられていた。これは、組み立て及び製造の観点に鑑みれば、良い方法である。
【0080】
図6A〜6Cを参照し、このようなプラナートランスの第1の構成(段階設計を使用)を、概略的に説明する。まず、図6Aを参照し、一次コイルは、3つの基板1:1、1:2及び1:3に亘って形成される。3つの基板1:1、1:2及び1:3は、それぞれ、コア受け穴1112、1114、1116、一次側コイルトラック1122、1124、1126、二次側コイルトラック1132、1134、1136及びそれぞれの基板の端部に設けられた異なる端子位置1142、1144、1146を有する。それぞれの一次基板は、それぞれ参照符号の付されたスロット(図6C)に配置される。図6Bを参照し、二次コイルは、3つの基板2:1、2:2及び2:3に亘って形成される。3つの基板2:1、2:2及び2:3もまた、それぞれ、コア受け穴1212、1214、1216、一次側コイルトラック1222、1224、1226、二次側コイルトラック1232、1234、1236及びそれぞれの基板の端部に設けられた異なる端子位置1242、1244、1246を有する。それぞれの二次基板は、それぞれ参照符号の付されたスロット(図6C)に配置される。図6Cは、マザーボードの6つのスロットを示す。このマザーボードには、PCB変圧器(図6A〜6Bの6つの基板の形態をもつ)が実装される。6つの基板を互いに接続することにより、マザーボードの複数のスロットを接続することで、一次及び二次コイルの回路が完成する。基板1:1用スロット1:1には、インプット結線1301が設けられ、一次コイルの第1の端子として機能する。スロット1:1の他方の結線は、基板1:2用スロット1:2との結線に用いられる。同様に、スロット1:2はスロット1:3に接続される。スロット1:3は、出力結線1303を有し、一次コイルの第2の端子として機能する。基板2:1用スロット2:1には、インプット結線1305が設けられ、二次コイルの第1の端子として機能する。スロット2:1の他方の結線は、基板2:2用スロット2:2との結線に用いられる。同様に、スロット2:2は、スロット2:3に接続される。スロット2:3は、出力結線1307を有し、二次コイルの第2の端子として機能する。複数の基板のエッジ端子及び複数のスロットは、複数の基板間で段階的に配置され、これにより、複数のスロット同士が接続される。
【0081】
図7A〜7Cを参照し、プラナートランスの第2の構成(交互設計を使用)を、概略的に説明する。まず、図7Aを参照し一次コイルは、3つの同一基板Aに亘って形成される。3つの基板Aは、それぞれ、コア受け穴2112、2114、2116、一次側コイルトラック2122、2124、2126、二次側コイルトラック2132、2134、2136及びそれぞれの基板の端部に設けられた同じ端子位置2142、2144、2146を有する。それぞれの一次基板は、それぞれ参照符号の付されたスロット(図7C)に配置される。図7Bを参照し、二次コイルは、3つの同一基板Bに亘って形成される。3つの基板Bもまた、それぞれ、コア受け穴2212、2214、2216、一次側コイルトラック2222、2224、2226、二次側コイルトラック2232、2234、2236及びそれぞれの基板の端部に設けられた同じ端子位置2242、2244、2246を有する。それぞれの二次基板は、それぞれ参照符号の付されたスロット(図7C)に配置される。図7Cは、マザーボードの6つのスロットを示す。このマザーボードには、PCB変圧器(図7A〜7Bの6つの基板の形態をもつ)が実装される。6つの基板を互いに接続することにより、マザーボードの複数のスロットを接続することで、一次及び二次コイルの回路が完成する。1つのA基板用スロットA1には、インプット結線2311が設けられ、一次コイルの第1の端子として機能する。スロットA1の他方の結線は、第2のA基板用スロットA2の結線に用いられる。同様に、スロットA2は、スロットA3に接続される。スロットA3は、出力結線2313を有し、一次コイルの第2の端子として機能する。1つのB基板用スロットB1には、インプット結線2315が設けられ、二次コイルの第1の端子として機能する。スロットB1の他方の結線は、第2のB基板用スロットB2との結線に用いられる。同様に、スロットB2は、スロットB3と接続される。スロットB3は、出力結線2317を有し、二次コイルの第2の端子として機能する。本実施形態では、複数の基板のエッジ端子は同一である。また、片方のコイルの連続するスロットに含まれる端子は、複数のスロット間の結線がうまくいくような配向で、交互に設けられる。この場合、電流の流れが毎回反転し、その結果、スロットの一端と他端との間で、スロット間の結線が交互になる。この構成の利点は、それぞれの一次基板(A)が同一であり(端子位置を段階的に変化させる必要が無い)、それぞれの二次基板(B)が同一であるという点にある。
【0082】
変圧器の製造方法は、以下のステップを含む。
【0083】
一次コイルが部分的に設けられた複数の第1の基板と、二次コイルが部分的に設けられた複数の第2の基板とを準備する。それぞれの部分は、基板の一端に2つの端子を有する導電トラックを有する。
【0084】
複数の第1の基板及び複数の第2の基板を受けるための複数のスロットを有する基板を準備する。複数のスロットは、互いに電気的に接続される。
【0085】
複数の第1の基板及び複数の第2の基板を、複数のスロットに挿入する。
【0086】
複数のスロットが電気的に接続することにより、複数の第1の基板からなる回路が完成し、これにより、一次コイルが形成される。また、複数の第2の基板からなる回路が完成し、これにより、二次コイルが形成される。
【0087】
以上、添付図面参照して本発明の例示的な実施形態を詳細に説明したが、本発明は上記実施形態に厳密に限定されるのではなく、特許請求の範囲にて明らかになる本発明の範囲及び思想から逸脱しない範囲で、当業者は種々の変更及び改修を行うことができる。
【特許請求の範囲】
【請求項1】
電力網に接続可能なグリッドタイインバータであって、
DC電源から、前記電力網と略同期する電流波形を生成するよう動作可能なDC−DC電流形プッシュプルコンバータと、
前記DC−DC電流形コンバータに接続される第1サイドと、前記電力網に接続可能な出力ラインを有する第2サイドとを有する変圧器と
を具備するグリッドタイインバータ。
【請求項2】
請求項1に記載のグリッドタイインバータであって、
前記DC−DC電流形コンバータは、前記DC電源に接続可能なバックブースト段を有し、
前記出力ラインの電圧波形の下部が生成されている間のみ、前記バックブースト段が駆動される
グリッドタイインバータ。
【請求項3】
請求項2に記載のグリッドタイインバータであって、
前記出力ラインの前記電圧波形の前記下部はVline≦n.Vbatであり、Vlineは前記出力ラインの前記電圧であり、nは前記変圧器の巻数比であり、Vbatは前記DC電源の前記電圧である
グリッドタイインバータ。
【請求項4】
請求項2に記載のグリッドタイインバータであって、
前記出力ラインの前記波形の前記下部はVline≦n.Vbat+δであり、Vlineは前記出力ラインの前記電圧であり、nは前記変圧器の巻数比であり、Vbatは前記DC電源の前記電圧であり、δは所定電圧である
グリッドタイインバータ。
【請求項5】
請求項2に記載のグリッドタイインバータであって、
前記出力ラインの前記電圧波形の位相を測定するよう動作可能な測定装置を具備し、
前記電圧波形の前記下部は、前記電圧波形の前記位相に応じて決定される
グリッドタイインバータ。
【請求項6】
請求項2に記載のグリッドタイインバータであって、
前記バックブースト段は、インダクタの第1の端子及び前記DC電源の間に接続される第1のスイッチと、前記インダクタの前記第1の端子及びグラウンドの間に接続される第2のスイッチとを有し、
前記インダクタの前記第2の端子は、前記変圧器の前記第1サイドに接続される
グリッドタイインバータ。
【請求項7】
請求項6に記載のグリッドタイインバータであって、
前記バックブーストモードが駆動されないとき、前記第2のスイッチは開いたままである
グリッドタイインバータ。
【請求項8】
請求項1に記載のグリッドタイインバータであって、
前記バックブースト段及び前記変圧器の前記第1サイドの間に接続されるインダクタをさらに具備し、
前記プッシュプルコンバータは、制御可能なデューティサイクルで前記インダクタを充電及び放電することにより前記電流波形を生成するよう動作可能であり、
前記バックブースト段が駆動されるバックブーストモード及び前記バックブースト段が駆動されないブーストモード間の遷移時又は前記遷移時近傍に、前記インダクタ電流及び前記デューティサイクルの少なくともいずれか一方を制御可能である
グリッドタイインバータ。
【請求項9】
電力網に接続可能なグリッドタイインバータの制御方法であって、
前記グリッドタイインバータは、DC−DC電流形プッシュプルコンバータを有し、
前記方法は、DC電源から、前記電力網と略同期する電流波形を生成し、
前記グリッドタイインバータは、前記DC−DC電流形コンバータに接続される第1サイドと、前記電力網に接続可能な出力ラインを有する第2サイドとを有する変圧器をさらに具備する
グリッドタイインバータの制御方法。
【請求項10】
請求項9に記載のグリッドタイインバータの制御方法であって、
前記DC−DC電流形コンバータは、前記DC電源に接続可能なバックブースト段を有し、
前記方法は、前記出力ラインの電圧波形の下部が生成されている間のみ、前記バックブースト段を駆動する
グリッドタイインバータの制御方法。
【請求項11】
請求項10に記載のグリッドタイインバータの制御方法であって、
前記出力ラインの前記電圧波形の前記下部はVline≦n.Vbatであり、Vlineは前記出力ラインの前記電圧であり、nは前記変圧器の巻数比であり、Vbatは前記DC電源の前記電圧である
グリッドタイインバータの制御方法。
【請求項12】
請求項10に記載のグリッドタイインバータの制御方法であって、
前記出力ラインの前記波形の前記下部はVline≦n.Vbat+δであり、Vlineは前記出力ラインの前記電圧であり、nは前記変圧器の巻数比であり、Vbatは前記DC電源の前記電圧であり、δは所定電圧である
グリッドタイインバータの制御方法。
【請求項13】
請求項10に記載のグリッドタイインバータの制御方法であって、
前記出力ラインの前記電圧波形の位相を測定し、
前記電圧波形の前記下部を、前記電圧波形の前記位相に応じて決定する
グリッドタイインバータの制御方法。
【請求項14】
請求項10に記載のグリッドタイインバータの制御方法であって、
前記バックブースト段は、インダクタの第1の端子及び前記DC電源の間に接続される第1のスイッチと、前記インダクタの前記第1の端子及びグラウンドの間に接続される第2のスイッチとを有し、
前記インダクタの前記第2の端子は、前記変圧器の前記第1サイドに接続される
グリッドタイインバータの制御方法。
【請求項15】
請求項14に記載のグリッドタイインバータの制御方法であって、
前記バックブーストモードが駆動されないとき、前記第2のスイッチを開いたままにする
グリッドタイインバータの制御方法。
【請求項16】
請求項9に記載のグリッドタイインバータの制御方法であって、
前記グリッドタイインバータは、前記バックブースト段及び前記変圧器の前記第1サイドの間に接続されるインダクタをさらに具備し、
前記方法は、制御可能なデューティサイクルで前記インダクタを充電及び放電することにより前記電流波形を生成し、
前記バックブースト段が駆動されるバックブーストモード及び前記バックブースト段が駆動されないブーストモード間の遷移時又は前記遷移時近傍に、前記インダクタ電流及び前記デューティサイクルの少なくともいずれか一方を制御可能である
グリッドタイインバータの制御方法。
【請求項17】
DC電源及び前記電力網の間に接続された請求項1に記載のグリッドタイインバータを具備するシステム。
【請求項18】
コンピュータに読み込み可能な複数の命令であって、前記コンピュータにロードされて、前記コンピュータに請求項9に記載の方法を実行させる複数の命令を含むコンピュータプログラム。
【請求項19】
請求項18に記載のプログラムを記録する記録媒体。
【請求項1】
電力網に接続可能なグリッドタイインバータであって、
DC電源から、前記電力網と略同期する電流波形を生成するよう動作可能なDC−DC電流形プッシュプルコンバータと、
前記DC−DC電流形コンバータに接続される第1サイドと、前記電力網に接続可能な出力ラインを有する第2サイドとを有する変圧器と
を具備するグリッドタイインバータ。
【請求項2】
請求項1に記載のグリッドタイインバータであって、
前記DC−DC電流形コンバータは、前記DC電源に接続可能なバックブースト段を有し、
前記出力ラインの電圧波形の下部が生成されている間のみ、前記バックブースト段が駆動される
グリッドタイインバータ。
【請求項3】
請求項2に記載のグリッドタイインバータであって、
前記出力ラインの前記電圧波形の前記下部はVline≦n.Vbatであり、Vlineは前記出力ラインの前記電圧であり、nは前記変圧器の巻数比であり、Vbatは前記DC電源の前記電圧である
グリッドタイインバータ。
【請求項4】
請求項2に記載のグリッドタイインバータであって、
前記出力ラインの前記波形の前記下部はVline≦n.Vbat+δであり、Vlineは前記出力ラインの前記電圧であり、nは前記変圧器の巻数比であり、Vbatは前記DC電源の前記電圧であり、δは所定電圧である
グリッドタイインバータ。
【請求項5】
請求項2に記載のグリッドタイインバータであって、
前記出力ラインの前記電圧波形の位相を測定するよう動作可能な測定装置を具備し、
前記電圧波形の前記下部は、前記電圧波形の前記位相に応じて決定される
グリッドタイインバータ。
【請求項6】
請求項2に記載のグリッドタイインバータであって、
前記バックブースト段は、インダクタの第1の端子及び前記DC電源の間に接続される第1のスイッチと、前記インダクタの前記第1の端子及びグラウンドの間に接続される第2のスイッチとを有し、
前記インダクタの前記第2の端子は、前記変圧器の前記第1サイドに接続される
グリッドタイインバータ。
【請求項7】
請求項6に記載のグリッドタイインバータであって、
前記バックブーストモードが駆動されないとき、前記第2のスイッチは開いたままである
グリッドタイインバータ。
【請求項8】
請求項1に記載のグリッドタイインバータであって、
前記バックブースト段及び前記変圧器の前記第1サイドの間に接続されるインダクタをさらに具備し、
前記プッシュプルコンバータは、制御可能なデューティサイクルで前記インダクタを充電及び放電することにより前記電流波形を生成するよう動作可能であり、
前記バックブースト段が駆動されるバックブーストモード及び前記バックブースト段が駆動されないブーストモード間の遷移時又は前記遷移時近傍に、前記インダクタ電流及び前記デューティサイクルの少なくともいずれか一方を制御可能である
グリッドタイインバータ。
【請求項9】
電力網に接続可能なグリッドタイインバータの制御方法であって、
前記グリッドタイインバータは、DC−DC電流形プッシュプルコンバータを有し、
前記方法は、DC電源から、前記電力網と略同期する電流波形を生成し、
前記グリッドタイインバータは、前記DC−DC電流形コンバータに接続される第1サイドと、前記電力網に接続可能な出力ラインを有する第2サイドとを有する変圧器をさらに具備する
グリッドタイインバータの制御方法。
【請求項10】
請求項9に記載のグリッドタイインバータの制御方法であって、
前記DC−DC電流形コンバータは、前記DC電源に接続可能なバックブースト段を有し、
前記方法は、前記出力ラインの電圧波形の下部が生成されている間のみ、前記バックブースト段を駆動する
グリッドタイインバータの制御方法。
【請求項11】
請求項10に記載のグリッドタイインバータの制御方法であって、
前記出力ラインの前記電圧波形の前記下部はVline≦n.Vbatであり、Vlineは前記出力ラインの前記電圧であり、nは前記変圧器の巻数比であり、Vbatは前記DC電源の前記電圧である
グリッドタイインバータの制御方法。
【請求項12】
請求項10に記載のグリッドタイインバータの制御方法であって、
前記出力ラインの前記波形の前記下部はVline≦n.Vbat+δであり、Vlineは前記出力ラインの前記電圧であり、nは前記変圧器の巻数比であり、Vbatは前記DC電源の前記電圧であり、δは所定電圧である
グリッドタイインバータの制御方法。
【請求項13】
請求項10に記載のグリッドタイインバータの制御方法であって、
前記出力ラインの前記電圧波形の位相を測定し、
前記電圧波形の前記下部を、前記電圧波形の前記位相に応じて決定する
グリッドタイインバータの制御方法。
【請求項14】
請求項10に記載のグリッドタイインバータの制御方法であって、
前記バックブースト段は、インダクタの第1の端子及び前記DC電源の間に接続される第1のスイッチと、前記インダクタの前記第1の端子及びグラウンドの間に接続される第2のスイッチとを有し、
前記インダクタの前記第2の端子は、前記変圧器の前記第1サイドに接続される
グリッドタイインバータの制御方法。
【請求項15】
請求項14に記載のグリッドタイインバータの制御方法であって、
前記バックブーストモードが駆動されないとき、前記第2のスイッチを開いたままにする
グリッドタイインバータの制御方法。
【請求項16】
請求項9に記載のグリッドタイインバータの制御方法であって、
前記グリッドタイインバータは、前記バックブースト段及び前記変圧器の前記第1サイドの間に接続されるインダクタをさらに具備し、
前記方法は、制御可能なデューティサイクルで前記インダクタを充電及び放電することにより前記電流波形を生成し、
前記バックブースト段が駆動されるバックブーストモード及び前記バックブースト段が駆動されないブーストモード間の遷移時又は前記遷移時近傍に、前記インダクタ電流及び前記デューティサイクルの少なくともいずれか一方を制御可能である
グリッドタイインバータの制御方法。
【請求項17】
DC電源及び前記電力網の間に接続された請求項1に記載のグリッドタイインバータを具備するシステム。
【請求項18】
コンピュータに読み込み可能な複数の命令であって、前記コンピュータにロードされて、前記コンピュータに請求項9に記載の方法を実行させる複数の命令を含むコンピュータプログラム。
【請求項19】
請求項18に記載のプログラムを記録する記録媒体。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6A】
【図6B】
【図6C】
【図7A】
【図7B】
【図7C】
【図2】
【図3】
【図4】
【図5】
【図6A】
【図6B】
【図6C】
【図7A】
【図7B】
【図7C】
【公開番号】特開2012−210142(P2012−210142A)
【公開日】平成24年10月25日(2012.10.25)
【国際特許分類】
【外国語出願】
【出願番号】特願2012−56854(P2012−56854)
【出願日】平成24年3月14日(2012.3.14)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
【公開日】平成24年10月25日(2012.10.25)
【国際特許分類】
【出願番号】特願2012−56854(P2012−56854)
【出願日】平成24年3月14日(2012.3.14)
【出願人】(000002185)ソニー株式会社 (34,172)
【Fターム(参考)】
[ Back to top ]