セラミック電子部品の製造方法及びセラミック電子部品
【課題】直方体状のセラミック素体の端面に引き出された内部電極に電気的に接続されており、めっき膜からなる外部電極を備えるセラミック電子部品を好適に製造し得る方法を提供する。
【解決手段】複数の第１及び第２の内部電極１１，１２が内部に形成されたセラミック素体３０を用意する。第１及び第２の内部電極露出率が１０２％〜１５３％となるようにセラミック素体３０を加工する加工工程を行う。加工されたセラミック素体１０の上にめっき膜を形成するめっき工程を行う。
【解決手段】複数の第１及び第２の内部電極１１，１２が内部に形成されたセラミック素体３０を用意する。第１及び第２の内部電極露出率が１０２％〜１５３％となるようにセラミック素体３０を加工する加工工程を行う。加工されたセラミック素体１０の上にめっき膜を形成するめっき工程を行う。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック電子部品の製造方法及びセラミック電子部品に関する。
【背景技術】
【０００２】
従来、例えば、積層セラミックコンデンサなどのセラミック電子部品が多用されるようになってきている。例えば下記の特許文献１には、その一例が記載されている。特許文献１に記載の積層型セラミック電子部品は、直方体状のセラミック素体と、第１及び第２の内部電極と、第１及び第２の外部電極とを備えている。第１及び第２の内部電極は、セラミック素体の内部において、厚み方向に対向している。第１の内部電極は、セラミック素体の一方側の端面に引き出されており、第２の内部電極は、セラミック素体の他方側の端面に引き出されている。第１の外部電極は、セラミック素体の一方側の端面の上に形成されており、第１の内部電極と電気的に接続されている。第２の外部電極は、セラミック素体の他方側の端面の上に形成されており、第２の内部電極と電気的に接続されている。
【０００３】
また、特許文献１には、上記積層型セラミック電子部品の製造方法として、第１及び第２の内部電極が内部に形成されたセラミック素体の端面の上に、めっきにより第１及び第２の外部電極を形成する方法が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】ＷＯ ２００７／０４９４５６ Ａ１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１に記載の方法では、第１及び第２の外部電極を好適に形成できない場合があった。
【０００６】
本発明は、斯かる点に鑑みてなされたものであり、その目的は、直方体状のセラミック素体の端面に引き出された内部電極に電気的に接続されており、めっき膜からなる外部電極を備えるセラミック電子部品を好適に製造し得る方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明に係るセラミック電子部品の製造方法は、長さ方向と長さ方向に対して垂直な幅方向とに沿って延びる一対の表面と、長さ方向及び幅方向に対して垂直な厚み方向と長さ方向とに沿って延びる一対の表面と、幅方向と厚み方向とに沿って延びる一対の表面との６つの表面を有する直方体状のセラミック素体と、セラミック素体の内部に配されており、セラミック素体の６つの表面の少なくとも一つに引き出されている複数の第１の内部電極と、セラミック素体の内部において第１の内部電極と対向するように配されており、セラミック素体の６つの表面の少なくとも一つに引き出されている複数の第２の内部電極と、セラミック素体の上に形成されており、第１の内部電極に接続されている第１の外部電極と、セラミック素体の上に形成されており、第２の内部電極に接続されている第２の外部電極とを備え、第１及び第２の内部電極は、それぞれ、互いに対向している対向部と、互いに対向しておらず、かつ対向部に接続されていると共にセラミック素体の表面に引き出されている引き出し部とを有し、第１及び第２の外部電極のそれぞれがセラミック素体の直上に形成されためっき膜を有するセラミック電子部品の製造方法に関する。本発明に係るセラミック電子部品の製造方法では、複数の第１及び第２の内部電極が内部に形成されたセラミック素体を用意する。第１の内部電極が引き出されている表面における第１の内部電極の引き出し部の露出率の、セラミック素体の当該表面に平行な断面における第１の内部電極の引き出し部の露出率に対する比（（第１の内部電極が引き出されている表面における第１の内部電極の引き出し部の露出率）／（セラミック素体の第１の内部電極が引き出されている表面に平行な断面における第１の内部電極の引き出し部の露出率））である第１の内部電極露出率が１０２％〜１５３％となると共に、第２の内部電極が引き出されている表面における第２の内部電極の引き出し部の露出率の、セラミック素体の当該表面に平行な断面における第２の内部電極の引き出し部の露出率に対する比（（第２の内部電極が引き出されている表面における第２の内部電極の引き出し部の露出率）／（セラミック素体の第２の内部電極が引き出されている表面に平行な断面における第２の内部電極の引き出し部の露出率））である第２の内部電極露出率が１０２％〜１５３％となるようにセラミック素体を加工する加工工程を行う。加工されたセラミック素体の上にめっき膜を形成するめっき工程を行う。
【０００８】
本発明に係るセラミック電子部品の製造方法のある特定の局面では、セラミック素体は、長さ方向と幅方向とに沿って延びる第１及び第２の主面と、厚み方向と長さ方向とに沿って延びる第１及び第２の側面と、幅方向と厚み方向とに沿って延びる第１及び第２の端面とを有する。複数の第１の内部電極は、それぞれ、対向部がセラミック素体の内部において厚み方向に沿って配列されており、引き出し部が第１の端面に引き出されている。複数の第２の内部電極は、それぞれ、対向部がセラミック素体の内部において厚み方向に隣り合う第１の内部電極間に配置されており、引き出し部が第２の端面に引き出されている。
【０００９】
本発明に係るセラミック電子部品の製造方法の他の特定の局面では、セラミック素体は、長さ方向と幅方向とに沿って延びる第１及び第２の主面と、厚み方向と長さ方向とに沿って延びる第１及び第２の側面と、幅方向と厚み方向とに沿って延びる第１及び第２の端面とを有する。複数の第１の内部電極は、それぞれ、対向部がセラミック素体の内部において幅方向に沿って配列されており、引き出し部が第１及び第２の主面の少なくとも一方に引き出されている。複数の第２の内部電極は、それぞれ、対向部がセラミック素体の内部において幅方向に隣り合う第２の内部電極間に配置されており、引き出し部が第１及び第２の主面の少なくとも一方に引き出されている。
【００１０】
本発明に係るセラミック電子部品の製造方法の別の特定の局面では、加工工程において、セラミック素体をバレル研磨する。
【００１１】
本発明に係るセラミック電子部品の製造方法のさらに他の特定の局面では、めっき工程において、加工されたセラミック素体と、導電性メディアボールとをめっき液中に投入し、攪拌することによりめっき膜を形成する。
【００１２】
本発明に係るセラミック電子部品は、直方体状のセラミック素体と、複数の第１の内部電極と、複数の第２の内部電極と、第１の外部電極と、第２の外部電極とを備える。セラミック素体は、長さ方向と長さ方向に対して垂直な幅方向とに沿って延びる一対の表面と、長さ方向及び幅方向に対して垂直な厚み方向と長さ方向とに沿って延びる一対の表面と、幅方向と厚み方向とに沿って延びる一対の表面との６つの表面を有する。複数の第１の内部電極は、セラミック素体の内部に配されている。複数の第１の内部電極は、セラミック素体の６つの表面の少なくとも一つに引き出されている。複数の第２の内部電極は、セラミック素体の内部において第１の内部電極と対向するように配されている。複数の第２の内部電極は、セラミック素体の６つの表面の少なくとも一つに引き出されている。第１の外部電極は、セラミック素体の上に形成されている。第１の外部電極は、第１の内部電極に接続されている。第２の外部電極は、セラミック素体の上に形成されている。第２の外部電極は、第２の内部電極に接続されている。第１及び第２の内部電極は、それぞれ、互いに対向している対向部と、互いに対向しておらず、かつ対向部に接続されていると共にセラミック素体の表面に引き出されている引き出し部とを有する。第１及び第２の外部電極のそれぞれがセラミック素体の直上に形成されためっき膜を有する。第１の内部電極露出率が１０２％〜１５３％である。第２の内部電極露出率が１０２％〜１５３％である。第１の内部電極露出率は、第１の内部電極が引き出されている表面における第１の内部電極の引き出し部の露出率の、セラミック素体の当該表面に平行な断面における第１の内部電極の引き出し部の露出率に対する比（（第１の内部電極が引き出されている表面における第１の内部電極の引き出し部の露出率）／（セラミック素体の第１の内部電極が引き出されている表面に平行な断面における第１の内部電極の引き出し部の露出率））である。第２の内部電極露出率は、第２の内部電極が引き出されている表面における第２の内部電極の引き出し部の露出率の、セラミック素体の当該表面に平行な断面における第２の内部電極の引き出し部の露出率に対する比（（第２の内部電極が引き出されている表面における第２の内部電極の引き出し部の露出率）／（セラミック素体の第２の内部電極が引き出されている表面に平行な断面における第２の内部電極の引き出し部の露出率））である。
【００１３】
本発明に係るセラミック電子部品のある特定の局面では、セラミック素体は、長さ方向と幅方向とに沿って延びる第１及び第２の主面と、厚み方向と長さ方向とに沿って延びる第１及び第２の側面と、幅方向と厚み方向とに沿って延びる第１及び第２の端面とを有する。複数の第１の内部電極は、それぞれ、対向部がセラミック素体の内部において厚み方向に沿って配列されており、引き出し部が第１の端面に引き出されている。複数の第２の内部電極は、それぞれ、対向部がセラミック素体の内部において厚み方向に隣り合う第１の内部電極間に配置されており、引き出し部が第２の端面に引き出されている。
【００１４】
本発明に係るセラミック電子部品の他の特定の局面では、セラミック素体は、長さ方向と幅方向とに沿って延びる第１及び第２の主面と、厚み方向と長さ方向とに沿って延びる第１及び第２の側面と、幅方向と厚み方向とに沿って延びる第１及び第２の端面とを有する。複数の第１の内部電極は、それぞれ、対向部がセラミック素体の内部において幅方向に沿って配列されており、引き出し部が第１及び第２の主面の少なくとも一方に引き出されている。複数の第２の内部電極は、それぞれ、対向部がセラミック素体の内部において幅方向に隣り合う第２の内部電極間に配置されており、引き出し部が第１及び第２の主面の少なくとも一方に引き出されている。
【発明の効果】
【００１５】
本発明によれば、直方体状のセラミック素体の端面に引き出された内部電極に電気的に接続されており、めっき膜からなる外部電極を備えるセラミック電子部品を好適に製造し得る方法を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施形態のセラミック電子部品の略図的斜視図である。
【図２】図１の線ＩＩ−ＩＩにおける略図的断面図である。
【図３】図１の線ＩＩＩ−ＩＩＩにおける略図的断面図である。
【図４】本発明の一実施形態におけるバレル研磨前のセラミック素体の略図的断面図である。
【図５】図４のＶ部分を拡大した略図的断面図である。
【図６】図４のＶＩ部分を拡大した略図的断面図である。
【図７】本発明の一実施形態におけるバレル研磨後のセラミック素体の略図的断面図である。
【図８】本発明の一実施形態におけるめっき工程を説明するための略図的断面図である。
【図９】比較例におけるめっき工程を説明するための略図的断面図である。
【図１０】内部電極露出率の測定箇所を説明するための模式図である。
【図１１】外部電極の剥離工程を説明するための模式図である。
【図１２】第２の実施形態に係るセラミック電子部品の略図的斜視図である。
【図１３】第２の実施形態に係るセラミック電子部品の長さ方向Ｌ及び厚み方向Ｔに沿った略図的断面図である。
【図１４】第２の実施形態に係るセラミック電子部品の長さ方向Ｌ及び厚み方向Ｔに沿った略図的断面図である。
【発明を実施するための形態】
【００１７】
以下、本発明を実施した好ましい形態について、図１に示すセラミック電子部品１の製造方法を例に挙げて説明する。但し、下記のセラミック電子部品１の製造方法は、単なる例示である。本発明に係るセラミック電子部品の製造方法は、下記のセラミック電子部品１の製造方法に何ら限定されない。
【００１８】
（セラミック電子部品１の構成）
図１は、本実施形態のセラミック電子部品の略図的斜視図である。図２は、図１の線ＩＩ−ＩＩにおける略図的断面図である。図３は、図１の線ＩＩＩ−ＩＩＩにおける略図的断面図である。まず、図１〜図３を参照しながら、本実施形態において製造するセラミック電子部品１の構成について説明する。
【００１９】
図１〜図３に示すように、セラミック電子部品１は、セラミック素体１０を備えている。セラミック素体１０は、直方体状に形成されている。セラミック素体１０は、第１及び第２の主面１０ａ、１０ｂと、第１及び第２の側面１０ｃ、１０ｄと、第１及び第２の端面１０ｅ、１０ｆとを有する。第１及び第２の主面１０ａ、１０ｂのそれぞれは、長さ方向Ｌ及び幅方向Ｗに沿って延びている。第１及び第２の側面１０ｃ、１０ｄのそれぞれは、長さ方向Ｌ及び厚み方向Ｔに沿って延びている。第１及び第２の端面１０ｅ、１０ｆのそれぞれは、幅方向Ｗ及び厚み方向Ｔに沿って延びている。なお、長さ方向Ｌと幅方向Ｗとは互いに垂直である。厚み方向Ｔは、長さ方向Ｌ及び幅方向Ｗのそれぞれに対して垂直である。
【００２０】
本発明において、「直方体」には、角部や稜線部が丸められた直方体も含まれるものとする。すなわち、セラミック素体１０は、角部や稜線部の少なくとも一部が丸められた直方体状に形成されていてもよい。
【００２１】
本実施形態においては、セラミック素体１０は、複数のセラミック層１５が厚み方向Ｔに沿って積層された積層体により構成されている。セラミック層１５の厚みは、０．５μｍ〜１０μｍであることが好ましい。
【００２２】
セラミック素体１０は、適宜のセラミック材料により形成されている。セラミック素体１０を構成するセラミック材料は、セラミック電子部品１の特性などにより適宜選択される。
【００２３】
例えば、セラミック電子部品１がセラミックコンデンサ素子である場合は、セラミック素体１０は、誘電体セラミックを主成分とする材料により形成することができる。誘電体セラミックの具体例としては、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３などが挙げられる。セラミック素体１０には、例えば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を適宜添加してもよい。
【００２４】
また、例えば、セラミック電子部品１がセラミック圧電素子である場合には、セラミック素体１０は、例えば、圧電セラミックを主成分とする材料により形成することができる。圧電セラミックの具体例としては、例えば、ＰＺＴ（チタン酸ジルコン酸鉛）系セラミックなどが挙げられる。
【００２５】
例えば、セラミック電子部品１がサーミスタ素子である場合には、セラミック素体１０は、例えば、半導体セラミックにより形成することができる。半導体セラミックの具体例としては、例えば、スピネル系セラミックなどが挙げられる。
【００２６】
例えば、セラミック電子部品１がインダクタ素子である場合には、セラミック素体１０は、磁性体セラミックにより形成することができる。磁性体セラミックの具体例としては、例えば、フェライトセラミックなどが挙げられる。
【００２７】
セラミック素体１０の内部には、複数の第１の内部電極１１と、複数の第２の内部電極１２とが設けられている。第１及び第２の内部電極１１，１２のそれぞれは、セラミック素体１０の内部において、厚み方向Ｔに沿って配列されている。第１及び第２の内部電極１１，１２は、厚み方向Ｔに沿って交互に配列されている。このため、第２の内部電極１２は、厚み方向Ｔにおいて隣り合う第１の内部電極１１間に配置されている。第１及び第２の内部電極１１，１２の一部同士は、セラミック層１５を介して厚み方向Ｔにおいて対向している。第１の内部電極１１は、第１の端面１０ｅに引き出されている。第１の内部電極１１は、第２の端面１０ｆ、第１及び第２の主面１０ａ、１０ｂ並びに第１及び第２の側面１０ｃ、１０ｄには露出していない。第２の内部電極１２は、第２の端面１０ｆに引き出されている。第２の内部電極１２は、第１の端面１０ｅ、第１及び第２の主面１０ａ、１０ｂ並びに第１及び第２の側面１０ｃ、１０ｄには露出していない。
【００２８】
第１の内部電極１１と第２の内部電極１２とのそれぞれは、厚み方向Ｔにおいて互いに対向している対向部と、厚み方向Ｔにおいて互いに対向しておらず、かつ対向部に接続されていると共に第１または第２の端面１０ｅ、１０ｆに引き出されている引き出し部とを有する。本実施形態では、対向部の幅方向Ｗにおける幅と、引き出し部の幅方向における幅とが同じである。従って、第１及び第２の内部電極１１，１２は、それぞれ矩形状である。
【００２９】
なお、第１の端面１０ｅにおいて、隣り合う第１の内部電極１１が接続されていてもよい。第１の端面１０ｅにおいて、隣り合う第１の内部電極１１が離れている場合は、隣り合う第１の内部電極１１間の距離が７μｍ以下であることが好ましい。そうすることにより、第１の端面１０ｅの第１の内部電極１１間に位置する部分の上にも確実にめっき膜を形成することができる。同様に、第２の端面１０ｆにおいて、隣り合う第２の内部電極１２が接続されていてもよい。第２の端面１０ｆにおいて、隣り合う第２の内部電極１２が離れている場合は、隣り合う第２の内部電極１２間の距離が７μｍ以下であることが好ましい。そうすることにより、第２の端面１０ｆの第２の内部電極１２間に位置する部分の上にも確実にめっき膜を形成することができる。
【００３０】
第１及び第２の内部電極１１，１２の厚みは、０．３μｍ〜２．０μｍであることが好ましい。
【００３１】
セラミック素体１０の第１の端面１０ｅの上には、第１の外部電極１３が形成されている。第１の外部電極１３は、第１の内部電極１１に接続されている。一方、セラミック素体１０の第２の端面１０ｆの上には、第２の外部電極１４が形成されている。第２の外部電極１４は、第２の内部電極１２に接続されている。なお、本実施形態では、第１及び第２の外部電極１３，１４は、第１または第２の端面１０ｅ、１０ｆの上にのみ形成されているが、第１及び第２の外部電極１３，１４のそれぞれの一部は、主面１０ａ、１０ｂや側面１０ｃ、１０ｄの上に形成されていてもよい。
【００３２】
本実施形態では、第１及び第２の外部電極１３，１４それぞれは、めっき膜により構成されている。もっとも、本発明においては、第１及び第２の外部電極１３，１４のそれぞれは、最もセラミック素体１０側の層がめっき膜により構成されていればよく、めっき膜以外の層がさらに積層されていてもよい。また、第１及び第２の外部電極１３，１４のそれぞれは、複数のめっき膜の積層体により構成されていてもよい。めっき膜１層あたりの厚みは、１μｍ〜１５μｍであることが好ましい。
【００３３】
第１、第２の外部電極１３，１４を構成する金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ、Ｓｎ、Ｐｄ、ＢｉおよびＺｎからなる群から選ばれる１種の金属または当該金属を含む合金を用いることができる。第１及び第２の外部電極１３，１４のめっき膜は、ガラス成分を含まないことが好ましい。第１及び第２の外部電極１３，１４のめっき膜の単位体積あたりの金属割合は９９体積％以上であることが好ましい。
【００３４】
第１及び第２の内部電極１１，１２並びに第１及び第２の外部電極１３，１４の材質は、導電性を有するものである限りにおいて特に限定されない。第１及び第２の内部電極１１，１２は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属のうちの少なくとも一種を含む合金により形成することができる。第１及び第２の外部電極１３，１４を構成しているめっき膜は、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、Ｂｉ、Ｚｎなどの金属や、これらの金属のうちの一種以上を含む合金により形成することができる。
【００３５】
なお、第１及び第２の内部電極１１，１２の材質と、第１及び第２の外部電極１３，１４の材質とは、接合性のよいものであることが好ましい。例えば、第１及び第２の内部電極１１，１２が、ＮｉまたはＮｉ合金からなる場合は、第１及び第２の外部電極１３，１４は、ＣｕまたはＣｕ合金からなるめっき膜により形成することが好ましい。
【００３６】
（セラミック電子部品１の製造方法）
図４は、本実施形態におけるバレル研磨前のセラミック素体の略図的断面図である。図５は、図４のＶ部分を拡大した略図的断面図である。図６は、図４のＶＩ部分を拡大した略図的断面図である。図７は、本実施形態におけるバレル研磨後のセラミック素体の略図的断面図である。図８は、本実施形態におけるめっき工程を説明するための略図的断面図である。次に、主として、図４〜図８及び図１を参照しながら、セラミック電子部品１の製造方法の一例について詳細に説明する。
【００３７】
まず、セラミック素体１０を形成するためのセラミックグリーンシートを用意する。セラミックグリーンシートは、例えば、スクリーン印刷法などの各種印刷法により形成することができる。
【００３８】
次に、セラミックグリーンシートに導電性ペーストを印刷することにより内部電極形成用パターンを形成する。なお、内部電極形成用パターンの印刷は、スクリーン印刷法などにより行うことができる。内部電極形成用パターンの印刷に用いるペーストは、導電性微粒子に加えて、有機バインダーや有機溶剤を含むものであってもよい。
【００３９】
次に、内部電極形成用パターンが印刷されていない外層部形成用のセラミックグリーンシートを複数枚積層し、その上に、内部電極形成用パターンが印刷されたセラミックグリーンシートを順次積層し、さらにその上に、内部電極形成用パターンが印刷されていない外層部形成用のセラミックグリーンシートを複数枚積層することにより、マザー積層体を作成する。なお、マザー積層体を静水圧プレス手段などを用いて積層方向にプレスしてもよい。
【００４０】
次に、マザー積層体から、生のセラミック積層体を切り出す。
【００４１】
次に、生のセラミック積層体を焼成することにより、図４に示すセラミック素体３０を得る。焼成温度は、セラミック積層体の組成等に応じて適宜設定することができる。焼成温度は、例えば、９００℃〜１３００℃程度とすることができる。
【００４２】
ここで、セラミックグリーンシートと、内部電極形成用パターンとでは、焼成時における収縮量が異なる。一般的には、セラミックグリーンシートよりも内部電極形成用パターンの方が大きく収縮する。従って、図５や図６に示すように、内部電極形成用パターンが焼成されることで形成された第１及び第２の内部電極１１，１２は、セラミック素体３０の端面３０ｅ、３０ｆから後退した状態となる。このため、図８に示すように、第１及び第２の内部電極１１，１２を起点としてセラミック素体３０の端面３０ｅ、３０ｆの上にめっきを施そうとしても、メディアボール１２０が第１及び第２の内部電極１１，１２に接触できない場合がある。従って、第１及び第２の内部電極１１，１２からめっきが好適に成長せず、第１及び第２の外部電極１３，１４を好適に形成することができない場合がある。
【００４３】
それに対して、本実施形態では、めっきによる第１及び第２の外部電極１３，１４の形成工程に先立ってセラミック素体３０の加工工程を行う。具体的には、セラミック素体３０を湿式バレル研磨する。これにより、端面３０ｅ、３０ｆの表層を研磨し、第１及び第２の内部電極１１，１２を露出させる。これにより、図７に示すセラミック素体１０を得る。具体的には、内部電極露出率が１０２〜１５３％となるように湿式バレル研磨を行う。
【００４４】
ここで、「内部電極露出率」には、第１の内部電極露出率と、第２の内部電極露出率とが含まれる。「第１の内部電極露出率」は、第１の内部電極が引き出されている表面における第１の内部電極の引き出し部の露出率の、セラミック素体の当該表面に平行な断面における第１の内部電極の引き出し部の露出率に対する比（（第１の内部電極が引き出されている表面における第１の内部電極の引き出し部の露出率）／（セラミック素体の第１の内部電極が引き出されている表面に平行な断面における第１の内部電極の引き出し部の露出率））である。第２の内部電極露出率は、第２の内部電極が引き出されている表面における第２の内部電極の引き出し部の露出率の、セラミック素体の当該表面に平行な断面における第２の内部電極の引き出し部の露出率に対する比（（第２の内部電極が引き出されている表面における第２の内部電極の引き出し部の露出率）／（セラミック素体の第２の内部電極が引き出されている表面に平行な断面における第２の内部電極の引き出し部の露出率））である。
【００４５】
具体的には、本実施形態では、第１の内部電極１１が引き出されている第１の端面１０ｅにおける第１の内部電極１１の引き出し部の露出率の、セラミック素体１０の第１の端面１０ｅに平行な断面における第１の内部電極１１の引き出し部の露出率に対する比（（第１の内部電極１１が引き出されている第１の端面１０ｅにおける第１の内部電極１１の引き出し部の露出率）／（セラミック素体１０の第１の端面１０ｅに平行な断面における第１の内部電極１１の引き出し部の露出率））と、第２の内部電極１２が引き出されている第２の端面１０ｆにおける第２の内部電極１２の引き出し部の露出率の、セラミック素体１０の第２の端面１０ｆに平行な断面における第２の内部電極１２の引き出し部の露出率に対する比（（第２の内部電極１２が引き出されている第２の端面１０ｆにおける第２の内部電極１２の引き出し部の露出率）／（セラミック素体１０の第２の端面１０ｆに平行な断面における第２の内部電極１２の引き出し部の露出率））との両方が１０２〜１５３％となるように湿式バレル研磨を行う。
【００４６】
なお、湿式バレル研磨の他に、乾式バレル研磨、サンドブラスト研磨等の研磨方法で研磨することも可能である。
【００４７】
ここで、内部電極露出率とは、第１及び第２の端面１０ｅ、１０ｆのそれぞれにおける第１及び第２の内部電極１１，１２の露出率の、セラミック素体１０の幅方向Ｗ及び厚み方向Ｔに沿った断面における第１及び第２の内部電極１１，１２の露出率に対する比（（第１及び第２の端面１０ｅ、１０ｆのそれぞれにおける第１及び第２の内部電極１１，１２の露出率）／（セラミック素体１０の幅方向Ｗ及び厚み方向Ｔに沿った断面における第１及び第２の内部電極１１，１２の露出率））である。この内部電極露出率は、以下の要領で測定することができる。まず、端面１０ｅ、１０ｆのＥＤＸマッピングを行う。これにより、端面１０ｅ、１０ｆにおける、内部電極１１，１２の特定成分の、セラミック素体１０の特定成分に対する比（（内部電極１１，１２の特定成分）／（セラミック素体１０の特定成分））を算出する。例えば、内部電極１１，１２がＮｉを主成分として含み、セラミック素体１０がＴｉもしくはＢａを主成分として含む場合は、端面１０ｅ、１０ｆにおけるＮｉ／ＴｉもしくはＮｉ／Ｂａによってそれぞれの主成分の比を算出する。なお、後に記載の実施例では、Ｎｉ／Ｂａを算出している。
【００４８】
なお、第１の内部電極の引き出し態様と第２の内部電極の引き出し態様とが実質的に同じである場合は、第１の内部電極露出率と第２の内部電極露出率とが実質的に同様となる。従って、第１の内部電極露出率が所定の範囲にある場合は、第２の内部電極露出率も所定の範囲にあるとみなすことができ、第１及び第２の内部電極露出率のうちの一方のみを評価すれば足りる。
【００４９】
次に、セラミック素体１０の端面１０ｅ、１０ｆを、１０μｍ程度研磨し、断面を露出させる。次に、この断面における、内部電極１１，１２の特定成分の、セラミック素体１０の特定成分に対する比（（内部電極１１，１２の特定成分）／（セラミック素体１０の特定成分））を算出する。例えば、断面におけるＮｉ／Ｂａを算出する。そして、端面１０ｅ、１０ｆにおける（（内部電極１１，１２の特定成分）／（セラミック素体１０の特定成分））を、断面における（（内部電極１１，１２の特定成分）／（セラミック素体１０の特定成分））で除算することにより内部電極露出率を算出することができる。なお、ここでは、セラミック素体１０の端面１０ｅ、１０ｆを、１０μｍ程度研磨すると記載しているが、セラミック素体１０のそれぞれの端面１０ｅ、１０ｆにおいて、第１及び第２の内部電極１１、１２のそれぞれが露出するのではなく、第１及び第２の内部電極１１、１２のみが端面１０ｅ、１０ｆに露出する範囲であれば端面の研磨厚みは１０μｍ程度でなくてもよい。
【００５０】
すなわち、内部電極露出率は、（端面１０ｅ、１０ｆにおける（（内部電極１１，１２の特定成分）／（セラミック素体１０の特定成分）））／（断面における（（内部電極１１，１２の特定成分）／（セラミック素体１０の特定成分）））となる。具体的には、例えば、内部電極１１，１２がＮｉを主成分として含み、セラミック素体１０がＢａを主成分として含む場合は、内部電極露出率は、（端面１０ｅ、１０ｆにおけるＮｉ／Ｂａ）／（断面におけるＮｉ／Ｂａ）となる。
【００５１】
次に、めっき工程を行うことにより、第１及び第２の外部電極１３，１４を構成するめっき膜を形成する。具体的には、セラミック素体１０と導電性メディアボール２０とをめっき液中に投入し、攪拌することによりめっき膜を形成する。
【００５２】
このように本実施形態では、内部電極露出率が１０２〜１５３％であるセラミック素体１０にめっきを施すため、図９に示すように、導電性メディアボール２０が内部電極１１，１２に確実に接触する。従って、第１及び第２の外部電極１３，１４を構成するめっき膜を確実に形成することができる。
【００５３】
なお、めっき膜の形成は、電解めっきにより行ってもよいし、無電解めっきにより行ってもよい。但し、無電解めっきによりめっき膜を形成しようとすると、触媒などによる前処理が必要となり、セラミック電子部品１の製造工程が煩雑になる傾向にあるため、電解めっきによりめっき膜を形成することが好ましい。
【００５４】
（実験例）
上記実施形態に係るセラミック電子部品１と実質的に同様の構成を有するセラミック電子部品を下記の条件で作製した。なお、実験例１〜６の各例について１０５個ずつサンプルを作製した。
【００５５】
セラミック電子部品の寸法：長さ１．０ｍｍ、幅０．５ｍｍ、高さ０．５ｍｍ（寸法公差±０．２ｍｍ）
セラミック素体の材質：チタン酸バリウム系誘電体セラミック
内部電極：Ｎｉを主成分とする。
【００５６】
セラミック層の厚み：０．７μｍ
内部電極の総数：４４５層
定格電圧：４．０Ｖ
静電容量：１０μＦ
セラミック素体のバレル研磨加工条件：
工法：湿式バレル
回転数：２５０ｒｐｍ
メディア：ＰＳＺ（部分安定化ジルコニア） １φ／１５０ｃｃ
パウダー：アルミナ／５０ｃｃ
ＰＯＴ容積：３４０ｃｃ
加工時間：０分（実験例１）、１０分（実験例２）、２０分（実験例３）、３０分（実験例４）、４０分（実験例５）、５０分（実験例６）
めっき膜の形成条件：
めっき膜：厚み約５μｍのＣｕめっき膜
めっき浴：ｐＨ８．８，５５℃
工法：水平回転バレル
回転数：１０ｒｐｍ
導電性メディア：１．８ｍｍφ
電流密度×時間：０．３０Ａ／ｄｍ２×１５０ｍｉｎ
【００５７】
（内部電極露出率の算出）
実験例１〜６における内部電極露出率を以下の要領で求めた。なお、内部電極露出率は、各実験例１〜６につき、５個のサンプルを抽出し、測定を行った。
【００５８】
１）作製したサンプルの外部電極を電解剥離し、セラミック素体の端面を露出させた。その後、セラミック素体の端面におけるＮｉ／Ｂａ値（ＮｉとＢａの比率）をＥＤＸマッピングを用いて求めた。
【００５９】
２）研磨加工後のセラミック素体の端面を１０μｍ程度研磨し、内部電極とセラミックスとが面一の状態の断面（図７の線Ａ−Ａで示す断面図）を露出させた。次に、その断面におけるＮｉ／Ｂａ値（ＮｉとＢａの比率）をＥＤＸマッピングを用いて求めた。
【００６０】
３）上記１）、２）の結果から、内部電極露出率＝（端面におけるＮｉ／Ｂａ値）／（断面におけるＮｉ／Ｂａ値）を求めた。
【００６１】
４）上記１）〜３）により、図１０に示す部分Ａ〜Ｄ（部分Ｂ，Ｃは、最外層に位置する内部電極よりも２０μｍ厚み方向の中心寄りに位置している。部分Ｃ，Ｄは、内部電極の幅方向端部よりも２０μｍ厚み方向の中心寄りに位置している。）の４カ所につき、縦１５０μｍ×横２００μｍの視野範囲で内部電極露出率を求めた。結果を下記の表１に示す。なお、表１の内部電極露出率は、５個のサンプルの平均値である。
【００６２】
なお、セラミック電子部品における内部電極露出率は、外部電極を電解剥離することにより、セラミック素体の端面を露出させることにより、測定することができる。例えば、外部電極がＣｕめっき膜からなる場合は、図１１に示すように硫酸銅水溶液４０中に、Ｃｕ板からなる陰極４１及び陽極４２を入れる。次に、電解剥離を行うサンプル４３を陽極４２側のＣｕ板の上に乗せ、電流を流す。これにより、サンプル４３のＣｕめっき膜が硫酸銅水溶液４０中に溶け出す。以上によりＣｕめっき膜を除去することができる。
【００６３】
（外部電極の成膜の可否の判定）
次に、各実験例のサンプル１００個につき、外部電極の成膜の可否の判定を行った。具体的には、めっき膜が内部電極及び各内部電極間のセラミック素体の表面を完全に被覆しているか否かを観察した。その結果、１００個すべてのサンプルにつき、めっき膜が内部電極及び各内部電極間のセラミック素体の表面を完全に被覆していると判断された場合を、Ｇと判定し、めっき膜が内部電極を完全に被覆していないサンプルがあると判断された場合を、ＮＧと判定した。結果を下記の表１に示す。なお、バレル研磨時間を長くしても内部電極露出率は１５３％を超えて増大しなかった。これは、以下の理由によるものと考えられる。バレル研磨によってセラミック素体が削られることによって、内部電極の露出率が大きくなり、ここからさらにバレル研磨によってセラミック素体を削っていくと、内部電極もバレルのメディアによって押圧されることになる。その結果、内部電極は横に延ばされ、横に伸びた内部電極がセラミック素体の表面に掛るような形になり、セラミック素体がそれ以上バレル研磨によって削られないようにガードする働きをするためである。また、内部電極もある程度横に延ばされると、それ以上バレル研磨をしても内部電極は延びなくなることも一因として考えられる。
【００６４】
【表１】
【００６５】
上記表１に示すように、内部電極露出率が１０２〜１５３％の範囲内にある場合には、外部電極を確実に形成できることが分かる。
【００６６】
（第２の実施形態）
図１２は、第２の実施形態に係るセラミック電子部品の略図的斜視図である。図１３は、第２の実施形態に係るセラミック電子部品の長さ方向Ｌ及び厚み方向Ｔに沿った略図的断面図である。図１４は、第２の実施形態に係るセラミック電子部品の長さ方向Ｌ及び厚み方向Ｔに沿った略図的断面図である。
【００６７】
本実施形態に係るセラミック電子部品２では、第１及び第２の内部電極１１，１２が、幅方向Ｗに沿って交互に相互に間隔をおいて配列されている。第１の内部電極１１は、対向部１１ａと、引き出し部１１ｂ１，１１ｂ２とを有する。第２の内部電極１２は、対向部１２ａと、引き出し部１２ｂ１，１２ｂ２とを有する。対向部１１ａと対向部１２ａとは、幅方向Ｗにおいて対向している。
【００６８】
引き出し部１１ｂ１は、対向部１１ａから第１の主面１０ａ側に向かって延びており、第１の主面１０ａに引き出されている。一方、引き出し部１１ｂ２は、対向部１１ａから第２の主面１０ｂ側に向かって延びており、第２の主面１０ｂに引き出されている。
【００６９】
第１の外部電極１３は、第１の電極部１３ａと、第２の外部電極部１３ｂとを有する。第１の電極部１３ａは、第１の主面１０ａの上に配されている。第１の電極部１３ａは、引き出し部１１ｂ１に接続されている。第２の外部電極部１３ｂは、第２の主面１０ｂの上に配されている。第２の外部電極部１３ｂは、引き出し部１１ｂ２に接続されている。
【００７０】
引き出し部１２ｂ１は、対向部１２ａから第１の主面１０ａ側に向かって延びており、第１の主面１０ａに引き出されている。一方、引き出し部１２ｂ２は、対向部１２ａから第２の主面１０ｂ側に向かって延びており、第２の主面１０ｂに引き出されている。
【００７１】
第２の外部電極１４は、第１の電極部１４ａと、第２の外部電極部１４ｂとを有する。第１の電極部１４ａは、第１の主面１０ａの上に配されている。第１の電極部１４ａは、引き出し部１２ｂ１に接続されている。第２の外部電極部１４ｂは、第２の主面１０ｂの上に配されている。第２の外部電極部１４ｂは、引き出し部１２ｂ２に接続されている。
【００７２】
本実施形態においても、第１の実施形態と同様に、第１の内部電極露出率と第２の内部電極露出率とが、それぞれ、１０２％〜１５３％とされている。従って、第１の実施形態において説明した効果と同様の効果が、第２の実施形態においても奏される。
【００７３】
なお、本実施形態では、具体的には、第１の内部電極露出率は、第１の内部電極１１が引き出されている第１の主面１０ａ及び第２の主面１０ｂのそれぞれにおける第１の内部電極１１の引き出し部１１ｂ１，１１ｂ２の露出率の、セラミック素体１０の第１及び第２の主面１０ａ、１０ｂに平行な断面における第１の内部電極１１の引き出し部１１ｂ１，１１ｂ２の露出率に対する比（（第１の内部電極１１が引き出されている第１の主面１０ａ及び第２の主面１０ｂのそれぞれにおける第１の内部電極１１の引き出し部１１ｂ１，１１ｂ２の露出率）／（セラミック素体１０の第１及び第２の主面１０ａ、１０ｂに平行な断面における第１の内部電極１１の引き出し部１１ｂ１，１１ｂ２の露出率））である。第２の内部電極露出率は、第２の内部電極１２が引き出されている第１の主面１０ａ及び第２の主面１０ｂのそれぞれにおける第２の内部電極１２の引き出し部１２ｂ１，１２ｂ２の露出率の、セラミック素体１０の第１及び第２の主面１０ａ、１０ｂに平行な断面における第２の内部電極１２の引き出し部１２ｂ１，１２ｂ２の露出率に対する比（（第２の内部電極１２が引き出されている第１の主面１０ａ及び第２の主面１０ｂのそれぞれにおける第２の内部電極１２の引き出し部１２ｂ１，１２ｂ２の露出率）／（セラミック素体１０の第１及び第２の主面１０ａ、１０ｂに平行な断面における第２の内部電極１２の引き出し部１２ｂ１，１２ｂ２の露出率））である。
【００７４】
本実施形態のように、第１及び第２の内部電極は、それぞれ、セラミック素体の複数の表面に引き出されていてもよい。また、第１の内部電極が引き出された表面と、第２の内部電極が引き出された表面とが同じであってもよいし、異なっていてもよい。
【符号の説明】
【００７５】
１，２…セラミック電子部品
１０…セラミック素体
１０ａ…第１の主面
１０ｂ…第２の主面
１０ｃ…第１の側面
１０ｄ…第２の側面
１０ｅ…第１の端面
１０ｆ…第２の端面
１１…第１の内部電極
１２…第２の内部電極
１１ａ、１１ｂ…対向部
１１ｂ１，１１ｂ２，１２ｂ１，１２ｂ２…引き出し部
１３…第１の外部電極
１４…第２の外部電極
１５…セラミック層
２０…導電性メディアボール
３０…バレル研磨前のセラミック素体
３０ｅ、３０ｆ…端面
【技術分野】
【０００１】
本発明は、セラミック電子部品の製造方法及びセラミック電子部品に関する。
【背景技術】
【０００２】
従来、例えば、積層セラミックコンデンサなどのセラミック電子部品が多用されるようになってきている。例えば下記の特許文献１には、その一例が記載されている。特許文献１に記載の積層型セラミック電子部品は、直方体状のセラミック素体と、第１及び第２の内部電極と、第１及び第２の外部電極とを備えている。第１及び第２の内部電極は、セラミック素体の内部において、厚み方向に対向している。第１の内部電極は、セラミック素体の一方側の端面に引き出されており、第２の内部電極は、セラミック素体の他方側の端面に引き出されている。第１の外部電極は、セラミック素体の一方側の端面の上に形成されており、第１の内部電極と電気的に接続されている。第２の外部電極は、セラミック素体の他方側の端面の上に形成されており、第２の内部電極と電気的に接続されている。
【０００３】
また、特許文献１には、上記積層型セラミック電子部品の製造方法として、第１及び第２の内部電極が内部に形成されたセラミック素体の端面の上に、めっきにより第１及び第２の外部電極を形成する方法が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】ＷＯ ２００７／０４９４５６ Ａ１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１に記載の方法では、第１及び第２の外部電極を好適に形成できない場合があった。
【０００６】
本発明は、斯かる点に鑑みてなされたものであり、その目的は、直方体状のセラミック素体の端面に引き出された内部電極に電気的に接続されており、めっき膜からなる外部電極を備えるセラミック電子部品を好適に製造し得る方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明に係るセラミック電子部品の製造方法は、長さ方向と長さ方向に対して垂直な幅方向とに沿って延びる一対の表面と、長さ方向及び幅方向に対して垂直な厚み方向と長さ方向とに沿って延びる一対の表面と、幅方向と厚み方向とに沿って延びる一対の表面との６つの表面を有する直方体状のセラミック素体と、セラミック素体の内部に配されており、セラミック素体の６つの表面の少なくとも一つに引き出されている複数の第１の内部電極と、セラミック素体の内部において第１の内部電極と対向するように配されており、セラミック素体の６つの表面の少なくとも一つに引き出されている複数の第２の内部電極と、セラミック素体の上に形成されており、第１の内部電極に接続されている第１の外部電極と、セラミック素体の上に形成されており、第２の内部電極に接続されている第２の外部電極とを備え、第１及び第２の内部電極は、それぞれ、互いに対向している対向部と、互いに対向しておらず、かつ対向部に接続されていると共にセラミック素体の表面に引き出されている引き出し部とを有し、第１及び第２の外部電極のそれぞれがセラミック素体の直上に形成されためっき膜を有するセラミック電子部品の製造方法に関する。本発明に係るセラミック電子部品の製造方法では、複数の第１及び第２の内部電極が内部に形成されたセラミック素体を用意する。第１の内部電極が引き出されている表面における第１の内部電極の引き出し部の露出率の、セラミック素体の当該表面に平行な断面における第１の内部電極の引き出し部の露出率に対する比（（第１の内部電極が引き出されている表面における第１の内部電極の引き出し部の露出率）／（セラミック素体の第１の内部電極が引き出されている表面に平行な断面における第１の内部電極の引き出し部の露出率））である第１の内部電極露出率が１０２％〜１５３％となると共に、第２の内部電極が引き出されている表面における第２の内部電極の引き出し部の露出率の、セラミック素体の当該表面に平行な断面における第２の内部電極の引き出し部の露出率に対する比（（第２の内部電極が引き出されている表面における第２の内部電極の引き出し部の露出率）／（セラミック素体の第２の内部電極が引き出されている表面に平行な断面における第２の内部電極の引き出し部の露出率））である第２の内部電極露出率が１０２％〜１５３％となるようにセラミック素体を加工する加工工程を行う。加工されたセラミック素体の上にめっき膜を形成するめっき工程を行う。
【０００８】
本発明に係るセラミック電子部品の製造方法のある特定の局面では、セラミック素体は、長さ方向と幅方向とに沿って延びる第１及び第２の主面と、厚み方向と長さ方向とに沿って延びる第１及び第２の側面と、幅方向と厚み方向とに沿って延びる第１及び第２の端面とを有する。複数の第１の内部電極は、それぞれ、対向部がセラミック素体の内部において厚み方向に沿って配列されており、引き出し部が第１の端面に引き出されている。複数の第２の内部電極は、それぞれ、対向部がセラミック素体の内部において厚み方向に隣り合う第１の内部電極間に配置されており、引き出し部が第２の端面に引き出されている。
【０００９】
本発明に係るセラミック電子部品の製造方法の他の特定の局面では、セラミック素体は、長さ方向と幅方向とに沿って延びる第１及び第２の主面と、厚み方向と長さ方向とに沿って延びる第１及び第２の側面と、幅方向と厚み方向とに沿って延びる第１及び第２の端面とを有する。複数の第１の内部電極は、それぞれ、対向部がセラミック素体の内部において幅方向に沿って配列されており、引き出し部が第１及び第２の主面の少なくとも一方に引き出されている。複数の第２の内部電極は、それぞれ、対向部がセラミック素体の内部において幅方向に隣り合う第２の内部電極間に配置されており、引き出し部が第１及び第２の主面の少なくとも一方に引き出されている。
【００１０】
本発明に係るセラミック電子部品の製造方法の別の特定の局面では、加工工程において、セラミック素体をバレル研磨する。
【００１１】
本発明に係るセラミック電子部品の製造方法のさらに他の特定の局面では、めっき工程において、加工されたセラミック素体と、導電性メディアボールとをめっき液中に投入し、攪拌することによりめっき膜を形成する。
【００１２】
本発明に係るセラミック電子部品は、直方体状のセラミック素体と、複数の第１の内部電極と、複数の第２の内部電極と、第１の外部電極と、第２の外部電極とを備える。セラミック素体は、長さ方向と長さ方向に対して垂直な幅方向とに沿って延びる一対の表面と、長さ方向及び幅方向に対して垂直な厚み方向と長さ方向とに沿って延びる一対の表面と、幅方向と厚み方向とに沿って延びる一対の表面との６つの表面を有する。複数の第１の内部電極は、セラミック素体の内部に配されている。複数の第１の内部電極は、セラミック素体の６つの表面の少なくとも一つに引き出されている。複数の第２の内部電極は、セラミック素体の内部において第１の内部電極と対向するように配されている。複数の第２の内部電極は、セラミック素体の６つの表面の少なくとも一つに引き出されている。第１の外部電極は、セラミック素体の上に形成されている。第１の外部電極は、第１の内部電極に接続されている。第２の外部電極は、セラミック素体の上に形成されている。第２の外部電極は、第２の内部電極に接続されている。第１及び第２の内部電極は、それぞれ、互いに対向している対向部と、互いに対向しておらず、かつ対向部に接続されていると共にセラミック素体の表面に引き出されている引き出し部とを有する。第１及び第２の外部電極のそれぞれがセラミック素体の直上に形成されためっき膜を有する。第１の内部電極露出率が１０２％〜１５３％である。第２の内部電極露出率が１０２％〜１５３％である。第１の内部電極露出率は、第１の内部電極が引き出されている表面における第１の内部電極の引き出し部の露出率の、セラミック素体の当該表面に平行な断面における第１の内部電極の引き出し部の露出率に対する比（（第１の内部電極が引き出されている表面における第１の内部電極の引き出し部の露出率）／（セラミック素体の第１の内部電極が引き出されている表面に平行な断面における第１の内部電極の引き出し部の露出率））である。第２の内部電極露出率は、第２の内部電極が引き出されている表面における第２の内部電極の引き出し部の露出率の、セラミック素体の当該表面に平行な断面における第２の内部電極の引き出し部の露出率に対する比（（第２の内部電極が引き出されている表面における第２の内部電極の引き出し部の露出率）／（セラミック素体の第２の内部電極が引き出されている表面に平行な断面における第２の内部電極の引き出し部の露出率））である。
【００１３】
本発明に係るセラミック電子部品のある特定の局面では、セラミック素体は、長さ方向と幅方向とに沿って延びる第１及び第２の主面と、厚み方向と長さ方向とに沿って延びる第１及び第２の側面と、幅方向と厚み方向とに沿って延びる第１及び第２の端面とを有する。複数の第１の内部電極は、それぞれ、対向部がセラミック素体の内部において厚み方向に沿って配列されており、引き出し部が第１の端面に引き出されている。複数の第２の内部電極は、それぞれ、対向部がセラミック素体の内部において厚み方向に隣り合う第１の内部電極間に配置されており、引き出し部が第２の端面に引き出されている。
【００１４】
本発明に係るセラミック電子部品の他の特定の局面では、セラミック素体は、長さ方向と幅方向とに沿って延びる第１及び第２の主面と、厚み方向と長さ方向とに沿って延びる第１及び第２の側面と、幅方向と厚み方向とに沿って延びる第１及び第２の端面とを有する。複数の第１の内部電極は、それぞれ、対向部がセラミック素体の内部において幅方向に沿って配列されており、引き出し部が第１及び第２の主面の少なくとも一方に引き出されている。複数の第２の内部電極は、それぞれ、対向部がセラミック素体の内部において幅方向に隣り合う第２の内部電極間に配置されており、引き出し部が第１及び第２の主面の少なくとも一方に引き出されている。
【発明の効果】
【００１５】
本発明によれば、直方体状のセラミック素体の端面に引き出された内部電極に電気的に接続されており、めっき膜からなる外部電極を備えるセラミック電子部品を好適に製造し得る方法を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施形態のセラミック電子部品の略図的斜視図である。
【図２】図１の線ＩＩ−ＩＩにおける略図的断面図である。
【図３】図１の線ＩＩＩ−ＩＩＩにおける略図的断面図である。
【図４】本発明の一実施形態におけるバレル研磨前のセラミック素体の略図的断面図である。
【図５】図４のＶ部分を拡大した略図的断面図である。
【図６】図４のＶＩ部分を拡大した略図的断面図である。
【図７】本発明の一実施形態におけるバレル研磨後のセラミック素体の略図的断面図である。
【図８】本発明の一実施形態におけるめっき工程を説明するための略図的断面図である。
【図９】比較例におけるめっき工程を説明するための略図的断面図である。
【図１０】内部電極露出率の測定箇所を説明するための模式図である。
【図１１】外部電極の剥離工程を説明するための模式図である。
【図１２】第２の実施形態に係るセラミック電子部品の略図的斜視図である。
【図１３】第２の実施形態に係るセラミック電子部品の長さ方向Ｌ及び厚み方向Ｔに沿った略図的断面図である。
【図１４】第２の実施形態に係るセラミック電子部品の長さ方向Ｌ及び厚み方向Ｔに沿った略図的断面図である。
【発明を実施するための形態】
【００１７】
以下、本発明を実施した好ましい形態について、図１に示すセラミック電子部品１の製造方法を例に挙げて説明する。但し、下記のセラミック電子部品１の製造方法は、単なる例示である。本発明に係るセラミック電子部品の製造方法は、下記のセラミック電子部品１の製造方法に何ら限定されない。
【００１８】
（セラミック電子部品１の構成）
図１は、本実施形態のセラミック電子部品の略図的斜視図である。図２は、図１の線ＩＩ−ＩＩにおける略図的断面図である。図３は、図１の線ＩＩＩ−ＩＩＩにおける略図的断面図である。まず、図１〜図３を参照しながら、本実施形態において製造するセラミック電子部品１の構成について説明する。
【００１９】
図１〜図３に示すように、セラミック電子部品１は、セラミック素体１０を備えている。セラミック素体１０は、直方体状に形成されている。セラミック素体１０は、第１及び第２の主面１０ａ、１０ｂと、第１及び第２の側面１０ｃ、１０ｄと、第１及び第２の端面１０ｅ、１０ｆとを有する。第１及び第２の主面１０ａ、１０ｂのそれぞれは、長さ方向Ｌ及び幅方向Ｗに沿って延びている。第１及び第２の側面１０ｃ、１０ｄのそれぞれは、長さ方向Ｌ及び厚み方向Ｔに沿って延びている。第１及び第２の端面１０ｅ、１０ｆのそれぞれは、幅方向Ｗ及び厚み方向Ｔに沿って延びている。なお、長さ方向Ｌと幅方向Ｗとは互いに垂直である。厚み方向Ｔは、長さ方向Ｌ及び幅方向Ｗのそれぞれに対して垂直である。
【００２０】
本発明において、「直方体」には、角部や稜線部が丸められた直方体も含まれるものとする。すなわち、セラミック素体１０は、角部や稜線部の少なくとも一部が丸められた直方体状に形成されていてもよい。
【００２１】
本実施形態においては、セラミック素体１０は、複数のセラミック層１５が厚み方向Ｔに沿って積層された積層体により構成されている。セラミック層１５の厚みは、０．５μｍ〜１０μｍであることが好ましい。
【００２２】
セラミック素体１０は、適宜のセラミック材料により形成されている。セラミック素体１０を構成するセラミック材料は、セラミック電子部品１の特性などにより適宜選択される。
【００２３】
例えば、セラミック電子部品１がセラミックコンデンサ素子である場合は、セラミック素体１０は、誘電体セラミックを主成分とする材料により形成することができる。誘電体セラミックの具体例としては、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３などが挙げられる。セラミック素体１０には、例えば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を適宜添加してもよい。
【００２４】
また、例えば、セラミック電子部品１がセラミック圧電素子である場合には、セラミック素体１０は、例えば、圧電セラミックを主成分とする材料により形成することができる。圧電セラミックの具体例としては、例えば、ＰＺＴ（チタン酸ジルコン酸鉛）系セラミックなどが挙げられる。
【００２５】
例えば、セラミック電子部品１がサーミスタ素子である場合には、セラミック素体１０は、例えば、半導体セラミックにより形成することができる。半導体セラミックの具体例としては、例えば、スピネル系セラミックなどが挙げられる。
【００２６】
例えば、セラミック電子部品１がインダクタ素子である場合には、セラミック素体１０は、磁性体セラミックにより形成することができる。磁性体セラミックの具体例としては、例えば、フェライトセラミックなどが挙げられる。
【００２７】
セラミック素体１０の内部には、複数の第１の内部電極１１と、複数の第２の内部電極１２とが設けられている。第１及び第２の内部電極１１，１２のそれぞれは、セラミック素体１０の内部において、厚み方向Ｔに沿って配列されている。第１及び第２の内部電極１１，１２は、厚み方向Ｔに沿って交互に配列されている。このため、第２の内部電極１２は、厚み方向Ｔにおいて隣り合う第１の内部電極１１間に配置されている。第１及び第２の内部電極１１，１２の一部同士は、セラミック層１５を介して厚み方向Ｔにおいて対向している。第１の内部電極１１は、第１の端面１０ｅに引き出されている。第１の内部電極１１は、第２の端面１０ｆ、第１及び第２の主面１０ａ、１０ｂ並びに第１及び第２の側面１０ｃ、１０ｄには露出していない。第２の内部電極１２は、第２の端面１０ｆに引き出されている。第２の内部電極１２は、第１の端面１０ｅ、第１及び第２の主面１０ａ、１０ｂ並びに第１及び第２の側面１０ｃ、１０ｄには露出していない。
【００２８】
第１の内部電極１１と第２の内部電極１２とのそれぞれは、厚み方向Ｔにおいて互いに対向している対向部と、厚み方向Ｔにおいて互いに対向しておらず、かつ対向部に接続されていると共に第１または第２の端面１０ｅ、１０ｆに引き出されている引き出し部とを有する。本実施形態では、対向部の幅方向Ｗにおける幅と、引き出し部の幅方向における幅とが同じである。従って、第１及び第２の内部電極１１，１２は、それぞれ矩形状である。
【００２９】
なお、第１の端面１０ｅにおいて、隣り合う第１の内部電極１１が接続されていてもよい。第１の端面１０ｅにおいて、隣り合う第１の内部電極１１が離れている場合は、隣り合う第１の内部電極１１間の距離が７μｍ以下であることが好ましい。そうすることにより、第１の端面１０ｅの第１の内部電極１１間に位置する部分の上にも確実にめっき膜を形成することができる。同様に、第２の端面１０ｆにおいて、隣り合う第２の内部電極１２が接続されていてもよい。第２の端面１０ｆにおいて、隣り合う第２の内部電極１２が離れている場合は、隣り合う第２の内部電極１２間の距離が７μｍ以下であることが好ましい。そうすることにより、第２の端面１０ｆの第２の内部電極１２間に位置する部分の上にも確実にめっき膜を形成することができる。
【００３０】
第１及び第２の内部電極１１，１２の厚みは、０．３μｍ〜２．０μｍであることが好ましい。
【００３１】
セラミック素体１０の第１の端面１０ｅの上には、第１の外部電極１３が形成されている。第１の外部電極１３は、第１の内部電極１１に接続されている。一方、セラミック素体１０の第２の端面１０ｆの上には、第２の外部電極１４が形成されている。第２の外部電極１４は、第２の内部電極１２に接続されている。なお、本実施形態では、第１及び第２の外部電極１３，１４は、第１または第２の端面１０ｅ、１０ｆの上にのみ形成されているが、第１及び第２の外部電極１３，１４のそれぞれの一部は、主面１０ａ、１０ｂや側面１０ｃ、１０ｄの上に形成されていてもよい。
【００３２】
本実施形態では、第１及び第２の外部電極１３，１４それぞれは、めっき膜により構成されている。もっとも、本発明においては、第１及び第２の外部電極１３，１４のそれぞれは、最もセラミック素体１０側の層がめっき膜により構成されていればよく、めっき膜以外の層がさらに積層されていてもよい。また、第１及び第２の外部電極１３，１４のそれぞれは、複数のめっき膜の積層体により構成されていてもよい。めっき膜１層あたりの厚みは、１μｍ〜１５μｍであることが好ましい。
【００３３】
第１、第２の外部電極１３，１４を構成する金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ、Ｓｎ、Ｐｄ、ＢｉおよびＺｎからなる群から選ばれる１種の金属または当該金属を含む合金を用いることができる。第１及び第２の外部電極１３，１４のめっき膜は、ガラス成分を含まないことが好ましい。第１及び第２の外部電極１３，１４のめっき膜の単位体積あたりの金属割合は９９体積％以上であることが好ましい。
【００３４】
第１及び第２の内部電極１１，１２並びに第１及び第２の外部電極１３，１４の材質は、導電性を有するものである限りにおいて特に限定されない。第１及び第２の内部電極１１，１２は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属のうちの少なくとも一種を含む合金により形成することができる。第１及び第２の外部電極１３，１４を構成しているめっき膜は、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、Ｂｉ、Ｚｎなどの金属や、これらの金属のうちの一種以上を含む合金により形成することができる。
【００３５】
なお、第１及び第２の内部電極１１，１２の材質と、第１及び第２の外部電極１３，１４の材質とは、接合性のよいものであることが好ましい。例えば、第１及び第２の内部電極１１，１２が、ＮｉまたはＮｉ合金からなる場合は、第１及び第２の外部電極１３，１４は、ＣｕまたはＣｕ合金からなるめっき膜により形成することが好ましい。
【００３６】
（セラミック電子部品１の製造方法）
図４は、本実施形態におけるバレル研磨前のセラミック素体の略図的断面図である。図５は、図４のＶ部分を拡大した略図的断面図である。図６は、図４のＶＩ部分を拡大した略図的断面図である。図７は、本実施形態におけるバレル研磨後のセラミック素体の略図的断面図である。図８は、本実施形態におけるめっき工程を説明するための略図的断面図である。次に、主として、図４〜図８及び図１を参照しながら、セラミック電子部品１の製造方法の一例について詳細に説明する。
【００３７】
まず、セラミック素体１０を形成するためのセラミックグリーンシートを用意する。セラミックグリーンシートは、例えば、スクリーン印刷法などの各種印刷法により形成することができる。
【００３８】
次に、セラミックグリーンシートに導電性ペーストを印刷することにより内部電極形成用パターンを形成する。なお、内部電極形成用パターンの印刷は、スクリーン印刷法などにより行うことができる。内部電極形成用パターンの印刷に用いるペーストは、導電性微粒子に加えて、有機バインダーや有機溶剤を含むものであってもよい。
【００３９】
次に、内部電極形成用パターンが印刷されていない外層部形成用のセラミックグリーンシートを複数枚積層し、その上に、内部電極形成用パターンが印刷されたセラミックグリーンシートを順次積層し、さらにその上に、内部電極形成用パターンが印刷されていない外層部形成用のセラミックグリーンシートを複数枚積層することにより、マザー積層体を作成する。なお、マザー積層体を静水圧プレス手段などを用いて積層方向にプレスしてもよい。
【００４０】
次に、マザー積層体から、生のセラミック積層体を切り出す。
【００４１】
次に、生のセラミック積層体を焼成することにより、図４に示すセラミック素体３０を得る。焼成温度は、セラミック積層体の組成等に応じて適宜設定することができる。焼成温度は、例えば、９００℃〜１３００℃程度とすることができる。
【００４２】
ここで、セラミックグリーンシートと、内部電極形成用パターンとでは、焼成時における収縮量が異なる。一般的には、セラミックグリーンシートよりも内部電極形成用パターンの方が大きく収縮する。従って、図５や図６に示すように、内部電極形成用パターンが焼成されることで形成された第１及び第２の内部電極１１，１２は、セラミック素体３０の端面３０ｅ、３０ｆから後退した状態となる。このため、図８に示すように、第１及び第２の内部電極１１，１２を起点としてセラミック素体３０の端面３０ｅ、３０ｆの上にめっきを施そうとしても、メディアボール１２０が第１及び第２の内部電極１１，１２に接触できない場合がある。従って、第１及び第２の内部電極１１，１２からめっきが好適に成長せず、第１及び第２の外部電極１３，１４を好適に形成することができない場合がある。
【００４３】
それに対して、本実施形態では、めっきによる第１及び第２の外部電極１３，１４の形成工程に先立ってセラミック素体３０の加工工程を行う。具体的には、セラミック素体３０を湿式バレル研磨する。これにより、端面３０ｅ、３０ｆの表層を研磨し、第１及び第２の内部電極１１，１２を露出させる。これにより、図７に示すセラミック素体１０を得る。具体的には、内部電極露出率が１０２〜１５３％となるように湿式バレル研磨を行う。
【００４４】
ここで、「内部電極露出率」には、第１の内部電極露出率と、第２の内部電極露出率とが含まれる。「第１の内部電極露出率」は、第１の内部電極が引き出されている表面における第１の内部電極の引き出し部の露出率の、セラミック素体の当該表面に平行な断面における第１の内部電極の引き出し部の露出率に対する比（（第１の内部電極が引き出されている表面における第１の内部電極の引き出し部の露出率）／（セラミック素体の第１の内部電極が引き出されている表面に平行な断面における第１の内部電極の引き出し部の露出率））である。第２の内部電極露出率は、第２の内部電極が引き出されている表面における第２の内部電極の引き出し部の露出率の、セラミック素体の当該表面に平行な断面における第２の内部電極の引き出し部の露出率に対する比（（第２の内部電極が引き出されている表面における第２の内部電極の引き出し部の露出率）／（セラミック素体の第２の内部電極が引き出されている表面に平行な断面における第２の内部電極の引き出し部の露出率））である。
【００４５】
具体的には、本実施形態では、第１の内部電極１１が引き出されている第１の端面１０ｅにおける第１の内部電極１１の引き出し部の露出率の、セラミック素体１０の第１の端面１０ｅに平行な断面における第１の内部電極１１の引き出し部の露出率に対する比（（第１の内部電極１１が引き出されている第１の端面１０ｅにおける第１の内部電極１１の引き出し部の露出率）／（セラミック素体１０の第１の端面１０ｅに平行な断面における第１の内部電極１１の引き出し部の露出率））と、第２の内部電極１２が引き出されている第２の端面１０ｆにおける第２の内部電極１２の引き出し部の露出率の、セラミック素体１０の第２の端面１０ｆに平行な断面における第２の内部電極１２の引き出し部の露出率に対する比（（第２の内部電極１２が引き出されている第２の端面１０ｆにおける第２の内部電極１２の引き出し部の露出率）／（セラミック素体１０の第２の端面１０ｆに平行な断面における第２の内部電極１２の引き出し部の露出率））との両方が１０２〜１５３％となるように湿式バレル研磨を行う。
【００４６】
なお、湿式バレル研磨の他に、乾式バレル研磨、サンドブラスト研磨等の研磨方法で研磨することも可能である。
【００４７】
ここで、内部電極露出率とは、第１及び第２の端面１０ｅ、１０ｆのそれぞれにおける第１及び第２の内部電極１１，１２の露出率の、セラミック素体１０の幅方向Ｗ及び厚み方向Ｔに沿った断面における第１及び第２の内部電極１１，１２の露出率に対する比（（第１及び第２の端面１０ｅ、１０ｆのそれぞれにおける第１及び第２の内部電極１１，１２の露出率）／（セラミック素体１０の幅方向Ｗ及び厚み方向Ｔに沿った断面における第１及び第２の内部電極１１，１２の露出率））である。この内部電極露出率は、以下の要領で測定することができる。まず、端面１０ｅ、１０ｆのＥＤＸマッピングを行う。これにより、端面１０ｅ、１０ｆにおける、内部電極１１，１２の特定成分の、セラミック素体１０の特定成分に対する比（（内部電極１１，１２の特定成分）／（セラミック素体１０の特定成分））を算出する。例えば、内部電極１１，１２がＮｉを主成分として含み、セラミック素体１０がＴｉもしくはＢａを主成分として含む場合は、端面１０ｅ、１０ｆにおけるＮｉ／ＴｉもしくはＮｉ／Ｂａによってそれぞれの主成分の比を算出する。なお、後に記載の実施例では、Ｎｉ／Ｂａを算出している。
【００４８】
なお、第１の内部電極の引き出し態様と第２の内部電極の引き出し態様とが実質的に同じである場合は、第１の内部電極露出率と第２の内部電極露出率とが実質的に同様となる。従って、第１の内部電極露出率が所定の範囲にある場合は、第２の内部電極露出率も所定の範囲にあるとみなすことができ、第１及び第２の内部電極露出率のうちの一方のみを評価すれば足りる。
【００４９】
次に、セラミック素体１０の端面１０ｅ、１０ｆを、１０μｍ程度研磨し、断面を露出させる。次に、この断面における、内部電極１１，１２の特定成分の、セラミック素体１０の特定成分に対する比（（内部電極１１，１２の特定成分）／（セラミック素体１０の特定成分））を算出する。例えば、断面におけるＮｉ／Ｂａを算出する。そして、端面１０ｅ、１０ｆにおける（（内部電極１１，１２の特定成分）／（セラミック素体１０の特定成分））を、断面における（（内部電極１１，１２の特定成分）／（セラミック素体１０の特定成分））で除算することにより内部電極露出率を算出することができる。なお、ここでは、セラミック素体１０の端面１０ｅ、１０ｆを、１０μｍ程度研磨すると記載しているが、セラミック素体１０のそれぞれの端面１０ｅ、１０ｆにおいて、第１及び第２の内部電極１１、１２のそれぞれが露出するのではなく、第１及び第２の内部電極１１、１２のみが端面１０ｅ、１０ｆに露出する範囲であれば端面の研磨厚みは１０μｍ程度でなくてもよい。
【００５０】
すなわち、内部電極露出率は、（端面１０ｅ、１０ｆにおける（（内部電極１１，１２の特定成分）／（セラミック素体１０の特定成分）））／（断面における（（内部電極１１，１２の特定成分）／（セラミック素体１０の特定成分）））となる。具体的には、例えば、内部電極１１，１２がＮｉを主成分として含み、セラミック素体１０がＢａを主成分として含む場合は、内部電極露出率は、（端面１０ｅ、１０ｆにおけるＮｉ／Ｂａ）／（断面におけるＮｉ／Ｂａ）となる。
【００５１】
次に、めっき工程を行うことにより、第１及び第２の外部電極１３，１４を構成するめっき膜を形成する。具体的には、セラミック素体１０と導電性メディアボール２０とをめっき液中に投入し、攪拌することによりめっき膜を形成する。
【００５２】
このように本実施形態では、内部電極露出率が１０２〜１５３％であるセラミック素体１０にめっきを施すため、図９に示すように、導電性メディアボール２０が内部電極１１，１２に確実に接触する。従って、第１及び第２の外部電極１３，１４を構成するめっき膜を確実に形成することができる。
【００５３】
なお、めっき膜の形成は、電解めっきにより行ってもよいし、無電解めっきにより行ってもよい。但し、無電解めっきによりめっき膜を形成しようとすると、触媒などによる前処理が必要となり、セラミック電子部品１の製造工程が煩雑になる傾向にあるため、電解めっきによりめっき膜を形成することが好ましい。
【００５４】
（実験例）
上記実施形態に係るセラミック電子部品１と実質的に同様の構成を有するセラミック電子部品を下記の条件で作製した。なお、実験例１〜６の各例について１０５個ずつサンプルを作製した。
【００５５】
セラミック電子部品の寸法：長さ１．０ｍｍ、幅０．５ｍｍ、高さ０．５ｍｍ（寸法公差±０．２ｍｍ）
セラミック素体の材質：チタン酸バリウム系誘電体セラミック
内部電極：Ｎｉを主成分とする。
【００５６】
セラミック層の厚み：０．７μｍ
内部電極の総数：４４５層
定格電圧：４．０Ｖ
静電容量：１０μＦ
セラミック素体のバレル研磨加工条件：
工法：湿式バレル
回転数：２５０ｒｐｍ
メディア：ＰＳＺ（部分安定化ジルコニア） １φ／１５０ｃｃ
パウダー：アルミナ／５０ｃｃ
ＰＯＴ容積：３４０ｃｃ
加工時間：０分（実験例１）、１０分（実験例２）、２０分（実験例３）、３０分（実験例４）、４０分（実験例５）、５０分（実験例６）
めっき膜の形成条件：
めっき膜：厚み約５μｍのＣｕめっき膜
めっき浴：ｐＨ８．８，５５℃
工法：水平回転バレル
回転数：１０ｒｐｍ
導電性メディア：１．８ｍｍφ
電流密度×時間：０．３０Ａ／ｄｍ２×１５０ｍｉｎ
【００５７】
（内部電極露出率の算出）
実験例１〜６における内部電極露出率を以下の要領で求めた。なお、内部電極露出率は、各実験例１〜６につき、５個のサンプルを抽出し、測定を行った。
【００５８】
１）作製したサンプルの外部電極を電解剥離し、セラミック素体の端面を露出させた。その後、セラミック素体の端面におけるＮｉ／Ｂａ値（ＮｉとＢａの比率）をＥＤＸマッピングを用いて求めた。
【００５９】
２）研磨加工後のセラミック素体の端面を１０μｍ程度研磨し、内部電極とセラミックスとが面一の状態の断面（図７の線Ａ−Ａで示す断面図）を露出させた。次に、その断面におけるＮｉ／Ｂａ値（ＮｉとＢａの比率）をＥＤＸマッピングを用いて求めた。
【００６０】
３）上記１）、２）の結果から、内部電極露出率＝（端面におけるＮｉ／Ｂａ値）／（断面におけるＮｉ／Ｂａ値）を求めた。
【００６１】
４）上記１）〜３）により、図１０に示す部分Ａ〜Ｄ（部分Ｂ，Ｃは、最外層に位置する内部電極よりも２０μｍ厚み方向の中心寄りに位置している。部分Ｃ，Ｄは、内部電極の幅方向端部よりも２０μｍ厚み方向の中心寄りに位置している。）の４カ所につき、縦１５０μｍ×横２００μｍの視野範囲で内部電極露出率を求めた。結果を下記の表１に示す。なお、表１の内部電極露出率は、５個のサンプルの平均値である。
【００６２】
なお、セラミック電子部品における内部電極露出率は、外部電極を電解剥離することにより、セラミック素体の端面を露出させることにより、測定することができる。例えば、外部電極がＣｕめっき膜からなる場合は、図１１に示すように硫酸銅水溶液４０中に、Ｃｕ板からなる陰極４１及び陽極４２を入れる。次に、電解剥離を行うサンプル４３を陽極４２側のＣｕ板の上に乗せ、電流を流す。これにより、サンプル４３のＣｕめっき膜が硫酸銅水溶液４０中に溶け出す。以上によりＣｕめっき膜を除去することができる。
【００６３】
（外部電極の成膜の可否の判定）
次に、各実験例のサンプル１００個につき、外部電極の成膜の可否の判定を行った。具体的には、めっき膜が内部電極及び各内部電極間のセラミック素体の表面を完全に被覆しているか否かを観察した。その結果、１００個すべてのサンプルにつき、めっき膜が内部電極及び各内部電極間のセラミック素体の表面を完全に被覆していると判断された場合を、Ｇと判定し、めっき膜が内部電極を完全に被覆していないサンプルがあると判断された場合を、ＮＧと判定した。結果を下記の表１に示す。なお、バレル研磨時間を長くしても内部電極露出率は１５３％を超えて増大しなかった。これは、以下の理由によるものと考えられる。バレル研磨によってセラミック素体が削られることによって、内部電極の露出率が大きくなり、ここからさらにバレル研磨によってセラミック素体を削っていくと、内部電極もバレルのメディアによって押圧されることになる。その結果、内部電極は横に延ばされ、横に伸びた内部電極がセラミック素体の表面に掛るような形になり、セラミック素体がそれ以上バレル研磨によって削られないようにガードする働きをするためである。また、内部電極もある程度横に延ばされると、それ以上バレル研磨をしても内部電極は延びなくなることも一因として考えられる。
【００６４】
【表１】
【００６５】
上記表１に示すように、内部電極露出率が１０２〜１５３％の範囲内にある場合には、外部電極を確実に形成できることが分かる。
【００６６】
（第２の実施形態）
図１２は、第２の実施形態に係るセラミック電子部品の略図的斜視図である。図１３は、第２の実施形態に係るセラミック電子部品の長さ方向Ｌ及び厚み方向Ｔに沿った略図的断面図である。図１４は、第２の実施形態に係るセラミック電子部品の長さ方向Ｌ及び厚み方向Ｔに沿った略図的断面図である。
【００６７】
本実施形態に係るセラミック電子部品２では、第１及び第２の内部電極１１，１２が、幅方向Ｗに沿って交互に相互に間隔をおいて配列されている。第１の内部電極１１は、対向部１１ａと、引き出し部１１ｂ１，１１ｂ２とを有する。第２の内部電極１２は、対向部１２ａと、引き出し部１２ｂ１，１２ｂ２とを有する。対向部１１ａと対向部１２ａとは、幅方向Ｗにおいて対向している。
【００６８】
引き出し部１１ｂ１は、対向部１１ａから第１の主面１０ａ側に向かって延びており、第１の主面１０ａに引き出されている。一方、引き出し部１１ｂ２は、対向部１１ａから第２の主面１０ｂ側に向かって延びており、第２の主面１０ｂに引き出されている。
【００６９】
第１の外部電極１３は、第１の電極部１３ａと、第２の外部電極部１３ｂとを有する。第１の電極部１３ａは、第１の主面１０ａの上に配されている。第１の電極部１３ａは、引き出し部１１ｂ１に接続されている。第２の外部電極部１３ｂは、第２の主面１０ｂの上に配されている。第２の外部電極部１３ｂは、引き出し部１１ｂ２に接続されている。
【００７０】
引き出し部１２ｂ１は、対向部１２ａから第１の主面１０ａ側に向かって延びており、第１の主面１０ａに引き出されている。一方、引き出し部１２ｂ２は、対向部１２ａから第２の主面１０ｂ側に向かって延びており、第２の主面１０ｂに引き出されている。
【００７１】
第２の外部電極１４は、第１の電極部１４ａと、第２の外部電極部１４ｂとを有する。第１の電極部１４ａは、第１の主面１０ａの上に配されている。第１の電極部１４ａは、引き出し部１２ｂ１に接続されている。第２の外部電極部１４ｂは、第２の主面１０ｂの上に配されている。第２の外部電極部１４ｂは、引き出し部１２ｂ２に接続されている。
【００７２】
本実施形態においても、第１の実施形態と同様に、第１の内部電極露出率と第２の内部電極露出率とが、それぞれ、１０２％〜１５３％とされている。従って、第１の実施形態において説明した効果と同様の効果が、第２の実施形態においても奏される。
【００７３】
なお、本実施形態では、具体的には、第１の内部電極露出率は、第１の内部電極１１が引き出されている第１の主面１０ａ及び第２の主面１０ｂのそれぞれにおける第１の内部電極１１の引き出し部１１ｂ１，１１ｂ２の露出率の、セラミック素体１０の第１及び第２の主面１０ａ、１０ｂに平行な断面における第１の内部電極１１の引き出し部１１ｂ１，１１ｂ２の露出率に対する比（（第１の内部電極１１が引き出されている第１の主面１０ａ及び第２の主面１０ｂのそれぞれにおける第１の内部電極１１の引き出し部１１ｂ１，１１ｂ２の露出率）／（セラミック素体１０の第１及び第２の主面１０ａ、１０ｂに平行な断面における第１の内部電極１１の引き出し部１１ｂ１，１１ｂ２の露出率））である。第２の内部電極露出率は、第２の内部電極１２が引き出されている第１の主面１０ａ及び第２の主面１０ｂのそれぞれにおける第２の内部電極１２の引き出し部１２ｂ１，１２ｂ２の露出率の、セラミック素体１０の第１及び第２の主面１０ａ、１０ｂに平行な断面における第２の内部電極１２の引き出し部１２ｂ１，１２ｂ２の露出率に対する比（（第２の内部電極１２が引き出されている第１の主面１０ａ及び第２の主面１０ｂのそれぞれにおける第２の内部電極１２の引き出し部１２ｂ１，１２ｂ２の露出率）／（セラミック素体１０の第１及び第２の主面１０ａ、１０ｂに平行な断面における第２の内部電極１２の引き出し部１２ｂ１，１２ｂ２の露出率））である。
【００７４】
本実施形態のように、第１及び第２の内部電極は、それぞれ、セラミック素体の複数の表面に引き出されていてもよい。また、第１の内部電極が引き出された表面と、第２の内部電極が引き出された表面とが同じであってもよいし、異なっていてもよい。
【符号の説明】
【００７５】
１，２…セラミック電子部品
１０…セラミック素体
１０ａ…第１の主面
１０ｂ…第２の主面
１０ｃ…第１の側面
１０ｄ…第２の側面
１０ｅ…第１の端面
１０ｆ…第２の端面
１１…第１の内部電極
１２…第２の内部電極
１１ａ、１１ｂ…対向部
１１ｂ１，１１ｂ２，１２ｂ１，１２ｂ２…引き出し部
１３…第１の外部電極
１４…第２の外部電極
１５…セラミック層
２０…導電性メディアボール
３０…バレル研磨前のセラミック素体
３０ｅ、３０ｆ…端面
【特許請求の範囲】
【請求項１】
長さ方向と前記長さ方向に対して垂直な幅方向とに沿って延びる一対の表面と、前記長さ方向及び前記幅方向に対して垂直な厚み方向と前記長さ方向とに沿って延びる一対の表面と、前記幅方向と前記厚み方向とに沿って延びる一対の表面との６つの表面を有する直方体状のセラミック素体と、
前記セラミック素体の内部に配されており、前記セラミック素体の前記６つの表面の少なくとも一つに引き出されている複数の第１の内部電極と、
前記セラミック素体の内部において前記第１の内部電極と対向するように配されており、前記セラミック素体の前記６つの表面の少なくとも一つに引き出されている複数の第２の内部電極と、
前記セラミック素体の上に形成されており、前記第１の内部電極に接続されている第１の外部電極と、
前記セラミック素体の上に形成されており、前記第２の内部電極に接続されている第２の外部電極と、
を備え、
前記第１及び第２の内部電極は、それぞれ、互いに対向している対向部と、互いに対向しておらず、かつ前記対向部に接続されていると共に前記セラミック素体の表面に引き出されている引き出し部とを有し、
前記第１及び第２の外部電極のそれぞれが前記セラミック素体の直上に形成されためっき膜を有するセラミック電子部品の製造方法であって、
前記複数の第１及び第２の内部電極が内部に形成されたセラミック素体を用意する工程と、
前記第１の内部電極が引き出されている表面における前記第１の内部電極の前記引き出し部の露出率の、前記セラミック素体の当該表面に平行な断面における第１の内部電極の前記引き出し部の露出率に対する比（（前記第１の内部電極が引き出されている表面における前記第１の内部電極の前記引き出し部の露出率）／（前記セラミック素体の前記第１の内部電極が引き出されている表面に平行な断面における第１の内部電極の前記引き出し部の露出率））である第１の内部電極露出率が１０２％〜１５３％となると共に、前記第２の内部電極が引き出されている表面における前記第２の内部電極の前記引き出し部の露出率の、前記セラミック素体の当該表面に平行な断面における第２の内部電極の前記引き出し部の露出率に対する比（（前記第２の内部電極が引き出されている表面における前記第２の内部電極の前記引き出し部の露出率）／（前記セラミック素体の前記第２の内部電極が引き出されている表面に平行な断面における第２の内部電極の前記引き出し部の露出率））である第２の内部電極露出率が１０２％〜１５３％となるように前記セラミック素体を加工する加工工程と、
前記加工されたセラミック素体の上に前記めっき膜を形成するめっき工程と、
を備える、セラミック電子部品の製造方法。
【請求項２】
前記セラミック素体は、前記長さ方向と前記幅方向とに沿って延びる第１及び第２の主面と、前記厚み方向と前記長さ方向とに沿って延びる第１及び第２の側面と、前記幅方向と前記厚み方向とに沿って延びる第１及び第２の端面とを有し、
前記複数の第１の内部電極は、それぞれ、前記対向部が前記セラミック素体の内部において前記厚み方向に沿って配列されており、前記引き出し部が前記第１の端面に引き出されており、
前記複数の第２の内部電極は、それぞれ、前記対向部が前記セラミック素体の内部において前記厚み方向に隣り合う前記第１の内部電極間に配置されており、前記引き出し部が前記第２の端面に引き出されている、請求項１に記載のセラミック電子部品の製造方法。
【請求項３】
前記セラミック素体は、前記長さ方向と前記幅方向とに沿って延びる第１及び第２の主面と、前記厚み方向と前記長さ方向とに沿って延びる第１及び第２の側面と、前記幅方向と前記厚み方向とに沿って延びる第１及び第２の端面とを有し、
前記複数の第１の内部電極は、それぞれ、前記対向部が前記セラミック素体の内部において前記幅方向に沿って配列されており、前記引き出し部が前記第１及び第２の主面の少なくとも一方に引き出されており、
前記複数の第２の内部電極は、それぞれ、前記対向部が前記セラミック素体の内部において前記幅方向に隣り合う前記第２の内部電極間に配置されており、前記引き出し部が前記第１及び第２の主面の少なくとも一方に引き出されている、請求項１に記載のセラミック電子部品の製造方法。
【請求項４】
前記加工工程において、前記セラミック素体をバレル研磨する、請求項１〜３のいずれか一項に記載のセラミック電子部品の製造方法。
【請求項５】
前記めっき工程において、前記加工されたセラミック素体と、導電性メディアボールとをめっき液中に投入し、攪拌することにより前記めっき膜を形成する、請求項１〜４のいずれか一項に記載のセラミック電子部品の製造方法。
【請求項６】
長さ方向と前記長さ方向に対して垂直な幅方向とに沿って延びる一対の表面と、前記長さ方向及び前記幅方向に対して垂直な厚み方向と前記長さ方向とに沿って延びる一対の表面と、前記幅方向と前記厚み方向とに沿って延びる一対の表面との６つの表面を有する直方体状のセラミック素体と、
前記セラミック素体の内部に配されており、前記セラミック素体の前記６つの表面の少なくとも一つに引き出されている複数の第１の内部電極と、
前記セラミック素体の内部において前記第１の内部電極と対向するように配されており、前記セラミック素体の前記６つの表面の少なくとも一つに引き出されている複数の第２の内部電極と、
前記セラミック素体の上に形成されており、前記第１の内部電極に接続されている第１の外部電極と、
前記セラミック素体の上に形成されており、前記第２の内部電極に接続されている第２の外部電極と、
を備え、
前記第１及び第２の内部電極は、それぞれ、互いに対向している対向部と、互いに対向しておらず、かつ前記対向部に接続されていると共に前記セラミック素体の表面に引き出されている引き出し部とを有し、
前記第１及び第２の外部電極のそれぞれが前記セラミック素体の直上に形成されためっき膜を有し、
前記第１の内部電極が引き出されている表面における前記第１の内部電極の前記引き出し部の露出率の、前記セラミック素体の当該表面に平行な断面における第１の内部電極の前記引き出し部の露出率に対する比（（前記第１の内部電極が引き出されている表面における前記第１の内部電極の前記引き出し部の露出率）／（前記セラミック素体の前記第１の内部電極が引き出されている表面に平行な断面における第１の内部電極の前記引き出し部の露出率））である第１の内部電極露出率が１０２％〜１５３％であると共に、前記第２の内部電極が引き出されている表面における前記第２の内部電極の前記引き出し部の露出率の、前記セラミック素体の当該表面に平行な断面における第２の内部電極の前記引き出し部の露出率に対する比（（前記第２の内部電極が引き出されている表面における前記第２の内部電極の前記引き出し部の露出率）／（前記セラミック素体の前記第２の内部電極が引き出されている表面に平行な断面における第２の内部電極の前記引き出し部の露出率））である第２の内部電極露出率が１０２％〜１５３％である、セラミック電子部品。
【請求項７】
前記セラミック素体は、前記長さ方向と前記幅方向とに沿って延びる第１及び第２の主面と、前記厚み方向と前記長さ方向とに沿って延びる第１及び第２の側面と、前記幅方向と前記厚み方向とに沿って延びる第１及び第２の端面とを有し、
前記複数の第１の内部電極は、それぞれ、前記対向部が前記セラミック素体の内部において前記厚み方向に沿って配列されており、前記引き出し部が前記第１の端面に引き出されており、
前記複数の第２の内部電極は、それぞれ、前記対向部が前記セラミック素体の内部において前記厚み方向に隣り合う前記第１の内部電極間に配置されており、前記引き出し部が前記第２の端面に引き出されている、請求項６に記載のセラミック電子部品。
【請求項８】
前記セラミック素体は、前記長さ方向と前記幅方向とに沿って延びる第１及び第２の主面と、前記厚み方向と前記長さ方向とに沿って延びる第１及び第２の側面と、前記幅方向と前記厚み方向とに沿って延びる第１及び第２の端面とを有し、
前記複数の第１の内部電極は、それぞれ、前記対向部が前記セラミック素体の内部において前記幅方向に沿って配列されており、前記引き出し部が前記第１及び第２の主面の少なくとも一方に引き出されており、
前記複数の第２の内部電極は、それぞれ、前記対向部が前記セラミック素体の内部において前記幅方向に隣り合う前記第２の内部電極間に配置されており、前記引き出し部が前記第１及び第２の主面の少なくとも一方に引き出されている、請求項６に記載のセラミック電子部品。
【請求項１】
長さ方向と前記長さ方向に対して垂直な幅方向とに沿って延びる一対の表面と、前記長さ方向及び前記幅方向に対して垂直な厚み方向と前記長さ方向とに沿って延びる一対の表面と、前記幅方向と前記厚み方向とに沿って延びる一対の表面との６つの表面を有する直方体状のセラミック素体と、
前記セラミック素体の内部に配されており、前記セラミック素体の前記６つの表面の少なくとも一つに引き出されている複数の第１の内部電極と、
前記セラミック素体の内部において前記第１の内部電極と対向するように配されており、前記セラミック素体の前記６つの表面の少なくとも一つに引き出されている複数の第２の内部電極と、
前記セラミック素体の上に形成されており、前記第１の内部電極に接続されている第１の外部電極と、
前記セラミック素体の上に形成されており、前記第２の内部電極に接続されている第２の外部電極と、
を備え、
前記第１及び第２の内部電極は、それぞれ、互いに対向している対向部と、互いに対向しておらず、かつ前記対向部に接続されていると共に前記セラミック素体の表面に引き出されている引き出し部とを有し、
前記第１及び第２の外部電極のそれぞれが前記セラミック素体の直上に形成されためっき膜を有するセラミック電子部品の製造方法であって、
前記複数の第１及び第２の内部電極が内部に形成されたセラミック素体を用意する工程と、
前記第１の内部電極が引き出されている表面における前記第１の内部電極の前記引き出し部の露出率の、前記セラミック素体の当該表面に平行な断面における第１の内部電極の前記引き出し部の露出率に対する比（（前記第１の内部電極が引き出されている表面における前記第１の内部電極の前記引き出し部の露出率）／（前記セラミック素体の前記第１の内部電極が引き出されている表面に平行な断面における第１の内部電極の前記引き出し部の露出率））である第１の内部電極露出率が１０２％〜１５３％となると共に、前記第２の内部電極が引き出されている表面における前記第２の内部電極の前記引き出し部の露出率の、前記セラミック素体の当該表面に平行な断面における第２の内部電極の前記引き出し部の露出率に対する比（（前記第２の内部電極が引き出されている表面における前記第２の内部電極の前記引き出し部の露出率）／（前記セラミック素体の前記第２の内部電極が引き出されている表面に平行な断面における第２の内部電極の前記引き出し部の露出率））である第２の内部電極露出率が１０２％〜１５３％となるように前記セラミック素体を加工する加工工程と、
前記加工されたセラミック素体の上に前記めっき膜を形成するめっき工程と、
を備える、セラミック電子部品の製造方法。
【請求項２】
前記セラミック素体は、前記長さ方向と前記幅方向とに沿って延びる第１及び第２の主面と、前記厚み方向と前記長さ方向とに沿って延びる第１及び第２の側面と、前記幅方向と前記厚み方向とに沿って延びる第１及び第２の端面とを有し、
前記複数の第１の内部電極は、それぞれ、前記対向部が前記セラミック素体の内部において前記厚み方向に沿って配列されており、前記引き出し部が前記第１の端面に引き出されており、
前記複数の第２の内部電極は、それぞれ、前記対向部が前記セラミック素体の内部において前記厚み方向に隣り合う前記第１の内部電極間に配置されており、前記引き出し部が前記第２の端面に引き出されている、請求項１に記載のセラミック電子部品の製造方法。
【請求項３】
前記セラミック素体は、前記長さ方向と前記幅方向とに沿って延びる第１及び第２の主面と、前記厚み方向と前記長さ方向とに沿って延びる第１及び第２の側面と、前記幅方向と前記厚み方向とに沿って延びる第１及び第２の端面とを有し、
前記複数の第１の内部電極は、それぞれ、前記対向部が前記セラミック素体の内部において前記幅方向に沿って配列されており、前記引き出し部が前記第１及び第２の主面の少なくとも一方に引き出されており、
前記複数の第２の内部電極は、それぞれ、前記対向部が前記セラミック素体の内部において前記幅方向に隣り合う前記第２の内部電極間に配置されており、前記引き出し部が前記第１及び第２の主面の少なくとも一方に引き出されている、請求項１に記載のセラミック電子部品の製造方法。
【請求項４】
前記加工工程において、前記セラミック素体をバレル研磨する、請求項１〜３のいずれか一項に記載のセラミック電子部品の製造方法。
【請求項５】
前記めっき工程において、前記加工されたセラミック素体と、導電性メディアボールとをめっき液中に投入し、攪拌することにより前記めっき膜を形成する、請求項１〜４のいずれか一項に記載のセラミック電子部品の製造方法。
【請求項６】
長さ方向と前記長さ方向に対して垂直な幅方向とに沿って延びる一対の表面と、前記長さ方向及び前記幅方向に対して垂直な厚み方向と前記長さ方向とに沿って延びる一対の表面と、前記幅方向と前記厚み方向とに沿って延びる一対の表面との６つの表面を有する直方体状のセラミック素体と、
前記セラミック素体の内部に配されており、前記セラミック素体の前記６つの表面の少なくとも一つに引き出されている複数の第１の内部電極と、
前記セラミック素体の内部において前記第１の内部電極と対向するように配されており、前記セラミック素体の前記６つの表面の少なくとも一つに引き出されている複数の第２の内部電極と、
前記セラミック素体の上に形成されており、前記第１の内部電極に接続されている第１の外部電極と、
前記セラミック素体の上に形成されており、前記第２の内部電極に接続されている第２の外部電極と、
を備え、
前記第１及び第２の内部電極は、それぞれ、互いに対向している対向部と、互いに対向しておらず、かつ前記対向部に接続されていると共に前記セラミック素体の表面に引き出されている引き出し部とを有し、
前記第１及び第２の外部電極のそれぞれが前記セラミック素体の直上に形成されためっき膜を有し、
前記第１の内部電極が引き出されている表面における前記第１の内部電極の前記引き出し部の露出率の、前記セラミック素体の当該表面に平行な断面における第１の内部電極の前記引き出し部の露出率に対する比（（前記第１の内部電極が引き出されている表面における前記第１の内部電極の前記引き出し部の露出率）／（前記セラミック素体の前記第１の内部電極が引き出されている表面に平行な断面における第１の内部電極の前記引き出し部の露出率））である第１の内部電極露出率が１０２％〜１５３％であると共に、前記第２の内部電極が引き出されている表面における前記第２の内部電極の前記引き出し部の露出率の、前記セラミック素体の当該表面に平行な断面における第２の内部電極の前記引き出し部の露出率に対する比（（前記第２の内部電極が引き出されている表面における前記第２の内部電極の前記引き出し部の露出率）／（前記セラミック素体の前記第２の内部電極が引き出されている表面に平行な断面における第２の内部電極の前記引き出し部の露出率））である第２の内部電極露出率が１０２％〜１５３％である、セラミック電子部品。
【請求項７】
前記セラミック素体は、前記長さ方向と前記幅方向とに沿って延びる第１及び第２の主面と、前記厚み方向と前記長さ方向とに沿って延びる第１及び第２の側面と、前記幅方向と前記厚み方向とに沿って延びる第１及び第２の端面とを有し、
前記複数の第１の内部電極は、それぞれ、前記対向部が前記セラミック素体の内部において前記厚み方向に沿って配列されており、前記引き出し部が前記第１の端面に引き出されており、
前記複数の第２の内部電極は、それぞれ、前記対向部が前記セラミック素体の内部において前記厚み方向に隣り合う前記第１の内部電極間に配置されており、前記引き出し部が前記第２の端面に引き出されている、請求項６に記載のセラミック電子部品。
【請求項８】
前記セラミック素体は、前記長さ方向と前記幅方向とに沿って延びる第１及び第２の主面と、前記厚み方向と前記長さ方向とに沿って延びる第１及び第２の側面と、前記幅方向と前記厚み方向とに沿って延びる第１及び第２の端面とを有し、
前記複数の第１の内部電極は、それぞれ、前記対向部が前記セラミック素体の内部において前記幅方向に沿って配列されており、前記引き出し部が前記第１及び第２の主面の少なくとも一方に引き出されており、
前記複数の第２の内部電極は、それぞれ、前記対向部が前記セラミック素体の内部において前記幅方向に隣り合う前記第２の内部電極間に配置されており、前記引き出し部が前記第１及び第２の主面の少なくとも一方に引き出されている、請求項６に記載のセラミック電子部品。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１２−１６９５９４（Ｐ２０１２−１６９５９４Ａ）
【公開日】平成２４年９月６日（２０１２．９．６）
【国際特許分類】
【出願番号】特願２０１１−２８８１５４（Ｐ２０１１−２８８１５４）
【出願日】平成２３年１２月２８日（２０１１．１２．２８）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
【公開日】平成２４年９月６日（２０１２．９．６）
【国際特許分類】
【出願日】平成２３年１２月２８日（２０１１．１２．２８）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
[ Back to top ]