センサ信号を較正するための方法および装置
測定センサと基準センサとを有するセンサにおいてセンサ信号を較正するための方法が、開示される。この方法は、測定センサおよび基準センサからそれぞれセンサ信号および基準信号を受け取ることを含む。この方法は、さらに、利得特性に基づいて、第１の補償信号をセンサ信号に提供することと、利得特性およびオフセット特性に基づいて、第２の補償信号を基準信号に提供することと、第１の補償信号とセンサ信号とを組み合わせ、かつ、第２の補償信号と基準信号とを組み合わせて、補償されたセンサ信号を生成することと、大きい熱係数を有する成分をセンサに結合することによって、補償された信号を温度影響に対して調節することとを含む。また、装置も、本明細書において説明される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的には、センサの較正に関し、より詳細には、センサ信号を較正するための方法および装置に関する。
【背景技術】
【０００２】
現在、多くの異なる種類のセンサが存在する。多くの場合、センサは、何らかの異常な影響さもなければ望ましくない影響を除去するために調節または「調整（ｃｏｎｄｉｔｉｏｎ）」されなければならない出力信号を有する。特定の設計を不変的に使用するために、これらのセンサの出力信号はセンサごとにむらのないものであることが望ましい。しかしながら、センサの製造によってもたらされる差異は、センサの動作応答を変動させる。さらに、温度のような外部環境の影響もまた動作応答に影響を及ぼす。
【０００３】
典型的には、センサトランスデューサ回路が、出力信号を線形化されかつ温度補償された信号に変換するのに使用される。そして、これらの線形化されかつ温度補償された信号は、オフセット較正プロセスまたはゼロ較正プロセスとして知られている較正プロセスによって、ある特定のヌルレベルに較正される。そして、オフセット較正プロセスからの出力は、スパン較正プロセスまたは利得較正プロセスと呼ばれる較正プロセスによって、ある特定のフルスケール値（ｆｕｌｌ−ｓｃａｌｅ ｖａｌｕｅ）に対して較正される。
【０００４】
信号調整は、典型的には、デジタル信号プロセッサまたはアナログ信号プロセッサによって実行される。信号調整がデジタル信号プロセッサによって実行される場合、センサ出力信号は、最初に、デジタル信号に変換され、これらのデジタル信号は、アナログ形式のセンサ出力信号をデジタル表現したものである。そして、デジタル信号プロセッサは、１つまたはそれ以上の較正係数を用いて、デジタル信号を処理する。較正係数は、デジタルメモリに記憶される。そして、補正されたデジタル信号は、デジタルシステム（例えば、マイクロプロセッサ）に対する入力信号として使用されてもよい。
【０００５】
アナログ信号プロセッサは、２つの大きい種類、すなわち、較正係数のデジタル記憶装置を有するものとこのデジタル記憶装置を有しないものとに分類することができる。較正係数のデジタル記憶装置を有しないアナログ信号プロセッサは、ポテンショメータまたはレーザトリム抵抗のような可変抵抗を使用することによって、センサ信号を較正する。レーザトリミングする際には、レーザが、基板から抵抗材料を削磨するのに使用され、それの抵抗値を増加させる。
【０００６】
較正係数のデジタル記憶装置を備えたアナログ信号プロセッサは、デジタル−アナログ変換器（ＤＡＣ）を含み、デジタル制御ポテンショメータと考えることができる。ＤＡＣは、典型的には、信号が遭遇する合計抵抗を調節するようにデジタル的に経路設定された抵抗回路網からなる。したがって、一般的には、ＤＡＣは、信号を較正するための可変抵抗として使用される。
【０００７】
センサは、圧力が増加すれば、それに比例して次第に減少する出力利得を有する傾向がある。さらに、すべてのセンサは、温度変化に曝されたときの非再現性に加えて、ゼロがある程度だけシフトすることを有する。さらに、ある種の条件下においては、センサ出力は、温度によって線形に変化せず、二次補正項が、組み込まれなければならない。その結果として、センサは、線形誤差および二次誤差の両方を有することになる。現在の様々なセンサトランスデューサ回路は、信号オフセット（すなわち、期待信号出力からのずれ）、スパン（すなわち、信号出力のスパン）、線形化（すなわち、信号出力の線形性）、温度係数（ＴＣ）オフセット（すなわち、ＴＣに基づいたオフセット）、および、ＴＣスパン（すなわち、ＴＣに基づいたスパン）に対する個々の調節を提供する。これらの回路構成は、多くの種類のセンサ信号を取り扱うことができるが、それらは、典型的には、複雑なものである。これらの回路構成の複雑さは、設計コストおよび製造コストの両方を増加させる。
【０００８】
センサ信号を補償するための既存のアプローチの欠点を低コストでかつより簡単な方法で解決することが望まれている。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
検出システムが、本明細書において説明され、この検出システムは、温度および非線形性に基づいたセンサ信号の補償に取り組むものである。
【課題を解決するための手段】
【００１０】
本発明の好ましい一実施形態においては、検出システムは、容量性センサ、基準センサ、クロック発生器、および、積分回路を含む。積分回路は、容量性センサと基準センサとに結合され、利得成分およびオフセット成分を容量性センサおよび基準センサからの出力と選択的に組み合わせて積分された出力を生成するようにクロック発生器によって制御される複数のスイッチを含む。検出システムは、また、積分された出力を受け取って、利得補償をその積分された出力と組み合わせる利得回路を含み、この利得回路は、小さい温度係数特性を有する抵抗を含み、利得回路は、式：
【００１１】
Ｖｏｕｔ＝Ｖｄｄ×（１／β×（Ｃｐ−αＲ×Ｃｒ）／Ｃｐ）
に基づいた出力Ｖｏｕｔを提供し、
【００１２】
ここで、
【００１３】
Ｃｐは、容量性センサからの測定された容量であり、
【００１４】
Ｃｒは、基準キャパシタからの基準容量であり、
【００１５】
αＲは、オフセット成分であり、
【００１６】
βは、利得成分であり、
【００１７】
Ｖｄｄは、供給電圧である。
【００１８】
別の好ましい実施形態においては、本発明は、測定センサと基準センサとを有するセンサにおいてセンサ信号を較正するための方法として具体化される。この方法は、測定センサおよび基準センサからそれぞれセンサ信号および基準信号を受け取ることを含む。方法は、さらに、利得特性に基づいて、第１の補償信号をセンサ信号に提供することと、利得特性およびオフセット特性に基づいて、第２の補償信号を基準信号に提供することと、第１の補償信号とセンサ信号とを組み合わせ、かつ、第２の補償信号と基準信号とを組み合わせて、補償されたセンサ信号を生成することと、大きい熱係数を有する成分をセンサに結合することによって、補償された信号を温度影響に対して調節することとを含む。
【００１９】
さらに別の好ましい実施形態においては、本発明は、測定センサ信号と基準センサ信号とを含むセンサ信号を較正するための方法として具体化される。この方法は、ａ）測定センサ信号と基準センサ信号との電荷差を積分した第１の信号を受け取ることと、ｂ）第１の信号に基づいて、測定センサ信号と基準センサ信号との電荷差の配列（シーケンス）を積分した第２の信号を受け取ることと、ｃ）第２の信号と利得特性とを含むフィードバック信号を第１のステージに提供することとを含む。
【００２０】
さらに別の好ましい実施形態においては、本発明は、測定センサと基準センサとを含むセンサ信号を較正するためのシステムとして具体化される。このシステムは、測定センサと基準センサとの電荷差を積分した第１の信号を生成するための第１の積分ステージ回路と、第１の信号に基づいて、測定センサ信号と基準センサ信号との電荷差の配列を積分した第２の信号を生成するための第２の積分ステージ回路とを有し、第１の積分ステージ回路は、第２の信号と利得特性とを含むフィードバック信号を受け取る。
【００２１】
さらに別の実施形態においては、本発明は、測定センサ信号と基準センサ信号とを備えたセンサ信号を較正するための方法として具体化される。この方法は、ａ）それぞれの積分された電荷差信号が、測定センサ信号と基準センサ信号との積分された電荷差である、複数の積分された電荷差信号を生成することと、ｂ）複数の積分された電荷差信号を積分することと、ｃ）積分された複数の積分された電荷差信号と利得特性とを備えたフィードバック信号を提供することとを含む。
【００２２】
当業者には、その他の目的、特徴、および、利点が、以下の詳細な説明から明らかとなる。しかしながら、詳細な説明および特定の例は、例としての実施形態を示しているが、限定するものではない例証として提供されることを理解すべきである。以下の説明の範囲内における多くの変更および修正が、以下の説明の精神から逸脱することなくなされてもよく、そして、以下の説明は、すべてのそのような変形を含むと理解されるべきである。
【００２３】
本発明は、添付の図面を参照することによって、より容易に理解することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の好ましい一実施形態に基づいて構成された一般的なセンサ回路の回路図である。
【図２】本発明の好ましい一実施形態に基づいて構成されたセンサ回路の回路図である。
【図３】本発明の好ましい一実施形態に基づいて構成された図２に示される回路の動作のタイミング図である。
【００２５】
類似する符号は、図面を通して、類似する部分を示す。
【発明を実施するための形態】
【００２６】
（発明の詳細な説明）
多くのセンサは、比較的一定な温度係数（ＴＣ）オフセット、ＴＣスパン、および、非線形特性を有する。本発明の好ましい一実施形態においては、固定ＴＣオフセット、ＴＣスパン、および、線形性係数が、オフセットおよびスパンを調節することに結合され、それによって、新しい構成のセンサトランスデューサ回路がもたらされ、ほんの２つの変数、すなわち、それらのオフセットおよびスパンだけが、較正のために残される。これは、最終的に、ハードウェアにおけるコスト削減だけでなく、とりわけ、生産ラインにおける較正コストの削減をもたらす。
【００２７】
図１は、本発明の好ましい一実施形態に基づいて構成された一般的なセンサ較正回路１００を示し、図示されるように、Ｓｅｎｓｏｒ＿ｍ１０８からのセンサ測定値出力は、（αＭ×Ｖｒｅｆ２−β×Ｖｏｕｔ）を乗算されることによって、測定値調整信号によって調節され、また、Ｓｅｎｓｏｒ＿ｒ１１８からのセンサ基準出力は、（αＲ×Ｖｒｅｆ１−β×ＬＩＮ×Ｖｏｕｔ）を乗算されることによって、基準調整信号によって調節される。ここで、
【００２８】
αＭは、抵抗Ｒａｍ１（１０４）、抵抗Ｒａｍ２（１０６）、および、可変抵抗Ｒａｍ１０２によって規定され、このαＭは、センサ測定値のオフセット係数である。
【００２９】
αＲは、抵抗Ｒａｒ１（１１４）、抵抗Ｒａｒ２（１１６）、および、可変抵抗Ｒａｒ１１２によって規定され、このαＲは、センサ基準測定値のオフセット係数である。
【００３０】
Ｖｒｅｆ１（１５０）は、基準電圧１である。
【００３１】
Ｖｒｅｆ２（１５２）は、通常、Ｖｒｅｆ１（１５０）に等しい。
【００３２】
Ｖｒｅｆ３（１５４）は、通常、Ｖｒｅｆ１（１５０）またはグラウンドに等しい。
【００３３】
Ｖｒｅｆ４（１５６）は、通常、Ｖｒｅｆ２（１５２）またはグラウンドに等しい。
【００３４】
βは、抵抗Ｒｂｅｔａ１（１２２）、抵抗Ｒｂｅｔａ２（１２４）、Ｒｌｉｎ１２６、可変抵抗Ｒｂｅｔａ１２８、および、可変抵抗Ｒｌｉｎ＿ｅｘ１３０によって規定され、このβは、利得係数である。
【００３５】
ＬＩＮは、抵抗Ｒｂｅｔａ２（１２４）、抵抗Ｒｌｉｎ１２６、および、可変抵抗Ｒｌｉｎ＿ｅｘ１３０によって規定される。
【００３６】
本発明の好ましい一実施形態においては、可変抵抗Ｒｌｉｎ＿ｅｘ１３０は、随意的なものであり、線形性（‘ＬＩＮ’）係数のより精度の高い較正が望ましい場合に使用されてもよい。さらに、可変抵抗Ｒａｍ１０２、可変抵抗Ｒａｒ１１２、可変抵抗Ｒｂｅｔａ１２８、および、可変抵抗Ｒｌｉｎ＿ｅｘ１３０は、レーザトリム抵抗である。Ｖｒｅｆ１（１５０）は、電源電圧の電圧であり、また、Ｖｒｅｆ２（１５２）、Ｖｒｅｆ３（１５４）、および、Ｖｒｅｆ４（１５６）の電圧である。Ｖｒｅｆ１５８は、信号調整器の基準電圧である。本発明の好ましい一実施形態として図２に示される実施形態においては、Ｖｒｅｆ１５８の等価基準電圧は、供給電圧の０．２倍に設定される（すなわち、Ｖｓｕｐｐｌｙが５Ｖであれば、Ｖｒｅｆ１５８は１Ｖに設定される）。
【００３７】
信号調整器１１０は、Ｓｅｎｓｏｒ＿ｍ１０８およびＳｅｎｓｏｒ＿ｒ１１８の両方の調節された出力を受け取り、かつ、可変抵抗ＲＴ１２０を介して、基準電圧Ｖｒｅｆ１５８を受け取る。信号調整器１１０は、出力Ｖｏｕｔ１６０を提供する。多くの利用形態においては、αＭは、１．０に設定されてもよく、したがって、本発明の好ましい一実施形態においては、抵抗Ｒａｍ１（１０４）、抵抗Ｒａｍ２（１０６）、および、可変抵抗Ｒａｍ１０２は、除去されてもよく、オフセットは、αＲ係数によって較正される。このことは、製造される製品にこれらの抵抗を含める必要性を減少させ、それに加えて、抵抗を形成しかつ可変抵抗（すなわち、可変抵抗Ｒａｍ１０２）を調節（トリミング）するのに必要なプロセスステップを減少させる。
【００３８】
回路の利得は、β係数によって較正される。可変抵抗Ｒｂｅｔａ１２８は、グラウンドまたは出力電圧Ｖｏｕｔ１６０のいずれかに結合されてもよい。可変抵抗Ｒｂｅｔａ１２８が、図面に示されるように、グラウンドに接続されるならば、可変抵抗Ｒｂｅｔａ１２８の抵抗値を増加させることは、利得を減少させる。可変抵抗Ｒｂｅｔａ１２８が、Ｖｏｕｔに接続されるならば、可変抵抗Ｒｂｅｔａ１２８の抵抗値を増加させることは、利得を増加させる。
【００３９】
「利得」は、本明細書において使用される場合、回路に言及するものであり、かつ、出力のスパンを調節するのに使用されることに注意されたい。典型的には、「スパン」は、出力信号に関連して使用され、より詳細には、センサ信号の出力を表現するのに使用される。利得は、典型的には、回路において、信号が調節される率を表現するのに使用される。具体的には、圧力センサのスパンは、センサによって検出可能な圧力範囲（例えば、７〜１０５ｋＰＡ）である。本発明の好ましい一実施形態においては、「ヌル」値が、回路のゼロ点調節（αＲ）によって設定されてもよく（例えば、ヌル値は、７ｋＰＡに設定されてもよい）、圧力範囲は、利得調節（１／β）によって設定されてもよい。したがって、利得は、センサのスパンを設定するための回路パラメータである。
【００４０】
本発明の好ましい一実施形態においては、線形性補正は、βを乗算される。多くのセンサの要求される線形性補正は、β・ＬＩＮに関連している。そのようなセンサのために、ＬＩＮ係数は、固定値に設定されてもよく、利得較正プロセス中、β係数を変更した後にＬＩＮ係数を較正する理由はない。もしそうでなければ、ＬＩＮ係数は、利得と互いに影響し合うので、これにより、較正手順は相当に簡略化される。
【００４１】
ここで、本発明の温度補償に関する態様を説明する。温度を変化させることによって発生する２つの主たる誤差が存在する。すなわち、センサおよび関連する電子部品のオフセットの変化、および、センサおよび関連する電子部品の感度の変化である。本出願において使用される場合、ＴＣＺ係数は、温度変化によるオフセット変化を補償するのに使用される係数であるように定義される。同様に、温度変化による感度変化を補償するための係数は、ここでは、ＴＣＳ係数として定義される。
【００４２】
本発明の好ましい一実施形態においては、図１に示される可変抵抗ＲＴ１２０は、大きいＴＣ係数を備えた抵抗である。しかしながら、抵抗が、ＶＴピン１６２を装荷するならば、このＶＴピン１６２から入力する信号は、温度に依存したものとなる。このことは、温度補償の様々な方法を提供する。本発明の好ましい一実施形態においては、図１に示される一般的な回路１００においてＴＣＺ補償を実現するための２つのアプローチが存在する。すなわち、
【００４３】
１）Ｒａｒ１（１１４）＋Ｒａｒ２（１１６）と可変抵抗Ｒａｒ１１２との間のＴＣ不整合を選択することにより、あるいは、
【００４４】
２）ＶＴピン１６２と基準電圧との間に抵抗を接続することによるアプローチである。
【００４５】
さらにまた、図１に示される一般的な回路１００においてＴＣＳ補償を実現するための２つのアプローチが存在する。すなわち、
【００４６】
１）Ｒｂｅｔａ１（１２２）＋Ｒｂｅｔａ２（１２４）とＲｂｅｔａ１２８との間のＴＣ不整合を選択することにより、
【００４７】
２）ＶＴピン１６２とＶｏｕｔ１６０との間に抵抗を接続することによるアプローチである。
【００４８】
好ましくは、上述のＴＣ補償アプローチを組み合わせたものが選択される。きわめて特殊な利用形態のために、温度依存線形性補正を得るために、ＬＩＮ入力を温度依存回路網に接続することも可能である（抵抗Ｒｌｉｎ＿ｅｘ１３０だけと比較して）。
【００４９】
図２は、本発明の好ましい一実施形態に基づいて構成されたセンサ回路２００を示し、このセンサ回路２００は、レーザトリム抵抗のようなオフチップ可変抵抗ＲａｒおよびＲｂｅｔａ（図示しない）を備えた集積回路として実施されてもよい。センサ回路２００は、また、集積化された圧力依存キャパシタ（Ｃｐ）２３２および基準キャパシタ（Ｃｒ）２３４を含む。集積化された圧力依存キャパシタＣｐ２３２は、図１に示される測定センサであるＳｅｎｓｏｒ＿ｍ１０８の好ましい実施形態であり、基準キャパシタ（Ｃｒ）２３４は、図１に示される基準センサであるＳｅｎｓｏｒ＿ｒ１１８の好ましい実施形態である。
【００５０】
本発明の好ましい一実施形態においては、図１に示される抵抗Ｒａｒ１（１１４）、Ｒａｒ２（１１６）、Ｒｂｅｔａ１（１２２）、Ｒｂｅｔａ２（１２４）、および、Ｒｌｉｎ１２６は、ここでは、センサ回路２００において、オンチップポリシリコン抵抗Ｒａｒ１（２１４）、Ｒａｒ２（２１６）、Ｒｂｅｔａ１（２２２）、Ｒｂｅｔａ２（２２４）、および、Ｒｌｉｎ２２６として実現され、そのようなものとして、これらの抵抗は比較的小さいＴＣ（約７５０ｐｐｍ／Ｋ）を有する。また、必要であれば、ｂｅｔａ入力２５６およびｌｉｎ入力２５８が、それぞれ、βおよびＬＩＮを調節するために提供される。
【００５１】
第１の演算増幅器（ＯＰ１）２１０の周囲に存在する回路は、スイッチドキャパシタ利得ステージである。図３は、スイッチシーケンス論理のタイミングシーケンスを示す。本発明の好ましい一実施形態においては、タイミングシーケンスは、センサ回路２００が利得ステージ（第２のステージ２８２）の符号だけでなく積分ステージ（第１のステージ２８０）の符号も交番させることを示しており、オフセット、クロックフィードスルーによって発生するオフセット、低周波数ノイズ、電子部品の長期ドリフト、などのような多くの非理想的な影響をキャンセルする。一般的には、２つのクロックフェーズ、すなわち、ｐｈ１およびｐｈ２が存在する。フェーズｐｈ１中、リセットスイッチＳｒｓｔ２７０は閉じられる。本発明の好ましい一実施形態においては、フェーズｐｈ２中、Ｃｐ２３２およびＣｒ２３４からの電荷が、Ｃ１（２３６）へ転送される。この電荷は、次の式に等しい。
【００５２】
ΔＱ＝Ｃｒ・（β・ＬＩＮ・Ｖｏｕｔ−αＲ・Ｖｄｄ）＋Ｃｐ（αＰ・ｖｄｄ−β・Ｖｏｕｔ）
【００５３】
この電荷がゼロに等しくなければ、ＯＰ１（２１０）の出力において電圧ステップを発生させる。図２に示されるセンサ回路２００の第２のステージ２８２は、スイッチドキャパシタ積分器であり、これは、第１のステージ２８０の電圧ステップを積分する。これらの電圧ステップがゼロに等しいならば、回路は、いわゆる「電荷平衡（ｃｈａｒｇｅ ｂａｌａｎｃｅ）」状態にある（すなわち、ΔＱ＝０）。この場合、
【００５４】
Ｃｒ・（β・ＬＩＮ・Ｖｏｕｔ−αＲ・Ｖｄｄ）＋Ｃｐ（αＰ・ｖｄｄ−β・Ｖｏｕｔ）＝０
【００５５】
したがって、
【００５６】
Ｖｏｕｔ＝Ｖｄｄ・（αＰ・Ｃｐ−αＲ・Ｃｒ）／（β・Ｃｐ−β・ＬＩＮ・Ｃｒ）
【００５７】
αＰ＝１かつＬＩＮ＝０であれば、
【００５８】
Ｖｏｕｔ／Ｖｄｄ＝１／β・（Ｃｐ−αＲ・Ｃｒ）／Ｃｐ
【００５９】
これは、オフセット調節（αＲ）および利得調節（１／β）を備えた一般的に使用される式（Ｃｐ−Ｃｒ）／Ｃｐである。
【００６０】
重なり合わないスイッチングエッジ（すなわち、タイミング図におけるそれぞれのチックマーク（ｔｉｃｋ ｍａｒｋ）間の間隔）は、幅が約５０ナノ秒（ｎｓ）であり、４つのフェーズｐｈ１Ｎ、ｐｈ２Ｎ、ｐｈ１Ｐ、および、ｐｈ２Ｐは、それぞれ、約２．５マイクロ秒（μｓ）である。タイミング図における論理「ＨＩＧＨ」は、スイッチ制御信号がスイッチを閉じることを意味している。例えば、フェーズｐｈ１Ｎ中、スイッチ信号ｓｐ２、ｓｒｓｔ、および、ｓ２２ｒは、ＨＩＧＨであり、そのために、スイッチＳＰ２（２８６）、ＳＲ２（２８８）、Ｓｒｓｔ２７０、および、Ｓ２２ｒ（２９４）は、閉じられている。
【００６１】
第１のステージ２８０は、フェーズｐｈ１Ｎおよびフェーズｐｈ１Ｐ中にスイッチＳｒｓｔ２７０が閉じているときにリセットされている積分器ステージであり、その期間、電圧Ｖｏｐ１（ｐｈ１Ｎ）は、Ｖｏｆｆ１に等しく、これは、（ＶＲ１０＋ＯＰ１（２１０）のオフセット電圧）である。電圧Ｖｏｐ１は、フェーズｐｈ１Ｐ中、不変であり、そのために、Ｖｏｐ１（ｐｈ１Ｐ）は、Ｖｏｐ１（ｐｈ１Ｎ）に等しい。
【００６２】
フェーズｐｈ２Ｎ中、リセットスイッチＳｒｓｔ２７０が開かれ、ノード「ｎｃｐ」は、β・ＶｏｕｔからＶｄｄにスイッチングされ、ノード「ｎｃｒ」は、αＲ・Ｖｄｄからβ・ＬＩＮ・Ｖｏｕｔにスイッチングされる。これは、電圧Ｖｏｐ１を次式に等しくする。
【００６３】
Ｖｏｐ１（ｐｈ２Ｎ）＝Ｃｐ／Ｃ１・（＋β・Ｖｏｕｔ−Ｖｄｄ）＋Ｃｒ／Ｃ１・（＋αＲ・Ｖｄｄ−β・ＬＩＮ・Ｖｏｕｔ）＋Ｖｏｆｆ１
【００６４】
フェーズｐｈ２Ｐ中、リセットスイッチＳｒｓｔ２７０が開かれ、ノード「ｎｃｐ」は、Ｖｄｄからβ・Ｖｏｕｔにスイッチングされ、ノード「ｎｃｒ」は、β・ＬＩＮ・ＶｏｕｔからαＲ・Ｖｄｄにスイッチングされる。これは、電圧Ｖｏｐ１を次式に等しくする。
【００６５】
Ｖｏｐ１（ｐｈ２Ｐ）＝Ｃｐ／Ｃ１・（−β・Ｖｏｕｔ＋Ｖｄｄ）＋Ｃｒ／Ｃ１・（−αＲ・Ｖｄｄ＋β・ＬＩＮ・Ｖｏｕｔ）＋Ｖｏｆｆ１
【００６６】
フェーズｐｈ１Ｎの開始時点において、スイッチＳ２２ｒ（２９４）が開かれ、その後、Ｓ２２ｉ（２９２）が閉じられる。これは、Ｖｏｕｔ２５０において、Ｃ２ｉ／Ｃｉｎｔ２・（ＶＴ＿ｔｒｉｍ−ＶＲ１０）であるステップを発生させる。ＶＴ＿ｔｒｉｍピン２５２への負荷が存在しなければ、ＶＴ＿ｔｒｉｍからＶＲ１０を減算した値は、ＯＰ２（２２０）のオフセット電圧に等しい。ＶＴ＿ｔｒｉｍとグラウンド（または、Ｖｄｄ）との間に抵抗を接続することは、システムのオフセット（ゼロ）調節にＴＣ影響をもたらし（ＴＣオフセット補償）、ＶＴ＿ｔｒｉｍとＶｏｕｔとの間に抵抗を接続することは、システムのスパンにＴＣ影響をもたらす（ＴＣスパン補償）。
【００６７】
スイッチＳ２２ｉが閉じられた直後、フェーズｐｈ１Ｎの開始時点において、スイッチＳｒｓｔ２７０は、まだ、閉じられており、Ｖｏｐ１（ｐｈ２Ｐ）とＶｏｐ１（ｐｈ１Ｎ）との差は、第２のステージ２８２によって積分される。フェーズｐｈ２Ｎ中、スイッチＳ２２ｉ（２９２）は、閉じられたままであり、ここで、Ｖｏｐ１（ｐｈ１Ｎ）とＶｏｐ１（ｐｈ２Ｎ）との差が積分される。全体として、スイッチＳ２２ｉ（２９２）が閉じられた時点におけるＶｏｐ１値であるＶｏｐ１（ｐｈ２Ｐ）とスイッチＳ２２ｉ（２９２）が開かれた時点におけるＶｏｐ１値であるＶｏｐ１（ｐｈ２Ｎ）との差が積分される。したがって、Ｖｏｕｔにおける電圧変化は、次式となる。
【００６８】
ΔＶｏｕｔ＝Ｃ２ｉ／Ｃｉｎｔ２・（Ｖｏｐ１（ｐｈ２Ｎ）−Ｖｏｐ１（ｐｈ２Ｐ））
【００６９】
＝２・Ｃ２ｉ／Ｃｉｎｔ２・（Ｃｐ／Ｃ１・（＋β・Ｖｏｕｔ−Ｖｄｄ）＋Ｃｒ／Ｃ１・（＋αＲ・Ｖｄｄ−β・ＬＩＮ・Ｖｏｕｔ））
【００７０】
Ｖｏｆｆ１項がキャンセルされ、このことは、回路が、オフセット電圧、ＯＰ１（２１０）の低周波数ノイズ、ドリフト、などに感応しないことを意味することに注意されたい。Ｖｏｕｔがターゲット値に等しいならば、Ｖｏｐ１における電圧ステップは、ゼロとなる。そのために、実際には、Ｖｏｐ１は、誤差信号であり、また、ＯＰ１（２１０）が比較的小さい利得を有するならば、誤差信号は少し小さすぎるものとなる。したがって、限られたＯＰ１（２１０）利得の影響は、Ｖｏｕｔのセトリング（ｓｅｔｔｌｉｎｇ）がいくぶん遅くなることだけである。本発明の好ましい一実施形態においては、簡単な単一ステージ演算増幅器が、ＯＰ１（２１０）を実施する要件を満たす。さらに、ΔＶｏｕｔ＝０であるとき、上述の式は、ΔＱ＝０であるときのその他の式と同じ結果を有する。そのために、回路がセトリングしてしまえば、これはΔＶｏｕｔ＝０である場合であるが、上述の式は、書き換えられてもよい。
【００７１】
（Ｃｐ＋Ｃｒ）／Ｃ１およびＣ２ｉ／Ｃｉｎｔ２は、積分器定数である（Ｃｐは、定数ではなく、圧力に依存するものであるが）。本発明の好ましい一実施形態においては、Ｃｐ２３２とＣｒ２３４との組み合わせられた値は、Ｃ１（２３６）よりも小さく、Ｃ２ｉ（２３０）の値は、Ｃｉｎｔ２（２３８）の１５％よりも小さい。これは、Ｖｏｕｔ２５０において、大きすぎる電圧ステップを回避することができ、ノイズのような誤差影響の良好な平均化を提供する。
【００７２】
本発明の好ましい一実施形態においては、Ｖｏｕｔは約１Ｖから開始し、そして、それのターゲット値にセトリングする。Ｖｏｕｔがターゲット値により近づくとき、Ｖｏｐ１の大きさは、その値が減少することに注意されたい。
【００７３】
本発明の好ましい一実施形態においては、０．２・Ｖｄｄである内部基準電圧が、一対の抵抗Ｒｒｅｆ１（２４０）およびＲｒｅｆ２（２４２）を用いて生成される。この基準電圧は、Ｖｒｅｆ１５８の基準電圧である。本発明の好ましい一実施形態においては、抵抗ＲＴ２２８は、Ｐ型ウェル（または、Ｎ型ウェル）層にＣＭＯＳプロセスを用いて形成される。このようにして形成された抵抗は、典型的には、比較的大きいＴＣ値を有し、抵抗は、温度変化によって大きい影響を受ける。ＶＴピンにおける負荷を備えないならば、この抵抗は、影響を有することはない。しかしながら、比較的小さいＴＣを有するオフチップ抵抗が、ＶＴピンに結合されるならば、そのオフチップ抵抗は、図１に関して上で説明したように、ＴＣ特性に影響を与える。
【００７４】
図２を再び参照すると、センサおよび電子部品の典型的な特性に関する値が、示される。ヌルスケール圧力Ｐ（０）は７ｋＰａであり、フルスケール圧力Ｐ（１）は１１０ｋＰａである。較正されたシステムは、温度変化に感応してはならず、かつ、Ｖｏｕｔは、圧力に線形に比例しなければならない。したがって、Ｖｏｕｔ（Ｐ＝７ｋＰａ）＝０．２４Ｖであり、かつ、Ｖｏｕｔ（Ｐ＝１１０ｋＰａ）＝４．６６７Ｖである。
【００７５】
本発明の好ましい一実施形態においては、「スタンドアロン」チップは、オフチップレーザトリム抵抗Ｒａｒ１１２およびＲｂｅｔａ１２８を備えない回路である。αＲ、β、および、ＬＩＮのオンチップ定数は、検出素子特性のあらゆる種類の許容誤差が、オフチップＲａｒ１１２およびＲｂｅｔａ１２８の実際の値によって較正され得るような形で、選択される。「（トリミングされない）設計ターゲット」として図２に列挙された数値は、Ｒａｒ１１２およびＲｂｅｔａ１２８が無限大である場合のいくつかの主たるパラメータを示す。「（トリミングされた）設計ターゲット」として、αＲおよびβが本発明の好ましい一実施形態に基づいてレーザトリム抵抗によって較正された後のパラメータが示される。
【００７６】
「トリミングされない」システムおよび「トリミングされた」システムの両方は、一定の線形性を有すること、それと同時に、ＬＩＮ係数は、まったく変化しないこと（例えば、ＬＩＮ＝０．０７）に注意されたい。このことは、本発明に基づいて構成された回路のきわめて重要な特性である。
【００７７】
較正された後の回路の性能は、複雑で高性能の圧力システムの性能にたやすく匹敵することが可能である。しかしながら、この結果は、本発明に基づいて構成された簡単な低コストのシステムによって実現される。
【００７８】
これまでに説明された実施形態は、例としての実施形態である。ここで、当業者は、本明細書において開示された発明の概念から逸脱することなく、上述した実施形態を様々に利用し、また、様々に発展させてもよい。当業者は、これらの実施形態への様々な変更を容易に考えだすことができ、そして、本明細書において規定された基本的原理は、本明細書において説明された新規の態様の精神または範囲から逸脱することなく、その他の実施形態に適用されてもよい。したがって、本発明の範囲は、本明細書において示された実施形態に限定されることを意図するものではなく、本明細書において開示された原理および新しい特徴に合致する最も広い範囲を与えられるべきである。「例としての」という用語は、本明細書においては、「例、実例、または、例証として役に立つ」ことを意味するのに使用される。「例としての」として本明細書において説明された実施形態は、必ずしも、その他の実施形態と比較して最も好ましいまたは最も有利であると解釈されるべきではない。したがって、本発明は、添付の特許請求の範囲によってのみ規定されるべきである。
【技術分野】
【０００１】
本発明は、一般的には、センサの較正に関し、より詳細には、センサ信号を較正するための方法および装置に関する。
【背景技術】
【０００２】
現在、多くの異なる種類のセンサが存在する。多くの場合、センサは、何らかの異常な影響さもなければ望ましくない影響を除去するために調節または「調整（ｃｏｎｄｉｔｉｏｎ）」されなければならない出力信号を有する。特定の設計を不変的に使用するために、これらのセンサの出力信号はセンサごとにむらのないものであることが望ましい。しかしながら、センサの製造によってもたらされる差異は、センサの動作応答を変動させる。さらに、温度のような外部環境の影響もまた動作応答に影響を及ぼす。
【０００３】
典型的には、センサトランスデューサ回路が、出力信号を線形化されかつ温度補償された信号に変換するのに使用される。そして、これらの線形化されかつ温度補償された信号は、オフセット較正プロセスまたはゼロ較正プロセスとして知られている較正プロセスによって、ある特定のヌルレベルに較正される。そして、オフセット較正プロセスからの出力は、スパン較正プロセスまたは利得較正プロセスと呼ばれる較正プロセスによって、ある特定のフルスケール値（ｆｕｌｌ−ｓｃａｌｅ ｖａｌｕｅ）に対して較正される。
【０００４】
信号調整は、典型的には、デジタル信号プロセッサまたはアナログ信号プロセッサによって実行される。信号調整がデジタル信号プロセッサによって実行される場合、センサ出力信号は、最初に、デジタル信号に変換され、これらのデジタル信号は、アナログ形式のセンサ出力信号をデジタル表現したものである。そして、デジタル信号プロセッサは、１つまたはそれ以上の較正係数を用いて、デジタル信号を処理する。較正係数は、デジタルメモリに記憶される。そして、補正されたデジタル信号は、デジタルシステム（例えば、マイクロプロセッサ）に対する入力信号として使用されてもよい。
【０００５】
アナログ信号プロセッサは、２つの大きい種類、すなわち、較正係数のデジタル記憶装置を有するものとこのデジタル記憶装置を有しないものとに分類することができる。較正係数のデジタル記憶装置を有しないアナログ信号プロセッサは、ポテンショメータまたはレーザトリム抵抗のような可変抵抗を使用することによって、センサ信号を較正する。レーザトリミングする際には、レーザが、基板から抵抗材料を削磨するのに使用され、それの抵抗値を増加させる。
【０００６】
較正係数のデジタル記憶装置を備えたアナログ信号プロセッサは、デジタル−アナログ変換器（ＤＡＣ）を含み、デジタル制御ポテンショメータと考えることができる。ＤＡＣは、典型的には、信号が遭遇する合計抵抗を調節するようにデジタル的に経路設定された抵抗回路網からなる。したがって、一般的には、ＤＡＣは、信号を較正するための可変抵抗として使用される。
【０００７】
センサは、圧力が増加すれば、それに比例して次第に減少する出力利得を有する傾向がある。さらに、すべてのセンサは、温度変化に曝されたときの非再現性に加えて、ゼロがある程度だけシフトすることを有する。さらに、ある種の条件下においては、センサ出力は、温度によって線形に変化せず、二次補正項が、組み込まれなければならない。その結果として、センサは、線形誤差および二次誤差の両方を有することになる。現在の様々なセンサトランスデューサ回路は、信号オフセット（すなわち、期待信号出力からのずれ）、スパン（すなわち、信号出力のスパン）、線形化（すなわち、信号出力の線形性）、温度係数（ＴＣ）オフセット（すなわち、ＴＣに基づいたオフセット）、および、ＴＣスパン（すなわち、ＴＣに基づいたスパン）に対する個々の調節を提供する。これらの回路構成は、多くの種類のセンサ信号を取り扱うことができるが、それらは、典型的には、複雑なものである。これらの回路構成の複雑さは、設計コストおよび製造コストの両方を増加させる。
【０００８】
センサ信号を補償するための既存のアプローチの欠点を低コストでかつより簡単な方法で解決することが望まれている。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
検出システムが、本明細書において説明され、この検出システムは、温度および非線形性に基づいたセンサ信号の補償に取り組むものである。
【課題を解決するための手段】
【００１０】
本発明の好ましい一実施形態においては、検出システムは、容量性センサ、基準センサ、クロック発生器、および、積分回路を含む。積分回路は、容量性センサと基準センサとに結合され、利得成分およびオフセット成分を容量性センサおよび基準センサからの出力と選択的に組み合わせて積分された出力を生成するようにクロック発生器によって制御される複数のスイッチを含む。検出システムは、また、積分された出力を受け取って、利得補償をその積分された出力と組み合わせる利得回路を含み、この利得回路は、小さい温度係数特性を有する抵抗を含み、利得回路は、式：
【００１１】
Ｖｏｕｔ＝Ｖｄｄ×（１／β×（Ｃｐ−αＲ×Ｃｒ）／Ｃｐ）
に基づいた出力Ｖｏｕｔを提供し、
【００１２】
ここで、
【００１３】
Ｃｐは、容量性センサからの測定された容量であり、
【００１４】
Ｃｒは、基準キャパシタからの基準容量であり、
【００１５】
αＲは、オフセット成分であり、
【００１６】
βは、利得成分であり、
【００１７】
Ｖｄｄは、供給電圧である。
【００１８】
別の好ましい実施形態においては、本発明は、測定センサと基準センサとを有するセンサにおいてセンサ信号を較正するための方法として具体化される。この方法は、測定センサおよび基準センサからそれぞれセンサ信号および基準信号を受け取ることを含む。方法は、さらに、利得特性に基づいて、第１の補償信号をセンサ信号に提供することと、利得特性およびオフセット特性に基づいて、第２の補償信号を基準信号に提供することと、第１の補償信号とセンサ信号とを組み合わせ、かつ、第２の補償信号と基準信号とを組み合わせて、補償されたセンサ信号を生成することと、大きい熱係数を有する成分をセンサに結合することによって、補償された信号を温度影響に対して調節することとを含む。
【００１９】
さらに別の好ましい実施形態においては、本発明は、測定センサ信号と基準センサ信号とを含むセンサ信号を較正するための方法として具体化される。この方法は、ａ）測定センサ信号と基準センサ信号との電荷差を積分した第１の信号を受け取ることと、ｂ）第１の信号に基づいて、測定センサ信号と基準センサ信号との電荷差の配列（シーケンス）を積分した第２の信号を受け取ることと、ｃ）第２の信号と利得特性とを含むフィードバック信号を第１のステージに提供することとを含む。
【００２０】
さらに別の好ましい実施形態においては、本発明は、測定センサと基準センサとを含むセンサ信号を較正するためのシステムとして具体化される。このシステムは、測定センサと基準センサとの電荷差を積分した第１の信号を生成するための第１の積分ステージ回路と、第１の信号に基づいて、測定センサ信号と基準センサ信号との電荷差の配列を積分した第２の信号を生成するための第２の積分ステージ回路とを有し、第１の積分ステージ回路は、第２の信号と利得特性とを含むフィードバック信号を受け取る。
【００２１】
さらに別の実施形態においては、本発明は、測定センサ信号と基準センサ信号とを備えたセンサ信号を較正するための方法として具体化される。この方法は、ａ）それぞれの積分された電荷差信号が、測定センサ信号と基準センサ信号との積分された電荷差である、複数の積分された電荷差信号を生成することと、ｂ）複数の積分された電荷差信号を積分することと、ｃ）積分された複数の積分された電荷差信号と利得特性とを備えたフィードバック信号を提供することとを含む。
【００２２】
当業者には、その他の目的、特徴、および、利点が、以下の詳細な説明から明らかとなる。しかしながら、詳細な説明および特定の例は、例としての実施形態を示しているが、限定するものではない例証として提供されることを理解すべきである。以下の説明の範囲内における多くの変更および修正が、以下の説明の精神から逸脱することなくなされてもよく、そして、以下の説明は、すべてのそのような変形を含むと理解されるべきである。
【００２３】
本発明は、添付の図面を参照することによって、より容易に理解することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の好ましい一実施形態に基づいて構成された一般的なセンサ回路の回路図である。
【図２】本発明の好ましい一実施形態に基づいて構成されたセンサ回路の回路図である。
【図３】本発明の好ましい一実施形態に基づいて構成された図２に示される回路の動作のタイミング図である。
【００２５】
類似する符号は、図面を通して、類似する部分を示す。
【発明を実施するための形態】
【００２６】
（発明の詳細な説明）
多くのセンサは、比較的一定な温度係数（ＴＣ）オフセット、ＴＣスパン、および、非線形特性を有する。本発明の好ましい一実施形態においては、固定ＴＣオフセット、ＴＣスパン、および、線形性係数が、オフセットおよびスパンを調節することに結合され、それによって、新しい構成のセンサトランスデューサ回路がもたらされ、ほんの２つの変数、すなわち、それらのオフセットおよびスパンだけが、較正のために残される。これは、最終的に、ハードウェアにおけるコスト削減だけでなく、とりわけ、生産ラインにおける較正コストの削減をもたらす。
【００２７】
図１は、本発明の好ましい一実施形態に基づいて構成された一般的なセンサ較正回路１００を示し、図示されるように、Ｓｅｎｓｏｒ＿ｍ１０８からのセンサ測定値出力は、（αＭ×Ｖｒｅｆ２−β×Ｖｏｕｔ）を乗算されることによって、測定値調整信号によって調節され、また、Ｓｅｎｓｏｒ＿ｒ１１８からのセンサ基準出力は、（αＲ×Ｖｒｅｆ１−β×ＬＩＮ×Ｖｏｕｔ）を乗算されることによって、基準調整信号によって調節される。ここで、
【００２８】
αＭは、抵抗Ｒａｍ１（１０４）、抵抗Ｒａｍ２（１０６）、および、可変抵抗Ｒａｍ１０２によって規定され、このαＭは、センサ測定値のオフセット係数である。
【００２９】
αＲは、抵抗Ｒａｒ１（１１４）、抵抗Ｒａｒ２（１１６）、および、可変抵抗Ｒａｒ１１２によって規定され、このαＲは、センサ基準測定値のオフセット係数である。
【００３０】
Ｖｒｅｆ１（１５０）は、基準電圧１である。
【００３１】
Ｖｒｅｆ２（１５２）は、通常、Ｖｒｅｆ１（１５０）に等しい。
【００３２】
Ｖｒｅｆ３（１５４）は、通常、Ｖｒｅｆ１（１５０）またはグラウンドに等しい。
【００３３】
Ｖｒｅｆ４（１５６）は、通常、Ｖｒｅｆ２（１５２）またはグラウンドに等しい。
【００３４】
βは、抵抗Ｒｂｅｔａ１（１２２）、抵抗Ｒｂｅｔａ２（１２４）、Ｒｌｉｎ１２６、可変抵抗Ｒｂｅｔａ１２８、および、可変抵抗Ｒｌｉｎ＿ｅｘ１３０によって規定され、このβは、利得係数である。
【００３５】
ＬＩＮは、抵抗Ｒｂｅｔａ２（１２４）、抵抗Ｒｌｉｎ１２６、および、可変抵抗Ｒｌｉｎ＿ｅｘ１３０によって規定される。
【００３６】
本発明の好ましい一実施形態においては、可変抵抗Ｒｌｉｎ＿ｅｘ１３０は、随意的なものであり、線形性（‘ＬＩＮ’）係数のより精度の高い較正が望ましい場合に使用されてもよい。さらに、可変抵抗Ｒａｍ１０２、可変抵抗Ｒａｒ１１２、可変抵抗Ｒｂｅｔａ１２８、および、可変抵抗Ｒｌｉｎ＿ｅｘ１３０は、レーザトリム抵抗である。Ｖｒｅｆ１（１５０）は、電源電圧の電圧であり、また、Ｖｒｅｆ２（１５２）、Ｖｒｅｆ３（１５４）、および、Ｖｒｅｆ４（１５６）の電圧である。Ｖｒｅｆ１５８は、信号調整器の基準電圧である。本発明の好ましい一実施形態として図２に示される実施形態においては、Ｖｒｅｆ１５８の等価基準電圧は、供給電圧の０．２倍に設定される（すなわち、Ｖｓｕｐｐｌｙが５Ｖであれば、Ｖｒｅｆ１５８は１Ｖに設定される）。
【００３７】
信号調整器１１０は、Ｓｅｎｓｏｒ＿ｍ１０８およびＳｅｎｓｏｒ＿ｒ１１８の両方の調節された出力を受け取り、かつ、可変抵抗ＲＴ１２０を介して、基準電圧Ｖｒｅｆ１５８を受け取る。信号調整器１１０は、出力Ｖｏｕｔ１６０を提供する。多くの利用形態においては、αＭは、１．０に設定されてもよく、したがって、本発明の好ましい一実施形態においては、抵抗Ｒａｍ１（１０４）、抵抗Ｒａｍ２（１０６）、および、可変抵抗Ｒａｍ１０２は、除去されてもよく、オフセットは、αＲ係数によって較正される。このことは、製造される製品にこれらの抵抗を含める必要性を減少させ、それに加えて、抵抗を形成しかつ可変抵抗（すなわち、可変抵抗Ｒａｍ１０２）を調節（トリミング）するのに必要なプロセスステップを減少させる。
【００３８】
回路の利得は、β係数によって較正される。可変抵抗Ｒｂｅｔａ１２８は、グラウンドまたは出力電圧Ｖｏｕｔ１６０のいずれかに結合されてもよい。可変抵抗Ｒｂｅｔａ１２８が、図面に示されるように、グラウンドに接続されるならば、可変抵抗Ｒｂｅｔａ１２８の抵抗値を増加させることは、利得を減少させる。可変抵抗Ｒｂｅｔａ１２８が、Ｖｏｕｔに接続されるならば、可変抵抗Ｒｂｅｔａ１２８の抵抗値を増加させることは、利得を増加させる。
【００３９】
「利得」は、本明細書において使用される場合、回路に言及するものであり、かつ、出力のスパンを調節するのに使用されることに注意されたい。典型的には、「スパン」は、出力信号に関連して使用され、より詳細には、センサ信号の出力を表現するのに使用される。利得は、典型的には、回路において、信号が調節される率を表現するのに使用される。具体的には、圧力センサのスパンは、センサによって検出可能な圧力範囲（例えば、７〜１０５ｋＰＡ）である。本発明の好ましい一実施形態においては、「ヌル」値が、回路のゼロ点調節（αＲ）によって設定されてもよく（例えば、ヌル値は、７ｋＰＡに設定されてもよい）、圧力範囲は、利得調節（１／β）によって設定されてもよい。したがって、利得は、センサのスパンを設定するための回路パラメータである。
【００４０】
本発明の好ましい一実施形態においては、線形性補正は、βを乗算される。多くのセンサの要求される線形性補正は、β・ＬＩＮに関連している。そのようなセンサのために、ＬＩＮ係数は、固定値に設定されてもよく、利得較正プロセス中、β係数を変更した後にＬＩＮ係数を較正する理由はない。もしそうでなければ、ＬＩＮ係数は、利得と互いに影響し合うので、これにより、較正手順は相当に簡略化される。
【００４１】
ここで、本発明の温度補償に関する態様を説明する。温度を変化させることによって発生する２つの主たる誤差が存在する。すなわち、センサおよび関連する電子部品のオフセットの変化、および、センサおよび関連する電子部品の感度の変化である。本出願において使用される場合、ＴＣＺ係数は、温度変化によるオフセット変化を補償するのに使用される係数であるように定義される。同様に、温度変化による感度変化を補償するための係数は、ここでは、ＴＣＳ係数として定義される。
【００４２】
本発明の好ましい一実施形態においては、図１に示される可変抵抗ＲＴ１２０は、大きいＴＣ係数を備えた抵抗である。しかしながら、抵抗が、ＶＴピン１６２を装荷するならば、このＶＴピン１６２から入力する信号は、温度に依存したものとなる。このことは、温度補償の様々な方法を提供する。本発明の好ましい一実施形態においては、図１に示される一般的な回路１００においてＴＣＺ補償を実現するための２つのアプローチが存在する。すなわち、
【００４３】
１）Ｒａｒ１（１１４）＋Ｒａｒ２（１１６）と可変抵抗Ｒａｒ１１２との間のＴＣ不整合を選択することにより、あるいは、
【００４４】
２）ＶＴピン１６２と基準電圧との間に抵抗を接続することによるアプローチである。
【００４５】
さらにまた、図１に示される一般的な回路１００においてＴＣＳ補償を実現するための２つのアプローチが存在する。すなわち、
【００４６】
１）Ｒｂｅｔａ１（１２２）＋Ｒｂｅｔａ２（１２４）とＲｂｅｔａ１２８との間のＴＣ不整合を選択することにより、
【００４７】
２）ＶＴピン１６２とＶｏｕｔ１６０との間に抵抗を接続することによるアプローチである。
【００４８】
好ましくは、上述のＴＣ補償アプローチを組み合わせたものが選択される。きわめて特殊な利用形態のために、温度依存線形性補正を得るために、ＬＩＮ入力を温度依存回路網に接続することも可能である（抵抗Ｒｌｉｎ＿ｅｘ１３０だけと比較して）。
【００４９】
図２は、本発明の好ましい一実施形態に基づいて構成されたセンサ回路２００を示し、このセンサ回路２００は、レーザトリム抵抗のようなオフチップ可変抵抗ＲａｒおよびＲｂｅｔａ（図示しない）を備えた集積回路として実施されてもよい。センサ回路２００は、また、集積化された圧力依存キャパシタ（Ｃｐ）２３２および基準キャパシタ（Ｃｒ）２３４を含む。集積化された圧力依存キャパシタＣｐ２３２は、図１に示される測定センサであるＳｅｎｓｏｒ＿ｍ１０８の好ましい実施形態であり、基準キャパシタ（Ｃｒ）２３４は、図１に示される基準センサであるＳｅｎｓｏｒ＿ｒ１１８の好ましい実施形態である。
【００５０】
本発明の好ましい一実施形態においては、図１に示される抵抗Ｒａｒ１（１１４）、Ｒａｒ２（１１６）、Ｒｂｅｔａ１（１２２）、Ｒｂｅｔａ２（１２４）、および、Ｒｌｉｎ１２６は、ここでは、センサ回路２００において、オンチップポリシリコン抵抗Ｒａｒ１（２１４）、Ｒａｒ２（２１６）、Ｒｂｅｔａ１（２２２）、Ｒｂｅｔａ２（２２４）、および、Ｒｌｉｎ２２６として実現され、そのようなものとして、これらの抵抗は比較的小さいＴＣ（約７５０ｐｐｍ／Ｋ）を有する。また、必要であれば、ｂｅｔａ入力２５６およびｌｉｎ入力２５８が、それぞれ、βおよびＬＩＮを調節するために提供される。
【００５１】
第１の演算増幅器（ＯＰ１）２１０の周囲に存在する回路は、スイッチドキャパシタ利得ステージである。図３は、スイッチシーケンス論理のタイミングシーケンスを示す。本発明の好ましい一実施形態においては、タイミングシーケンスは、センサ回路２００が利得ステージ（第２のステージ２８２）の符号だけでなく積分ステージ（第１のステージ２８０）の符号も交番させることを示しており、オフセット、クロックフィードスルーによって発生するオフセット、低周波数ノイズ、電子部品の長期ドリフト、などのような多くの非理想的な影響をキャンセルする。一般的には、２つのクロックフェーズ、すなわち、ｐｈ１およびｐｈ２が存在する。フェーズｐｈ１中、リセットスイッチＳｒｓｔ２７０は閉じられる。本発明の好ましい一実施形態においては、フェーズｐｈ２中、Ｃｐ２３２およびＣｒ２３４からの電荷が、Ｃ１（２３６）へ転送される。この電荷は、次の式に等しい。
【００５２】
ΔＱ＝Ｃｒ・（β・ＬＩＮ・Ｖｏｕｔ−αＲ・Ｖｄｄ）＋Ｃｐ（αＰ・ｖｄｄ−β・Ｖｏｕｔ）
【００５３】
この電荷がゼロに等しくなければ、ＯＰ１（２１０）の出力において電圧ステップを発生させる。図２に示されるセンサ回路２００の第２のステージ２８２は、スイッチドキャパシタ積分器であり、これは、第１のステージ２８０の電圧ステップを積分する。これらの電圧ステップがゼロに等しいならば、回路は、いわゆる「電荷平衡（ｃｈａｒｇｅ ｂａｌａｎｃｅ）」状態にある（すなわち、ΔＱ＝０）。この場合、
【００５４】
Ｃｒ・（β・ＬＩＮ・Ｖｏｕｔ−αＲ・Ｖｄｄ）＋Ｃｐ（αＰ・ｖｄｄ−β・Ｖｏｕｔ）＝０
【００５５】
したがって、
【００５６】
Ｖｏｕｔ＝Ｖｄｄ・（αＰ・Ｃｐ−αＲ・Ｃｒ）／（β・Ｃｐ−β・ＬＩＮ・Ｃｒ）
【００５７】
αＰ＝１かつＬＩＮ＝０であれば、
【００５８】
Ｖｏｕｔ／Ｖｄｄ＝１／β・（Ｃｐ−αＲ・Ｃｒ）／Ｃｐ
【００５９】
これは、オフセット調節（αＲ）および利得調節（１／β）を備えた一般的に使用される式（Ｃｐ−Ｃｒ）／Ｃｐである。
【００６０】
重なり合わないスイッチングエッジ（すなわち、タイミング図におけるそれぞれのチックマーク（ｔｉｃｋ ｍａｒｋ）間の間隔）は、幅が約５０ナノ秒（ｎｓ）であり、４つのフェーズｐｈ１Ｎ、ｐｈ２Ｎ、ｐｈ１Ｐ、および、ｐｈ２Ｐは、それぞれ、約２．５マイクロ秒（μｓ）である。タイミング図における論理「ＨＩＧＨ」は、スイッチ制御信号がスイッチを閉じることを意味している。例えば、フェーズｐｈ１Ｎ中、スイッチ信号ｓｐ２、ｓｒｓｔ、および、ｓ２２ｒは、ＨＩＧＨであり、そのために、スイッチＳＰ２（２８６）、ＳＲ２（２８８）、Ｓｒｓｔ２７０、および、Ｓ２２ｒ（２９４）は、閉じられている。
【００６１】
第１のステージ２８０は、フェーズｐｈ１Ｎおよびフェーズｐｈ１Ｐ中にスイッチＳｒｓｔ２７０が閉じているときにリセットされている積分器ステージであり、その期間、電圧Ｖｏｐ１（ｐｈ１Ｎ）は、Ｖｏｆｆ１に等しく、これは、（ＶＲ１０＋ＯＰ１（２１０）のオフセット電圧）である。電圧Ｖｏｐ１は、フェーズｐｈ１Ｐ中、不変であり、そのために、Ｖｏｐ１（ｐｈ１Ｐ）は、Ｖｏｐ１（ｐｈ１Ｎ）に等しい。
【００６２】
フェーズｐｈ２Ｎ中、リセットスイッチＳｒｓｔ２７０が開かれ、ノード「ｎｃｐ」は、β・ＶｏｕｔからＶｄｄにスイッチングされ、ノード「ｎｃｒ」は、αＲ・Ｖｄｄからβ・ＬＩＮ・Ｖｏｕｔにスイッチングされる。これは、電圧Ｖｏｐ１を次式に等しくする。
【００６３】
Ｖｏｐ１（ｐｈ２Ｎ）＝Ｃｐ／Ｃ１・（＋β・Ｖｏｕｔ−Ｖｄｄ）＋Ｃｒ／Ｃ１・（＋αＲ・Ｖｄｄ−β・ＬＩＮ・Ｖｏｕｔ）＋Ｖｏｆｆ１
【００６４】
フェーズｐｈ２Ｐ中、リセットスイッチＳｒｓｔ２７０が開かれ、ノード「ｎｃｐ」は、Ｖｄｄからβ・Ｖｏｕｔにスイッチングされ、ノード「ｎｃｒ」は、β・ＬＩＮ・ＶｏｕｔからαＲ・Ｖｄｄにスイッチングされる。これは、電圧Ｖｏｐ１を次式に等しくする。
【００６５】
Ｖｏｐ１（ｐｈ２Ｐ）＝Ｃｐ／Ｃ１・（−β・Ｖｏｕｔ＋Ｖｄｄ）＋Ｃｒ／Ｃ１・（−αＲ・Ｖｄｄ＋β・ＬＩＮ・Ｖｏｕｔ）＋Ｖｏｆｆ１
【００６６】
フェーズｐｈ１Ｎの開始時点において、スイッチＳ２２ｒ（２９４）が開かれ、その後、Ｓ２２ｉ（２９２）が閉じられる。これは、Ｖｏｕｔ２５０において、Ｃ２ｉ／Ｃｉｎｔ２・（ＶＴ＿ｔｒｉｍ−ＶＲ１０）であるステップを発生させる。ＶＴ＿ｔｒｉｍピン２５２への負荷が存在しなければ、ＶＴ＿ｔｒｉｍからＶＲ１０を減算した値は、ＯＰ２（２２０）のオフセット電圧に等しい。ＶＴ＿ｔｒｉｍとグラウンド（または、Ｖｄｄ）との間に抵抗を接続することは、システムのオフセット（ゼロ）調節にＴＣ影響をもたらし（ＴＣオフセット補償）、ＶＴ＿ｔｒｉｍとＶｏｕｔとの間に抵抗を接続することは、システムのスパンにＴＣ影響をもたらす（ＴＣスパン補償）。
【００６７】
スイッチＳ２２ｉが閉じられた直後、フェーズｐｈ１Ｎの開始時点において、スイッチＳｒｓｔ２７０は、まだ、閉じられており、Ｖｏｐ１（ｐｈ２Ｐ）とＶｏｐ１（ｐｈ１Ｎ）との差は、第２のステージ２８２によって積分される。フェーズｐｈ２Ｎ中、スイッチＳ２２ｉ（２９２）は、閉じられたままであり、ここで、Ｖｏｐ１（ｐｈ１Ｎ）とＶｏｐ１（ｐｈ２Ｎ）との差が積分される。全体として、スイッチＳ２２ｉ（２９２）が閉じられた時点におけるＶｏｐ１値であるＶｏｐ１（ｐｈ２Ｐ）とスイッチＳ２２ｉ（２９２）が開かれた時点におけるＶｏｐ１値であるＶｏｐ１（ｐｈ２Ｎ）との差が積分される。したがって、Ｖｏｕｔにおける電圧変化は、次式となる。
【００６８】
ΔＶｏｕｔ＝Ｃ２ｉ／Ｃｉｎｔ２・（Ｖｏｐ１（ｐｈ２Ｎ）−Ｖｏｐ１（ｐｈ２Ｐ））
【００６９】
＝２・Ｃ２ｉ／Ｃｉｎｔ２・（Ｃｐ／Ｃ１・（＋β・Ｖｏｕｔ−Ｖｄｄ）＋Ｃｒ／Ｃ１・（＋αＲ・Ｖｄｄ−β・ＬＩＮ・Ｖｏｕｔ））
【００７０】
Ｖｏｆｆ１項がキャンセルされ、このことは、回路が、オフセット電圧、ＯＰ１（２１０）の低周波数ノイズ、ドリフト、などに感応しないことを意味することに注意されたい。Ｖｏｕｔがターゲット値に等しいならば、Ｖｏｐ１における電圧ステップは、ゼロとなる。そのために、実際には、Ｖｏｐ１は、誤差信号であり、また、ＯＰ１（２１０）が比較的小さい利得を有するならば、誤差信号は少し小さすぎるものとなる。したがって、限られたＯＰ１（２１０）利得の影響は、Ｖｏｕｔのセトリング（ｓｅｔｔｌｉｎｇ）がいくぶん遅くなることだけである。本発明の好ましい一実施形態においては、簡単な単一ステージ演算増幅器が、ＯＰ１（２１０）を実施する要件を満たす。さらに、ΔＶｏｕｔ＝０であるとき、上述の式は、ΔＱ＝０であるときのその他の式と同じ結果を有する。そのために、回路がセトリングしてしまえば、これはΔＶｏｕｔ＝０である場合であるが、上述の式は、書き換えられてもよい。
【００７１】
（Ｃｐ＋Ｃｒ）／Ｃ１およびＣ２ｉ／Ｃｉｎｔ２は、積分器定数である（Ｃｐは、定数ではなく、圧力に依存するものであるが）。本発明の好ましい一実施形態においては、Ｃｐ２３２とＣｒ２３４との組み合わせられた値は、Ｃ１（２３６）よりも小さく、Ｃ２ｉ（２３０）の値は、Ｃｉｎｔ２（２３８）の１５％よりも小さい。これは、Ｖｏｕｔ２５０において、大きすぎる電圧ステップを回避することができ、ノイズのような誤差影響の良好な平均化を提供する。
【００７２】
本発明の好ましい一実施形態においては、Ｖｏｕｔは約１Ｖから開始し、そして、それのターゲット値にセトリングする。Ｖｏｕｔがターゲット値により近づくとき、Ｖｏｐ１の大きさは、その値が減少することに注意されたい。
【００７３】
本発明の好ましい一実施形態においては、０．２・Ｖｄｄである内部基準電圧が、一対の抵抗Ｒｒｅｆ１（２４０）およびＲｒｅｆ２（２４２）を用いて生成される。この基準電圧は、Ｖｒｅｆ１５８の基準電圧である。本発明の好ましい一実施形態においては、抵抗ＲＴ２２８は、Ｐ型ウェル（または、Ｎ型ウェル）層にＣＭＯＳプロセスを用いて形成される。このようにして形成された抵抗は、典型的には、比較的大きいＴＣ値を有し、抵抗は、温度変化によって大きい影響を受ける。ＶＴピンにおける負荷を備えないならば、この抵抗は、影響を有することはない。しかしながら、比較的小さいＴＣを有するオフチップ抵抗が、ＶＴピンに結合されるならば、そのオフチップ抵抗は、図１に関して上で説明したように、ＴＣ特性に影響を与える。
【００７４】
図２を再び参照すると、センサおよび電子部品の典型的な特性に関する値が、示される。ヌルスケール圧力Ｐ（０）は７ｋＰａであり、フルスケール圧力Ｐ（１）は１１０ｋＰａである。較正されたシステムは、温度変化に感応してはならず、かつ、Ｖｏｕｔは、圧力に線形に比例しなければならない。したがって、Ｖｏｕｔ（Ｐ＝７ｋＰａ）＝０．２４Ｖであり、かつ、Ｖｏｕｔ（Ｐ＝１１０ｋＰａ）＝４．６６７Ｖである。
【００７５】
本発明の好ましい一実施形態においては、「スタンドアロン」チップは、オフチップレーザトリム抵抗Ｒａｒ１１２およびＲｂｅｔａ１２８を備えない回路である。αＲ、β、および、ＬＩＮのオンチップ定数は、検出素子特性のあらゆる種類の許容誤差が、オフチップＲａｒ１１２およびＲｂｅｔａ１２８の実際の値によって較正され得るような形で、選択される。「（トリミングされない）設計ターゲット」として図２に列挙された数値は、Ｒａｒ１１２およびＲｂｅｔａ１２８が無限大である場合のいくつかの主たるパラメータを示す。「（トリミングされた）設計ターゲット」として、αＲおよびβが本発明の好ましい一実施形態に基づいてレーザトリム抵抗によって較正された後のパラメータが示される。
【００７６】
「トリミングされない」システムおよび「トリミングされた」システムの両方は、一定の線形性を有すること、それと同時に、ＬＩＮ係数は、まったく変化しないこと（例えば、ＬＩＮ＝０．０７）に注意されたい。このことは、本発明に基づいて構成された回路のきわめて重要な特性である。
【００７７】
較正された後の回路の性能は、複雑で高性能の圧力システムの性能にたやすく匹敵することが可能である。しかしながら、この結果は、本発明に基づいて構成された簡単な低コストのシステムによって実現される。
【００７８】
これまでに説明された実施形態は、例としての実施形態である。ここで、当業者は、本明細書において開示された発明の概念から逸脱することなく、上述した実施形態を様々に利用し、また、様々に発展させてもよい。当業者は、これらの実施形態への様々な変更を容易に考えだすことができ、そして、本明細書において規定された基本的原理は、本明細書において説明された新規の態様の精神または範囲から逸脱することなく、その他の実施形態に適用されてもよい。したがって、本発明の範囲は、本明細書において示された実施形態に限定されることを意図するものではなく、本明細書において開示された原理および新しい特徴に合致する最も広い範囲を与えられるべきである。「例としての」という用語は、本明細書においては、「例、実例、または、例証として役に立つ」ことを意味するのに使用される。「例としての」として本明細書において説明された実施形態は、必ずしも、その他の実施形態と比較して最も好ましいまたは最も有利であると解釈されるべきではない。したがって、本発明は、添付の特許請求の範囲によってのみ規定されるべきである。
【特許請求の範囲】
【請求項１】
測定センサおよび基準センサを有するセンサにおいてセンサ信号を較正するための方法であって、
前記測定センサおよび前記基準センサからそれぞれセンサ信号および基準信号を受け取ることと、
利得特性に基づいて、第１の補償信号を前記センサ信号に提供することと、
前記利得特性およびオフセット特性に基づいて、第２の補償信号を前記基準信号に提供することと、
前記第１の補償信号と前記センサ信号とを組み合わせ、かつ、前記第２の補償信号と前記基準信号とを組み合わせて、補償されたセンサ信号を生成することと、
大きい熱係数を有する成分を前記センサに結合することによって、前記補償された信号を温度影響に対して調節することと、
を備えた方法。
【請求項２】
前記第２の補償信号を前記基準信号に提供することが、さらに、線形性特性に基づくものである請求項１に記載の方法。
【請求項３】
前記第１の補償信号と前記センサ信号とを組み合わせ、かつ、前記第２の補償信号と前記基準信号とを組み合わせて前記補償されたセンサ信号を生成することが、温度特性を前記補償されたセンサ信号と組み合わせることをさらに備えた請求項１に記載の方法。
【請求項４】
前記補償されたセンサ信号に基づいて、前記利得特性を調節することをさらに備えた請求項１に記載の方法。
【請求項５】
温度影響を補償するためのフィードバック信号として、前記補償された信号を使用することをさらに備えた請求項１に記載の方法。
【請求項６】
検出システムであって、
容量性センサと、
基準センサと、
クロック発生器と、
前記容量性センサと前記基準センサとに結合された積分回路であり、前記積分回路が、利得成分およびオフセット成分を前記容量性センサおよび前記基準センサからの出力と選択的に組み合わせて積分された出力を生成するように前記クロック発生器によって制御される複数のスイッチを備えた、前記積分回路と、
前記積分された出力を受け取って、利得補償を前記積分された出力と組み合わせる利得回路であり、前記利得回路が、小さい温度係数特性を有する抵抗を含む、前記利得回路と、
を備え、
前記利得回路が、式：
Ｖｏｕｔ＝Ｖｄｄ×（１／β×（Ｃｐ−αＲ×Ｃｒ）／Ｃｐ）
に基づいた出力Ｖｏｕｔを提供し、ここで、
Ｃｐは、前記容量性センサからの測定された容量であり、
Ｃｒは、前記基準キャパシタからの基準容量であり、
αＲは、前記オフセット成分であり、
βは、前記利得成分であり、
Ｖｄｄは、供給電圧である、
検出システム。
【請求項７】
前記利得回路が、前記利得回路に結合された小さい温度係数を有する成分をさらに含む請求項６に記載のセンサシステム。
【請求項８】
前記積分回路と前記利得回路との間に結合されたキャパシタをさらに備えた請求項６に記載のセンサシステム。
【請求項９】
前記積分回路が、さらに、線形性成分を前記容量性センサおよび前記基準センサからの出力と組み合わせる請求項６に記載のセンサシステム。
【請求項１０】
前記積分回路が、前記利得成分および前記オフセット成分を前記供給電圧Ｖｄｄから選択的に減算して、前記積分された出力を生成する請求項６に記載のセンサシステム。
【請求項１１】
前記利得回路が、温度を補償するための入力をさらに含む請求項６に記載のセンサシステム。
【請求項１２】
測定センサ信号および基準センサ信号とを備えたセンサ信号を較正するための方法であって、
ａ）前記測定センサ信号と前記基準センサ信号との電荷差を積分した第１の信号を受け取ることと、
ｂ）前記第１の信号に基づいて、前記測定センサ信号と前記基準センサ信号との電荷差の配列を積分した第２の信号を受け取ることと、
ｃ）前記第２の信号と利得特性とを含む前記フィードバック信号を前記第１のステージに提供することと、
を備えた方法。
【請求項１３】
オフセット特性を前記第１のステージに導入することをさらに備えた請求項１２に記載の方法。
【請求項１４】
前記フィードバック信号が、線形性特性をさらに備えた請求項１２に記載の方法。
【請求項１５】
温度補償を前記第２のステージに導入することをさらに備えた請求項１２に記載の方法。
【請求項１６】
測定センサおよび基準センサを備えたセンサ信号を較正するためのシステムであって、
前記測定センサと前記基準センサとの電荷差を積分した第１の信号を生成するための第１の積分ステージ回路と、
前記第１の信号に基づいて、前記測定センサ信号と前記基準センサ信号との電荷差の配列を積分した第２の信号を生成するための第２の積分ステージ回路と、
を備え、
前記第１の積分ステージ回路が、前記第２の信号と利得特性とを備えたフィードバック信号を受け取る、
システム。
【請求項１７】
前記第１の積分ステージ回路が、オフセット特性を備えた請求項１６に記載のシステム。
【請求項１８】
前記フィードバック信号が、線形性特性をさらに備えた請求項１６に記載のシステム。
【請求項１９】
前記第２の積分ステージ回路が、温度依存要素をさらに含む請求項１６に記載のシステム。
【請求項２０】
前記温度依存要素が、大きい熱係数成分である請求項１９に記載のシステム。
【請求項２１】
測定センサ信号と基準センサ信号とを備えたセンサ信号を較正するための方法であって、
ａ）それぞれの積分された電荷差信号が、前記測定センサ信号と前記基準センサ信号との積分された電荷差である、複数の前記積分された電荷差信号を生成することと、
ｂ）前記複数の積分された電荷差信号を積分することと、
ｃ）前記積分された複数の積分された電荷差信号と利得特性とを備えたフィードバック信号を提供することと、
を備えた方法。
【請求項２２】
前記複数の積分された電荷差信号が、オフセット特性を備える請求項２１に記載の方法。
【請求項２３】
前記フィードバック信号が、線形性特性をさらに備えた請求項２１に記載の方法。
【請求項２４】
前記複数の積分された電荷差信号を積分することが、温度補償信号を積分することを備えた請求項２１に記載の方法。
【請求項２５】
前記温度補償信号を積分することが、前記測定センサ信号に対する温度影響を検出することを備えた請求項２４に記載の方法。
【請求項１】
測定センサおよび基準センサを有するセンサにおいてセンサ信号を較正するための方法であって、
前記測定センサおよび前記基準センサからそれぞれセンサ信号および基準信号を受け取ることと、
利得特性に基づいて、第１の補償信号を前記センサ信号に提供することと、
前記利得特性およびオフセット特性に基づいて、第２の補償信号を前記基準信号に提供することと、
前記第１の補償信号と前記センサ信号とを組み合わせ、かつ、前記第２の補償信号と前記基準信号とを組み合わせて、補償されたセンサ信号を生成することと、
大きい熱係数を有する成分を前記センサに結合することによって、前記補償された信号を温度影響に対して調節することと、
を備えた方法。
【請求項２】
前記第２の補償信号を前記基準信号に提供することが、さらに、線形性特性に基づくものである請求項１に記載の方法。
【請求項３】
前記第１の補償信号と前記センサ信号とを組み合わせ、かつ、前記第２の補償信号と前記基準信号とを組み合わせて前記補償されたセンサ信号を生成することが、温度特性を前記補償されたセンサ信号と組み合わせることをさらに備えた請求項１に記載の方法。
【請求項４】
前記補償されたセンサ信号に基づいて、前記利得特性を調節することをさらに備えた請求項１に記載の方法。
【請求項５】
温度影響を補償するためのフィードバック信号として、前記補償された信号を使用することをさらに備えた請求項１に記載の方法。
【請求項６】
検出システムであって、
容量性センサと、
基準センサと、
クロック発生器と、
前記容量性センサと前記基準センサとに結合された積分回路であり、前記積分回路が、利得成分およびオフセット成分を前記容量性センサおよび前記基準センサからの出力と選択的に組み合わせて積分された出力を生成するように前記クロック発生器によって制御される複数のスイッチを備えた、前記積分回路と、
前記積分された出力を受け取って、利得補償を前記積分された出力と組み合わせる利得回路であり、前記利得回路が、小さい温度係数特性を有する抵抗を含む、前記利得回路と、
を備え、
前記利得回路が、式：
Ｖｏｕｔ＝Ｖｄｄ×（１／β×（Ｃｐ−αＲ×Ｃｒ）／Ｃｐ）
に基づいた出力Ｖｏｕｔを提供し、ここで、
Ｃｐは、前記容量性センサからの測定された容量であり、
Ｃｒは、前記基準キャパシタからの基準容量であり、
αＲは、前記オフセット成分であり、
βは、前記利得成分であり、
Ｖｄｄは、供給電圧である、
検出システム。
【請求項７】
前記利得回路が、前記利得回路に結合された小さい温度係数を有する成分をさらに含む請求項６に記載のセンサシステム。
【請求項８】
前記積分回路と前記利得回路との間に結合されたキャパシタをさらに備えた請求項６に記載のセンサシステム。
【請求項９】
前記積分回路が、さらに、線形性成分を前記容量性センサおよび前記基準センサからの出力と組み合わせる請求項６に記載のセンサシステム。
【請求項１０】
前記積分回路が、前記利得成分および前記オフセット成分を前記供給電圧Ｖｄｄから選択的に減算して、前記積分された出力を生成する請求項６に記載のセンサシステム。
【請求項１１】
前記利得回路が、温度を補償するための入力をさらに含む請求項６に記載のセンサシステム。
【請求項１２】
測定センサ信号および基準センサ信号とを備えたセンサ信号を較正するための方法であって、
ａ）前記測定センサ信号と前記基準センサ信号との電荷差を積分した第１の信号を受け取ることと、
ｂ）前記第１の信号に基づいて、前記測定センサ信号と前記基準センサ信号との電荷差の配列を積分した第２の信号を受け取ることと、
ｃ）前記第２の信号と利得特性とを含む前記フィードバック信号を前記第１のステージに提供することと、
を備えた方法。
【請求項１３】
オフセット特性を前記第１のステージに導入することをさらに備えた請求項１２に記載の方法。
【請求項１４】
前記フィードバック信号が、線形性特性をさらに備えた請求項１２に記載の方法。
【請求項１５】
温度補償を前記第２のステージに導入することをさらに備えた請求項１２に記載の方法。
【請求項１６】
測定センサおよび基準センサを備えたセンサ信号を較正するためのシステムであって、
前記測定センサと前記基準センサとの電荷差を積分した第１の信号を生成するための第１の積分ステージ回路と、
前記第１の信号に基づいて、前記測定センサ信号と前記基準センサ信号との電荷差の配列を積分した第２の信号を生成するための第２の積分ステージ回路と、
を備え、
前記第１の積分ステージ回路が、前記第２の信号と利得特性とを備えたフィードバック信号を受け取る、
システム。
【請求項１７】
前記第１の積分ステージ回路が、オフセット特性を備えた請求項１６に記載のシステム。
【請求項１８】
前記フィードバック信号が、線形性特性をさらに備えた請求項１６に記載のシステム。
【請求項１９】
前記第２の積分ステージ回路が、温度依存要素をさらに含む請求項１６に記載のシステム。
【請求項２０】
前記温度依存要素が、大きい熱係数成分である請求項１９に記載のシステム。
【請求項２１】
測定センサ信号と基準センサ信号とを備えたセンサ信号を較正するための方法であって、
ａ）それぞれの積分された電荷差信号が、前記測定センサ信号と前記基準センサ信号との積分された電荷差である、複数の前記積分された電荷差信号を生成することと、
ｂ）前記複数の積分された電荷差信号を積分することと、
ｃ）前記積分された複数の積分された電荷差信号と利得特性とを備えたフィードバック信号を提供することと、
を備えた方法。
【請求項２２】
前記複数の積分された電荷差信号が、オフセット特性を備える請求項２１に記載の方法。
【請求項２３】
前記フィードバック信号が、線形性特性をさらに備えた請求項２１に記載の方法。
【請求項２４】
前記複数の積分された電荷差信号を積分することが、温度補償信号を積分することを備えた請求項２１に記載の方法。
【請求項２５】
前記温度補償信号を積分することが、前記測定センサ信号に対する温度影響を検出することを備えた請求項２４に記載の方法。
【図１】
【図２】
【図３】
【図２】
【図３】
【公表番号】特表２０１０−５２９４３３（Ｐ２０１０−５２９４３３Ａ）
【公表日】平成２２年８月２６日（２０１０．８．２６）
【国際特許分類】
【出願番号】特願２０１０−５１０４７１（Ｐ２０１０−５１０４７１）
【出願日】平成２０年５月２８日（２００８．５．２８）
【国際出願番号】ＰＣＴ／ＵＳ２００８／０６５００６
【国際公開番号】ＷＯ２００８／１５０８１３
【国際公開日】平成２０年１２月１１日（２００８．１２．１１）
【出願人】（５０７２９６８６１）カスタム センサーズ アンド テクノロジーズ インコーポレイテッド (10)
【Ｆターム（参考）】
【公表日】平成２２年８月２６日（２０１０．８．２６）
【国際特許分類】
【出願日】平成２０年５月２８日（２００８．５．２８）
【国際出願番号】ＰＣＴ／ＵＳ２００８／０６５００６
【国際公開番号】ＷＯ２００８／１５０８１３
【国際公開日】平成２０年１２月１１日（２００８．１２．１１）
【出願人】（５０７２９６８６１）カスタム センサーズ アンド テクノロジーズ インコーポレイテッド (10)
【Ｆターム（参考）】
[ Back to top ]