ソースドライバ回路
【課題】チップ面積を削減する。
【解決手段】複数のソースアンプＤｏは、複数のデータ線ごとに設けられ、画素の輝度を示す輝度データに応じた駆動電圧を生成し、対応するデータ線に供給する。各ソースアンプの出力端子２０は、対応するデータ線と接続される。ハイサイドトランジスタは、電源ライン２２と出力端子２０との間に設けられ、ローサイドトランジスタは、接地ライン２４と出力端子２０との間に設けられる。第１キャパシタＣ１は、出力端子２０とハイサイドトランジスタのゲートの間に設けられ、第２キャパシタＣ２は、出力端子２０とローサイドトランジスタのゲートの間に設けられる。各ソースアンプＤｏの出力端子２０として機能する各パッドＰＡＤを、ソースドライバが集積化される半導体基板３０の一辺３２に沿って配置する。第１キャパシタＣ１および第２キャパシタＣ２を、一辺３２に沿って、パッドＰＡＤと隣接する位置に配置する。
【解決手段】複数のソースアンプＤｏは、複数のデータ線ごとに設けられ、画素の輝度を示す輝度データに応じた駆動電圧を生成し、対応するデータ線に供給する。各ソースアンプの出力端子２０は、対応するデータ線と接続される。ハイサイドトランジスタは、電源ライン２２と出力端子２０との間に設けられ、ローサイドトランジスタは、接地ライン２４と出力端子２０との間に設けられる。第１キャパシタＣ１は、出力端子２０とハイサイドトランジスタのゲートの間に設けられ、第２キャパシタＣ２は、出力端子２０とローサイドトランジスタのゲートの間に設けられる。各ソースアンプＤｏの出力端子２０として機能する各パッドＰＡＤを、ソースドライバが集積化される半導体基板３０の一辺３２に沿って配置する。第１キャパシタＣ１および第２キャパシタＣ２を、一辺３２に沿って、パッドＰＡＤと隣接する位置に配置する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶パネルの駆動技術に関し、特にデータ線を駆動するソースドライバに関する。
【背景技術】
【０００２】
液晶パネルは、複数のデータ線と、データ線と直交するように配置される複数の走査線と、データ線および走査線の交点にマトリクス状に配置された複数のＴＦＴ（Thin Film Transistor）を備える。液晶パネルを駆動するために、複数の走査線を順に選択するゲートドライバ回路と、各データ線に輝度に応じた電圧を印加するソースドライバ回路が設けられる。
【０００３】
ソースドライバ回路は、液晶パネルの一辺に沿って、データ線ごとに設けられた複数のソースアンプを備え、一つの半導体基板上に集積化される。各ソースアンプは、タイミングコントローラから出力されるＲＳＤＳ（Reduced Swing Differential Signaling）規格等に準拠した差動信号の輝度データを受け、データ線を駆動する。
【特許文献１】特開２００２−１７６３５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
各ソースアンプの出力端子には、データ線と接続するためのパッドが設けられる。液晶パネルの大型化、高画素化にともないパッドの個数が増加するため、ソースアンプを構成する回路素子およびパッドのレイアウトが、ＩＣ全体のチップ面積に大きな影響を及ぼす。回路面積はコストに直結するため、効率的なレイアウトによってチップシュリンクすることが望まれる
【０００５】
本発明はかかる状況においてなされたものであり、効率的なレイアウトを有するソースドライバの提供にある。
【課題を解決するための手段】
【０００６】
本発明のある態様は、液晶パネルの複数のデータ線を駆動するソースドライバに関する。このソースドライバは、複数のデータ線ごとに設けられ、画素の輝度を示す輝度データに応じた駆動電圧を生成し、対応するデータ線に供給する複数のソースアンプを備える。各ソースアンプは、対応するデータ線が接続される出力端子と、第１電源ラインと出力端子との間に設けられたハイサイドトランジスタと、第２電源ラインと出力端子との間に設けられたローサイドトランジスタと、出力端子とハイサイドトランジスタの制御端子の間に設けられた第１キャパシタと、出力端子とローサイドトランジスタの制御端子の間に設けられた第２キャパシタと、を含む。複数のソースアンプの出力端子として機能する複数のパッドは、本ソースドライバが集積化される半導体基板の少なくとも一辺に沿って配置される。第１キャパシタおよび第２キャパシタは、前記一辺に沿って、前記パッドと隣接する位置に配置される。
【０００７】
この態様によると、パッドが配置される外周の領域にキャパシタを配置することにより、スペースを有効利用することができる。
【０００８】
各ソースアンプの第１キャパシタ、第２キャパシタを、そのソースアンプの出力端子として機能するパッドの両側に配置してもよい。この場合、第１、第２キャパシタと出力端子のパッド間の結線を効率化できる。
【０００９】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１０】
本発明によれば、液晶パネルのソースドライバ回路のレイアウトを効率化できる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００１２】
本明細書において、「部材Ａが部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００１３】
図１は、実施の形態に係るソースドライバ１００を備えた液晶ディスプレイ２００の構成を示す回路図である。液晶ディスプレイ２００は、ソースドライバ１００、ゲートドライバ１１０、液晶パネル１２０、タイミングコントローラ１３０を備える。
【００１４】
液晶パネル１２０は、複数のデータ線と、複数の走査線を備え、データ線と走査線の交点にはマトリクス状に配置された画素回路が設けられる。ゲートドライバ１１０は、タイミングコントローラ１３０からのデータを受け、複数の走査線に順に電圧を与え、選択していく。ソースドライバ１００は、タイミングコントローラ１３０から出力される各画素の輝度を示す輝度データＤＬを、輝度データＤＬと同期したクロックＣＫとともに受信し、液晶パネル１２０の複数のデータ線を駆動する。
【００１５】
ソースドライバ１００＿１〜１００＿ｍは、液晶パネル１２０の一辺に沿って配置される。ソースドライバ１００の個数ｍは液晶パネル１２０の解像度に応じて決定される。ソースドライバ１００は、一つの半導体基板上に一体集積化された機能ＩＣである。ソースドライバ１００の複数の出力端子はそれぞれ、データ線と接続される。また、ソースドライバ１００のデータ入力端子には、タイミングコントローラ１３０から画素ごとの輝度データが入力される。
【００１６】
図２（ａ）、（ｂ）は、実施の形態に係るソースドライバ１００の構成を示す回路図である。図２（ｂ）は、ソースドライバ１００の全体構成を示す。
【００１７】
ソースドライバ１００は、タイミングコントローラ１３０からＲＧＢごとの輝度データＤＬ（ＤＲ１〜ＤＲ３、ＤＧ１〜ＤＧ３、ＤＢ１〜ＤＢ３）と、クロックＣＫとを受ける。各輝度データＤＬおよびクロックＣＫはＲＳＤＳ規格に準拠した差動信号として入力される。各輝度データＤＬは、クロックＣＫのポジティブエッジとネガティブエッジの両方のタイミングでラッチされる。したがって、図１のソースドライバ１００において、ＲＧＢはそれぞれが６ビットのデータ量を有している。なお、本発明はこれに限定されず、任意のビット数に拡張可能である。また、データ転送方式も、ＲＳＤＳ規格には限定されない。
【００１８】
ソースドライバ１００は、入力ドライバ１０、制御部１２、駆動部４０を備える。図２（ｂ）では、輝度データＤＲに対する回路ブロックのみを示し、輝度データＤＧ、ＤＢに対する回路ブロックを省略している。
【００１９】
入力ドライバ１０は、差動信号の輝度データをシングルエンドに変換する複数のデータ用入力ドライバＤｉと、差動信号のクロックをシングルエンドに変換するクロック用ドライバＤｃｋを含む。各ドライバの出力信号は、制御部１２に入力される。
【００２０】
制御部１２は、入力ドライバ１０からの出力信号を受ける。制御部１２は、輝度データの各ビットＤＲ１〜ＤＲ３、ＤＧ１〜ＤＧ３、ＤＢ１〜ＤＢ３を受け、データ線ごとの駆動信号をデジタル信号として生成する。
【００２１】
駆動部４０は、複数のデータ線ＬＤごとに設けられた、デジタルアナログ変換器ＤＡＣおよび出力ドライバ（ソースアンプ）Ｄｏを備える。データ線ごとのデジタルの輝度データは、ラッチされて各デジタルアナログ変換器ＤＡＣへと入力される。デジタルアナログ変換器ＤＡＣは、対応する輝度データをデジタル／アナログ変換する。出力ドライバＤｏは、デジタルアナログ変換器ＤＡＣの出力電圧をデータ線ＬＤへと供給する。画素ごとの輝度データにもとづくデータ線ＬＤの駆動回路は、公知の技術を利用すればよい。
【００２２】
図２（ａ）は、ソースアンプＤｏの構成を示す回路図である。図２（ａ）はソースアンプＤｏの出力段のみを示しており、初段に設けられる差動アンプ、中段に設けられる増幅段およびそれらのバイアス回路は省略されている。省略された回路の構成およびレイアウトは任意である。
【００２３】
ソースアンプＤｏは、出力端子２０、第１電源ライン（以下、電源ラインという）２２、第２電源ライン（以下、接地ラインという）２４、ハイサイドトランジスタＭＨ、ローサイドトランジスタＭＬ、第１キャパシタＣ１、第１抵抗Ｒ１、第２キャパシタＣ２、第２抵抗Ｒ２を備える。
【００２４】
各ソースアンプＤｏの出力端子２０は、対応するデータ線ＤＬと接続される。ハイサイドトランジスタＭＨはＰチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、電源ライン２２と出力端子２０との間に設けられる。ローサイドトランジスタＭＬはＮチャンネルＭＯＳＦＥＴであり、接地ライン２４と出力端子２０との間に設けられる。ハイサイドトランジスタＭＨ、ローサイドトランジスタＭＬはいわゆるプッシュプル形式の出力段を形成する。
【００２５】
第１キャパシタＣ１は、出力端子２０とハイサイドトランジスタＭＨの制御端子（ゲート）の間に設けられる。第１抵抗Ｒ１は第１キャパシタＣ１と直列に設けられる。同様に、第２キャパシタＣ２は出力端子２０とローサイドトランジスタＭＬのゲートの間に設けられる。第２抵抗Ｒ２は第２キャパシタＣ２と直列に設けられる。第１キャパシタＣ１、第２キャパシタＣ２、第１抵抗Ｒ１、第２抵抗Ｒ２は位相補償を目的として設けられている。
【００２６】
図３は、図２のソースアンプＤｏを備えるソースドライバ１００のレイアウト図である。複数のソースアンプＤｏは、半導体基板３０の一辺３２に沿って配置される。
【００２７】
複数のパッドＰＡＤは、複数のソースアンプＤｏの出力端子２０として機能する。複数のパッドＰＡＤは、ソースドライバ１００が集積化される半導体基板３０の外周部３４に、半導体基板３０の一辺３２に沿って配置される。
パッドＰＡＤが形成される領域の内側には、電源ライン２２および接地ライン２４が隣接して形成される。
【００２８】
第１キャパシタＣ１および第２キャパシタＣ２は、ＭＩＭ（Metal Insulator Metal）容量であって、半導体基板３０の外周部に、一辺３２に沿って、パッドＰＡＤと隣接する位置に配置される。図３には、ＭＩＭ容量の上面電極が示される。
【００２９】
本実施の形態に係るレイアウトの効率を検討する。比較のために、第１キャパシタＣ１および第２キャパシタＣ２を、パッドＰＡＤと電源ライン２２の間の領域に形成した場合を考察すると、この場合、複数の隣接するパッドの間には、無駄なスペースが発生することになる。
【００３０】
これに対して図３のレイアウトによれば、隣接するパッドＰＡＤ間のスペースに、２つのキャパシタを配置するため、無駄なスペースを削減することができる。無駄なスペースの削減によってチップシュリンクが実現でき、ひいてはチップのコストを低減できる。
【００３１】
好ましくは、各ソースアンプＤｏの第１キャパシタＣ１、第２キャパシタＣ２を、そのソースアンプＤｏの出力端子２０として機能するパッドＰＡＤの両側に配置する。第１キャパシタＣ１、第２キャパシタＣ２は、それぞれ出力端子２０に配線を介して電気的に接続する必要がある。したがって、出力端子２０の両端に配置することにより、第１キャパシタＣ１、第２キャパシタＣ２ごとの配線を最短かつ等距離に敷設することができる。
【００３２】
以上、実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能であることはいうまでもない。
【図面の簡単な説明】
【００３３】
【図１】実施の形態に係るソースドライバを備えた液晶ディスプレイの構成を示す回路図である。
【図２】図２（ａ）、（ｂ）は、実施の形態に係るソースドライバの構成を示す回路図である。
【図３】図２のソースアンプを備えるソースドライバのレイアウト図である。
【符号の説明】
【００３４】
１０…入力ドライバ、１２…制御部、Ｄｏ…ソースアンプ、２０…出力端子、２２…電源ライン、２４…接地ライン、ＭＨ…ハイサイドトランジスタ、ＭＬ…ローサイドトランジスタ、Ｃ１…第１キャパシタ、Ｒ１…第１抵抗、Ｃ２…第２キャパシタ、Ｒ２…第２抵抗、４０…駆動部、１００…ソースドライバ、１１０…ゲートドライバ、１２０…液晶パネル、１３０…タイミングコントローラ、２００…液晶ディスプレイ、３０…半導体基板、３２…一辺、３４…外周部。
【技術分野】
【０００１】
本発明は、液晶パネルの駆動技術に関し、特にデータ線を駆動するソースドライバに関する。
【背景技術】
【０００２】
液晶パネルは、複数のデータ線と、データ線と直交するように配置される複数の走査線と、データ線および走査線の交点にマトリクス状に配置された複数のＴＦＴ（Thin Film Transistor）を備える。液晶パネルを駆動するために、複数の走査線を順に選択するゲートドライバ回路と、各データ線に輝度に応じた電圧を印加するソースドライバ回路が設けられる。
【０００３】
ソースドライバ回路は、液晶パネルの一辺に沿って、データ線ごとに設けられた複数のソースアンプを備え、一つの半導体基板上に集積化される。各ソースアンプは、タイミングコントローラから出力されるＲＳＤＳ（Reduced Swing Differential Signaling）規格等に準拠した差動信号の輝度データを受け、データ線を駆動する。
【特許文献１】特開２００２−１７６３５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
各ソースアンプの出力端子には、データ線と接続するためのパッドが設けられる。液晶パネルの大型化、高画素化にともないパッドの個数が増加するため、ソースアンプを構成する回路素子およびパッドのレイアウトが、ＩＣ全体のチップ面積に大きな影響を及ぼす。回路面積はコストに直結するため、効率的なレイアウトによってチップシュリンクすることが望まれる
【０００５】
本発明はかかる状況においてなされたものであり、効率的なレイアウトを有するソースドライバの提供にある。
【課題を解決するための手段】
【０００６】
本発明のある態様は、液晶パネルの複数のデータ線を駆動するソースドライバに関する。このソースドライバは、複数のデータ線ごとに設けられ、画素の輝度を示す輝度データに応じた駆動電圧を生成し、対応するデータ線に供給する複数のソースアンプを備える。各ソースアンプは、対応するデータ線が接続される出力端子と、第１電源ラインと出力端子との間に設けられたハイサイドトランジスタと、第２電源ラインと出力端子との間に設けられたローサイドトランジスタと、出力端子とハイサイドトランジスタの制御端子の間に設けられた第１キャパシタと、出力端子とローサイドトランジスタの制御端子の間に設けられた第２キャパシタと、を含む。複数のソースアンプの出力端子として機能する複数のパッドは、本ソースドライバが集積化される半導体基板の少なくとも一辺に沿って配置される。第１キャパシタおよび第２キャパシタは、前記一辺に沿って、前記パッドと隣接する位置に配置される。
【０００７】
この態様によると、パッドが配置される外周の領域にキャパシタを配置することにより、スペースを有効利用することができる。
【０００８】
各ソースアンプの第１キャパシタ、第２キャパシタを、そのソースアンプの出力端子として機能するパッドの両側に配置してもよい。この場合、第１、第２キャパシタと出力端子のパッド間の結線を効率化できる。
【０００９】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１０】
本発明によれば、液晶パネルのソースドライバ回路のレイアウトを効率化できる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００１２】
本明細書において、「部材Ａが部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００１３】
図１は、実施の形態に係るソースドライバ１００を備えた液晶ディスプレイ２００の構成を示す回路図である。液晶ディスプレイ２００は、ソースドライバ１００、ゲートドライバ１１０、液晶パネル１２０、タイミングコントローラ１３０を備える。
【００１４】
液晶パネル１２０は、複数のデータ線と、複数の走査線を備え、データ線と走査線の交点にはマトリクス状に配置された画素回路が設けられる。ゲートドライバ１１０は、タイミングコントローラ１３０からのデータを受け、複数の走査線に順に電圧を与え、選択していく。ソースドライバ１００は、タイミングコントローラ１３０から出力される各画素の輝度を示す輝度データＤＬを、輝度データＤＬと同期したクロックＣＫとともに受信し、液晶パネル１２０の複数のデータ線を駆動する。
【００１５】
ソースドライバ１００＿１〜１００＿ｍは、液晶パネル１２０の一辺に沿って配置される。ソースドライバ１００の個数ｍは液晶パネル１２０の解像度に応じて決定される。ソースドライバ１００は、一つの半導体基板上に一体集積化された機能ＩＣである。ソースドライバ１００の複数の出力端子はそれぞれ、データ線と接続される。また、ソースドライバ１００のデータ入力端子には、タイミングコントローラ１３０から画素ごとの輝度データが入力される。
【００１６】
図２（ａ）、（ｂ）は、実施の形態に係るソースドライバ１００の構成を示す回路図である。図２（ｂ）は、ソースドライバ１００の全体構成を示す。
【００１７】
ソースドライバ１００は、タイミングコントローラ１３０からＲＧＢごとの輝度データＤＬ（ＤＲ１〜ＤＲ３、ＤＧ１〜ＤＧ３、ＤＢ１〜ＤＢ３）と、クロックＣＫとを受ける。各輝度データＤＬおよびクロックＣＫはＲＳＤＳ規格に準拠した差動信号として入力される。各輝度データＤＬは、クロックＣＫのポジティブエッジとネガティブエッジの両方のタイミングでラッチされる。したがって、図１のソースドライバ１００において、ＲＧＢはそれぞれが６ビットのデータ量を有している。なお、本発明はこれに限定されず、任意のビット数に拡張可能である。また、データ転送方式も、ＲＳＤＳ規格には限定されない。
【００１８】
ソースドライバ１００は、入力ドライバ１０、制御部１２、駆動部４０を備える。図２（ｂ）では、輝度データＤＲに対する回路ブロックのみを示し、輝度データＤＧ、ＤＢに対する回路ブロックを省略している。
【００１９】
入力ドライバ１０は、差動信号の輝度データをシングルエンドに変換する複数のデータ用入力ドライバＤｉと、差動信号のクロックをシングルエンドに変換するクロック用ドライバＤｃｋを含む。各ドライバの出力信号は、制御部１２に入力される。
【００２０】
制御部１２は、入力ドライバ１０からの出力信号を受ける。制御部１２は、輝度データの各ビットＤＲ１〜ＤＲ３、ＤＧ１〜ＤＧ３、ＤＢ１〜ＤＢ３を受け、データ線ごとの駆動信号をデジタル信号として生成する。
【００２１】
駆動部４０は、複数のデータ線ＬＤごとに設けられた、デジタルアナログ変換器ＤＡＣおよび出力ドライバ（ソースアンプ）Ｄｏを備える。データ線ごとのデジタルの輝度データは、ラッチされて各デジタルアナログ変換器ＤＡＣへと入力される。デジタルアナログ変換器ＤＡＣは、対応する輝度データをデジタル／アナログ変換する。出力ドライバＤｏは、デジタルアナログ変換器ＤＡＣの出力電圧をデータ線ＬＤへと供給する。画素ごとの輝度データにもとづくデータ線ＬＤの駆動回路は、公知の技術を利用すればよい。
【００２２】
図２（ａ）は、ソースアンプＤｏの構成を示す回路図である。図２（ａ）はソースアンプＤｏの出力段のみを示しており、初段に設けられる差動アンプ、中段に設けられる増幅段およびそれらのバイアス回路は省略されている。省略された回路の構成およびレイアウトは任意である。
【００２３】
ソースアンプＤｏは、出力端子２０、第１電源ライン（以下、電源ラインという）２２、第２電源ライン（以下、接地ラインという）２４、ハイサイドトランジスタＭＨ、ローサイドトランジスタＭＬ、第１キャパシタＣ１、第１抵抗Ｒ１、第２キャパシタＣ２、第２抵抗Ｒ２を備える。
【００２４】
各ソースアンプＤｏの出力端子２０は、対応するデータ線ＤＬと接続される。ハイサイドトランジスタＭＨはＰチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、電源ライン２２と出力端子２０との間に設けられる。ローサイドトランジスタＭＬはＮチャンネルＭＯＳＦＥＴであり、接地ライン２４と出力端子２０との間に設けられる。ハイサイドトランジスタＭＨ、ローサイドトランジスタＭＬはいわゆるプッシュプル形式の出力段を形成する。
【００２５】
第１キャパシタＣ１は、出力端子２０とハイサイドトランジスタＭＨの制御端子（ゲート）の間に設けられる。第１抵抗Ｒ１は第１キャパシタＣ１と直列に設けられる。同様に、第２キャパシタＣ２は出力端子２０とローサイドトランジスタＭＬのゲートの間に設けられる。第２抵抗Ｒ２は第２キャパシタＣ２と直列に設けられる。第１キャパシタＣ１、第２キャパシタＣ２、第１抵抗Ｒ１、第２抵抗Ｒ２は位相補償を目的として設けられている。
【００２６】
図３は、図２のソースアンプＤｏを備えるソースドライバ１００のレイアウト図である。複数のソースアンプＤｏは、半導体基板３０の一辺３２に沿って配置される。
【００２７】
複数のパッドＰＡＤは、複数のソースアンプＤｏの出力端子２０として機能する。複数のパッドＰＡＤは、ソースドライバ１００が集積化される半導体基板３０の外周部３４に、半導体基板３０の一辺３２に沿って配置される。
パッドＰＡＤが形成される領域の内側には、電源ライン２２および接地ライン２４が隣接して形成される。
【００２８】
第１キャパシタＣ１および第２キャパシタＣ２は、ＭＩＭ（Metal Insulator Metal）容量であって、半導体基板３０の外周部に、一辺３２に沿って、パッドＰＡＤと隣接する位置に配置される。図３には、ＭＩＭ容量の上面電極が示される。
【００２９】
本実施の形態に係るレイアウトの効率を検討する。比較のために、第１キャパシタＣ１および第２キャパシタＣ２を、パッドＰＡＤと電源ライン２２の間の領域に形成した場合を考察すると、この場合、複数の隣接するパッドの間には、無駄なスペースが発生することになる。
【００３０】
これに対して図３のレイアウトによれば、隣接するパッドＰＡＤ間のスペースに、２つのキャパシタを配置するため、無駄なスペースを削減することができる。無駄なスペースの削減によってチップシュリンクが実現でき、ひいてはチップのコストを低減できる。
【００３１】
好ましくは、各ソースアンプＤｏの第１キャパシタＣ１、第２キャパシタＣ２を、そのソースアンプＤｏの出力端子２０として機能するパッドＰＡＤの両側に配置する。第１キャパシタＣ１、第２キャパシタＣ２は、それぞれ出力端子２０に配線を介して電気的に接続する必要がある。したがって、出力端子２０の両端に配置することにより、第１キャパシタＣ１、第２キャパシタＣ２ごとの配線を最短かつ等距離に敷設することができる。
【００３２】
以上、実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能であることはいうまでもない。
【図面の簡単な説明】
【００３３】
【図１】実施の形態に係るソースドライバを備えた液晶ディスプレイの構成を示す回路図である。
【図２】図２（ａ）、（ｂ）は、実施の形態に係るソースドライバの構成を示す回路図である。
【図３】図２のソースアンプを備えるソースドライバのレイアウト図である。
【符号の説明】
【００３４】
１０…入力ドライバ、１２…制御部、Ｄｏ…ソースアンプ、２０…出力端子、２２…電源ライン、２４…接地ライン、ＭＨ…ハイサイドトランジスタ、ＭＬ…ローサイドトランジスタ、Ｃ１…第１キャパシタ、Ｒ１…第１抵抗、Ｃ２…第２キャパシタ、Ｒ２…第２抵抗、４０…駆動部、１００…ソースドライバ、１１０…ゲートドライバ、１２０…液晶パネル、１３０…タイミングコントローラ、２００…液晶ディスプレイ、３０…半導体基板、３２…一辺、３４…外周部。
【特許請求の範囲】
【請求項１】
液晶パネルの複数のデータ線を駆動するソースドライバ回路であって、
前記複数のデータ線ごとに設けられ、画素の輝度を示す輝度データに応じた駆動電圧を生成し、対応するデータ線に供給する複数のソースアンプを備え、
各ソースアンプは、
対応するデータ線が接続される出力端子と、
第１電源ラインと前記出力端子との間に設けられたハイサイドトランジスタと、
第２電源ラインと前記出力端子との間に設けられたローサイドトランジスタと、
前記出力端子と前記ハイサイドトランジスタの制御端子の間に設けられた第１キャパシタと、
前記出力端子と前記ローサイドトランジスタの制御端子の間に設けられた第２キャパシタと、
を含み、
前記複数のソースアンプの出力端子として機能する複数のパッドを、本ソースドライバが集積化される半導体基板の少なくとも一辺に沿って配置するとともに、前記第１キャパシタおよび前記第２キャパシタを、前記一辺に沿って、前記パッドと隣接する位置に配置したことを特徴とするソースドライバ回路。
【請求項２】
各ソースアンプの前記第１キャパシタ、前記第２キャパシタを、そのソースアンプの出力端子として機能するパッドの両側に配置したことを特徴とする請求項１に記載のソースドライバ回路。
【請求項１】
液晶パネルの複数のデータ線を駆動するソースドライバ回路であって、
前記複数のデータ線ごとに設けられ、画素の輝度を示す輝度データに応じた駆動電圧を生成し、対応するデータ線に供給する複数のソースアンプを備え、
各ソースアンプは、
対応するデータ線が接続される出力端子と、
第１電源ラインと前記出力端子との間に設けられたハイサイドトランジスタと、
第２電源ラインと前記出力端子との間に設けられたローサイドトランジスタと、
前記出力端子と前記ハイサイドトランジスタの制御端子の間に設けられた第１キャパシタと、
前記出力端子と前記ローサイドトランジスタの制御端子の間に設けられた第２キャパシタと、
を含み、
前記複数のソースアンプの出力端子として機能する複数のパッドを、本ソースドライバが集積化される半導体基板の少なくとも一辺に沿って配置するとともに、前記第１キャパシタおよび前記第２キャパシタを、前記一辺に沿って、前記パッドと隣接する位置に配置したことを特徴とするソースドライバ回路。
【請求項２】
各ソースアンプの前記第１キャパシタ、前記第２キャパシタを、そのソースアンプの出力端子として機能するパッドの両側に配置したことを特徴とする請求項１に記載のソースドライバ回路。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２００９−１６２９３６（Ｐ２００９−１６２９３６Ａ）
【公開日】平成２１年７月２３日（２００９．７．２３）
【国際特許分類】
【出願番号】特願２００７−３４１０８５（Ｐ２００７−３４１０８５）
【出願日】平成１９年１２月２８日（２００７．１２．２８）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
【公開日】平成２１年７月２３日（２００９．７．２３）
【国際特許分類】
【出願日】平成１９年１２月２８日（２００７．１２．２８）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
[ Back to top ]