チップ抵抗器およびチップ抵抗器の製造方法
【課題】 より正確にチップ抵抗器を製造できるチップ抵抗器の製造方法を提供すること。
【解決手段】 基板材料７の表面７ａに抵抗体層２を形成する工程と、基板材料７に、方向ｘに沿って延びているとともに表面７ａから凹む複数の溝７１を形成する工程と、溝７１の側面７１１に導電体層３を形成する工程と、基板材料７に含まれているとともに溝７１により区画された複数の基材７３をそれぞれ方向ｙに沿って分離する工程と、を備える。
【解決手段】 基板材料７の表面７ａに抵抗体層２を形成する工程と、基板材料７に、方向ｘに沿って延びているとともに表面７ａから凹む複数の溝７１を形成する工程と、溝７１の側面７１１に導電体層３を形成する工程と、基板材料７に含まれているとともに溝７１により区画された複数の基材７３をそれぞれ方向ｙに沿って分離する工程と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップ抵抗器およびチップ抵抗器の製造方法に関する。
【背景技術】
【０００２】
図４５、図４６は、従来のチップ抵抗器の製造方法の一例を示している。図４５（ａ）は、従来のチップ抵抗器の製造方法の一工程を示す平面図である。図４５（ｂ）は、図４５（ａ）の９α―９α線に沿った要部断面図である。まず、図４５（ａ）、（ｂ）に示すように、絶縁板９１を準備する。次に、絶縁板９１の表面９１ａに、たとえば複数の矩形部からなる表面電極層９４を形成する。次に、絶縁板９１の表面９１ａに、たとえば複数の矩形部からなる抵抗体層９２を、一部が表面電極層９４と重なるように形成する。次に、絶縁板９１の裏面９１ｂに、表面電極層９４と同様に、複数の矩形部からなる裏面電極層９４’を形成する。次に、接着層９６３を介して絶縁板９１をシート部材９６１に貼り付ける。次に、図４６（ａ）に示すように、シート部材９６１に貼り付けた状態で絶縁板９１をＤｘ線（図４５（ａ）を参照）に沿ってダイシングし、帯状の複数のバー部材９１１を形成する。次に、図４６（ｂ）に示すように、バー部材９１１をシート部材９６１から剥離する。次に、同図（ｃ）に示すように、バー部材９１１を重ねるように整列させる。次に、同図（ｄ）の矢印で示すように、バー部材９１１の側面に一括して電極層９３を形成する。次に、複数のバー部材９１１を、図４５（ｂ）に示したようなシート部材に再度貼り付ける（図示略）。次に、バー部材９１１を、バー部材９１１の延びる方向に垂直な方向に沿って適当な大きさにダイシングし、上記シート部材から剥離する。これにより、チップ抵抗器が製造される。
【０００３】
一方、近年、チップ抵抗器の小型化が図られている。チップ抵抗器の小型化に伴い、チップ抵抗器の製造に用いるバー部材９１１も細くなっている。シート部材９６１から剥離された細いバー部材９１１が所望の姿勢をとるようにこれらのバー部材９１１を整列させるには、非常に高精度な技術が要求される。このような事情から、電極層９３をバー部材９１１の側面に正確に形成できない虞がある。これはチップ抵抗器の歩留まり向上を妨げるため好ましくない。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−４０４０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、上記した事情のもとで考え出されたものであって、より正確にチップ抵抗器を製造できるチップ抵抗器の製造方法を提供することを主たる課題とする。
【課題を解決するための手段】
【０００６】
本発明の第１の側面によって提供されるチップ抵抗器の製造方法は、基板材料の表面に抵抗体層を形成する工程と、上記基板材料に、第１の方向に沿って延びているとともに上記表面から凹む複数の溝を形成する工程と、上記溝の側面に導電体層を形成する工程と、上記基板材料に含まれており且つ上記溝により区画された複数の基材をそれぞれ上記第１の方向と異なる第２の方向に沿って分離する工程と、を備えることを特徴としている。
【０００７】
このような構成によれば、上記導電体層を上記溝の上記側面に形成するため、上記導電体層を形成するために上記基材をばらばらにする必要がない。上記基材をばらばらにしないならば、上記基材どうしの位置および姿勢を、上記溝を形成する工程から上記導電体層を形成する工程に至るまで、そのまま保持できる。これにより、位置ずれが少ない状態で、上記導電体層を形成できる。その結果、より正確にチップ抵抗器を製造できる。
【０００８】
本発明の好ましい実施の形態においては、上記溝は上記基板材料に形成された底面を有する。
【０００９】
本発明の好ましい実施の形態においては、上記第１の方向に沿って且つ上記溝の幅より小さい幅で上記底面に追加の溝を形成することにより、上記基材どうしを分離する工程をさらに備える。このような構成によれば、上記基材どうしを分離する工程において、たとえばダイシングブレードに上記導電体層が接触しにくい。そのため、上記分離する工程において、上記導電体層が削られてしまうことをなるべく回避できる。
【００１０】
本発明の好ましい実施の形態においては、上記抵抗体層を形成する工程においては、上記第１の方向に沿って配列され且つ上記第２の方向に延びる複数の帯状抵抗部を有する複数の抵抗部列を、上記第２の方向に互いに離間するように形成し、上記複数の溝を形成する工程においては、上記抵抗部列どうしの隙間に上記溝を形成する。
【００１１】
本発明の好ましい実施の形態においては、上記抵抗体層を形成する工程の前に、上記基板材料の上記表面に表面電極層を形成する工程をさらに備え、上記表面電極層を形成する工程においては、上記第１の方向に沿って配列された複数の表面電極部を有する複数の表面電極部列を、上記第２の方向に互いに離間するように形成し、上記抵抗体層を形成する工程においては、上記第２の方向において隣り合う２つの上記表面電極部の少なくとも一部を各上記帯状抵抗部が覆うように、上記抵抗部列を形成する。
【００１２】
本発明の好ましい実施の形態においては、上記導電体層を形成する工程は、上記帯状抵抗部と各別に導通する複数の導電部を形成する工程を含む。
【００１３】
本発明の好ましい実施の形態においては、上記導電体層を形成する工程は、印刷によりなされる、このような構成によれば、上記導電体層を形成する前段階として、後述のマスキング層を施す必要がない。そのため、上記チップ抵抗器の製造工程を削減できる。
【００１４】
本発明の好ましい実施の形態においては、上記導電体層を形成する工程は、スパッタリングによりなされる。
【００１５】
本発明の好ましい実施の形態においては、上記導電体層を形成する前に、上記基板材料の上記表面を覆っており且つ上記溝の上記側面を露出させる開口部を有するマスキング層、を形成する工程をさらに備える。
【００１６】
本発明の第２の側面によって提供されるチップ抵抗器は、表面および裏面と上記表面および上記裏面につながる側面とを有する基板と、上記基板の表面に形成された抵抗体層と、上記抵抗体層に導通し且つ上記側面に形成された導電体層と、を備えるチップ抵抗器において、上記基板には、上記側面の上記導電体層が形成された部分より上記裏面寄りの部分において、隆起している隆起部が形成されていることを特徴としている。このようなチップ抵抗器は、上記方法によって製造するのに適する。
【００１７】
本発明の好ましい実施の形態においては、上記導電体層は、上記表面の側にわたって形成されている。
【００１８】
本発明の好ましい実施の形態においては、上記基板の上記表面に形成され且つ上記抵抗体層と上記導電体層とに接する表面電極層をさらに備え、上記表面電極層は、上記導電体層と上記基板の上記表面とを介在している。
【００１９】
本発明の好ましい実施の形態においては、上記抵抗体層は、第１の方向に沿って配列され且つ上記第１の方向と異なる第２の方向に延びる複数の帯状抵抗部を含み、上記導電体層は、上記第１の方向における端部に形成され且つ上記帯状抵抗部と各別に導通する複数の導電部を含む。
【００２０】
本発明の好ましい実施の形態においては、複数の上記導電部は、上記第１の方向に互いに離間している。
【００２１】
本発明の好ましい実施の形態においては、上記隆起部は、上記導電体層に当接している第１面を有する。
【００２２】
本発明の好ましい実施の形態においては、上記導電体層と上記隆起部の一部とを覆うメッキ層をさらに備える。
【００２３】
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【図面の簡単な説明】
【００２４】
【図１】本発明の第１実施形態にかかるチップ抵抗器の一例を示す平面図である。
【図２】図１に示したチップ抵抗器の側面図である。
【図３】図１のＩＩＩ−ＩＩＩ線に沿った断面図である。
【図４】図１〜図３に示したチップ抵抗器の実装状態を表す図である。
【図５】図１に示したチップ抵抗器の製造方法の一例における一工程を示す図である。
【図６】図５のα−α線に沿った要部断面図である。
【図７】図５に続く工程を示す図である。
【図８】図７のα−α線に沿った要部断面図である。
【図９】図７のβ−β線に沿った要部断面図である。
【図１０】図７に続く工程を示す図である。
【図１１】図１０のα−α線に沿った要部断面図である。
【図１２】図１０のβ−β線に沿った要部断面図である。
【図１３】図１０に続く工程を示す図である。
【図１４】図１３のα−α線に沿った要部断面図である。
【図１５】図１３のβ−β線に沿った要部断面図である。
【図１６】図１３に続く工程を示す図である。
【図１７】図１６のα−α線に沿った要部断面図である。
【図１８】図１６のβ−β線に沿った要部断面図である。
【図１９】図１７に続く工程を示す要部断面図である。
【図２０】図１８に続く工程を示す要部断面図である。
【図２１】本発明の第１実施形態にかかるチップ抵抗器の製造方法の変形例の平面図である。
【図２２】図２１のα−α線に沿った要部断面図である。
【図２３】図２１のβ−β線に沿った要部断面図である。
【図２４】本発明の第２実施形態にかかるチップ抵抗器の一例を示す平面図である。
【図２５】図２４のＸＸＶ−ＸＸＶ線に沿った断面図である。
【図２６】図２４に示したチップ抵抗器の製造方法の一例における一工程を示す図である。
【図２７】図２６のγ−γ線に沿った要部断面図である。
【図２８】図２６に続く工程を示す図である。
【図２９】図２８のγ−γ線に沿った要部断面図である。
【図３０】図２８のδ−δ線に沿った要部断面図である。
【図３１】図２８に続く工程を示す図である。
【図３２】図３１のγ−γ線に沿った要部断面図である。
【図３３】図３１のδ−δ線に沿った要部断面図である。
【図３４】図３１に続く工程を示す図である。
【図３５】図３４のγ−γ線に沿った要部断面図である。
【図３６】図３４のδ−δ線に沿った要部断面図である。
【図３７】図３４に続く工程を示す図である。
【図３８】図３７のγ−γ線に沿った要部断面図である。
【図３９】図３７のδ−δ線に沿った要部断面図である。
【図４０】本発明の第３実施形態にかかるチップ抵抗器の一例を示す断面図である。
【図４１】図４０に示したチップ抵抗器の製造方法の一例における一工程を示す図である。
【図４２】図４１に続く工程を示す図である。
【図４３】図４２に続く工程を示す図である。
【図４４】図４３に続く工程を示す図である。
【図４５】従来のチップ抵抗器の製造方法の一工程を示す図である。
【図４６】図４５に続く工程を示す図である。
【発明を実施するための形態】
【００２５】
以下、本発明の実施の形態につき、図面を参照して具体的に説明する。
【００２６】
図１は、本発明の第１実施形態にかかるチップ抵抗器の一例を示す平面図である。図２は、図１に示したチップ抵抗器の側面図である。図３は、図１のＩＩＩ−ＩＩＩ線に沿った断面図である。
【００２７】
これらの図に示されたチップ抵抗器Ａ１は、基板１、抵抗体層２、保護層ｓ、導電体層３、表面電極層４、およびメッキ層５を備える。図１、図２においては理解の便宜上、保護層ｓおよびメッキ層５を省略している。
【００２８】
基板１は、ｘｙ平面視で矩形状であり、たとえばアルミナなどの絶縁材料からなる。基板１の方向ｘにおける大きさは、たとえば９００μｍである。基板１の方向ｙにおける大きさは、たとえば４００μｍである。基板１の厚み（方向ｚにおける大きさ）は、たとえば１００μｍである。図３によく表れているように、基板１は、表面１ａ、裏面１ｂ、および側面１ｃを有する。側面１ｃは、表面１ａと裏面１ｂとにつながっている。基板１には、側面１ｃの裏面１ｂ寄りの部分において隆起部１１が形成されている。隆起部１１は、基板１の方向ｙにおいて内側から外側に隆起した形状である。隆起部１１の方向ｙにおける大きさ（厚さ）は、たとえば１５μｍである。隆起部１１の方向ｚにおける大きさは、たとえば９０μｍである。隆起部１１が形成されていることにより、側面１ｃは、面１ｄ，１１ａ，１ｅを有している。面１ｄおよび面１ｅは、ｚｘ平面に沿っている。面１１ａは、ｘｙ平面に沿っており、面１ｄおよび面１ｅとつながっている。基板１の裏面１ｂには図示しない保護層が形成されている。
【００２９】
図１、図３に示すように、抵抗体層２は、基板１の表面１ａに形成されている。抵抗体層２は、たとえば酸化ルテニウムなどの抵抗体材料からなる。図１に示すように、抵抗体層２は、複数の帯状抵抗部２１を有する。帯状抵抗部２１はいずれも方向ｙに沿って延びている。各帯状抵抗部２１は、方向ｘに沿って配列されている。帯状抵抗部２１は、本実施形態においては４本形成されている。もちろん、４本と異なる本数の帯状抵抗部２１が形成されていてもよい。帯状抵抗部２１は、厚みがたとえば１０μｍの膜状である。
【００３０】
図３に示すように、保護層ｓは、抵抗体層２を覆っており、抵抗体層２を保護している。保護層ｓは、たとえば等幅で方向ｘに沿って延びている。保護層ｓは、たとえば絶縁性樹脂からなる。
【００３１】
図１、図３に示すように、表面電極層４は、基板１の表面１ａに形成されている。表面電極層４は、たとえば銀などの導電性材料からなる。図１に示すように、表面電極層４は、複数の表面電極部４１を有する。図１、図３に示すように、表面電極部４１は、基板１の方向ｙの両端において、方向ｘに沿って４つずつ配列されている。表面電極部４１はそれぞれ、方向ｙにおける中央寄りの部分を帯状抵抗部２１に覆われている。これにより表面電極部４１は、帯状抵抗部２１と導通している。表面電極部４１の厚みは、たとえば１０μｍである。
【００３２】
図１〜図３に示すように、導電体層３は、基板１の側面１ｃから基板１の表面１ａ側にわたって形成されている。そのため、導電体層３は表面電極部４１に重なっており、基板１の表面１ａと方向ｚ視において重なっている。導電体層３は、たとえばニッケルおよびクロムなどの導電性金属からなる。図１、図２に示すように、導電体層３は、複数の導電部３１を有する。導電部３１は、方向ｘにおいて互いに離間するように配置されている。図１に示すように、導電部３１の方向ｘにおける大きさは、表面電極部４１の方向ｘにおける大きさと異なっており、本実施形態においては、表面電極部４１における大きさよりも大きい。なお、図３に示した場合と異なり、導電部３１の方向ｘにおける大きさと、表面電極部４１の方向ｘにおける大きさとが同じであっても構わない。図３に示すように、導電部３１は面１１ａと当接しており、面１ｅを露出させている。導電部３１の厚みは、たとえば１０ｎｍである。各導電部３１は、表面電極部４１と各別に接している。これにより各導電部３１は、表面電極部４１を介して帯状抵抗部２１と導通している。
【００３３】
図３に示すように、メッキ層５は、表面電極層４と、導電体層３と、隆起部１１の一部とを覆っている。メッキ層５の厚みは、たとえば１０μｍである。メッキ層５は、ニッケルとスズの２層構造となっている。
【００３４】
図４は、チップ抵抗器Ａ１が配線パターンｐに実装された状態を示している。図４においてチップ抵抗器Ａ１は、基板１の表面１ａ側を実装面として用いられている。チップ抵抗器Ａ１を配線パターンｐに実装するためには、フィレットｆを形成する。
【００３５】
次に、図５〜図２０を用いて、チップ抵抗器Ａ１の製造方法について説明する。
【００３６】
図５は、チップ抵抗器Ａ１の製造工程における平面図を示す。図６は、図５のα−α線に沿った断面図を示す。
【００３７】
まず、図５、図６に示すように、たとえばアルミナなどの絶縁材料からなる基板材料７を用意する。次に、基板材料７の表面７ａに表面電極層４を形成する。より具体的には、複数の表面電極部列４Ｌを、方向ｙに互いに離間するように基板材料７の表面７ａに形成する。各表面電極部列４Ｌは、複数の表面電極部４１を有する。各表面電極部列４Ｌにおいて、表面電極部４１は、方向ｘに沿って配列されている。
【００３８】
次に、基板材料７の表面７ａに抵抗体層２を形成する。より具体的には、複数の抵抗部列２Ｌを、方向ｙに互いに離間するように形成する。各抵抗部列２Ｌは、複数の帯状抵抗部２１を有する。抵抗部列２Ｌを形成する際には、帯状抵抗部２１の方向ｙにおける両端が、表面電極部４１の一部を覆うようにする。次に、帯状抵抗部２１を覆うように保護層ｓを形成する。保護層ｓは、たとえば方向ｘに等幅で延びる帯状である。なお、帯状抵抗部２１がいずれの部分に形成されているのかを理解しやすくするため、図５においては保護層ｓの記載を省略している。また後述する製造工程における図７、図１０、図１３などの平面図においても同様の理由により、保護層ｓの記載を省略している。
【００３９】
次に、所定の接着剤などを用いて基板材料７をシート部材６１に貼り付ける。これにより、シート部材６１に基板材料７が接着層６２を介して積層された格好となる。シート部材６１は、たとえばＰＥＴフィルムなどの絶縁材料からなる。
【００４０】
次に、図７、図８、図９に示すように、基板材料７の表面７ａに方向ｘに沿う複数（図７においては３本）の溝７１を形成する。この際、溝７１が表面電極部列４Ｌと重なるようにする。図８、図９に示すように、溝７１は、基板材料７を貫通しないように形成する。溝７１は、基板材料７に形成された側面７１１および底面７１２を有する。図７に示すように溝７１が形成されることによって、基板材料７は、複数の基材７３に区画される。基材７３は、方向ｘに沿って延びる帯状である。図７においては、４つの基材７３を記載している。なお、溝７１の幅（方向ｙにおける大きさ）は、たとえば７０〜１００μｍであり、溝７１の深さは、たとえば５０〜１００μｍである。
【００４１】
次に、図１０、図１１、図１２に示すように、基板材料７の表面７ａ側に、印刷によりマスキング層６３を形成する。図１０、図１１に示すように、マスキング層６３には、矩形状の複数の開口部６３１が形成されている。各開口部６３１は、各表面電極部４１の少なくとも一部が露出するように形成されている。各開口部６３１は、方向ｘに沿って配置されている。一方、図１０、図１２に示すように、溝７１の表面電極部４１どうしに挟まれていない部分の大半は、マスキング層６３に覆われている。
【００４２】
図１０においてはマスキング層６３を記載したが、後述する製造工程における図１３、図１６などの平面図においては理解の便宜上、マスキング層６３の記載を省略しており、開口部６３１のみを２点鎖線で示している。また、図１３、図１６などの平面図においてはさらに、以下で述べる導電体層３のうちマスキング層６３の表面に形成されるものの記載も省略している。
【００４３】
次に、図１３、図１４、図１５に示すように、基板材料７の表面７ａに向かって、たとえばニッケルやクロムなどの導電性原子をスパッタリングする。すると、図１３、図１４によく表れているように、開口部６３１が形成されているためマスキング層６３に覆われていない、表面電極部４１と溝７１の側面７１１および底面７１２とには、導電体層３が直接形成される。このように溝７１の側面７１１などに直接形成された導電体層３は、方向ｘに沿って並ぶ複数の導電部３１を構成している。複数の導電部３１は、ｘｙ平面視で矩形状であり、方向ｘにおいて離間している。一方、図１４、図１５に示すように、表面電極部４１、および溝７１の側面７１１や底面７１２のうち、マスキング層６３に覆われた部分には、マスキング層６３の表面に導電体層３が形成されるから、導電体層３が直接形成されることはない。
【００４４】
次に、図１６、図１７、図１８に示すように、溝７１の底面７１２に分離溝７２を形成する。これにより、図１６における方向ｘに延びるＤｘ線に沿って、基材７３どうしが分離する。分離溝７２の幅（方向ｙにおける大きさ）は、溝７１の底面７１２の幅（方向ｙにおける大きさ）より小さい。分離溝７２の幅は、たとえば４０〜６０μｍである。分離溝７２を形成するにはたとえば図示しないダイシングブレードを用いる。次に、図１６におけるＤｙ線に沿って図示しない溝を形成するなどして、基材７３を分離する。図１７、図１８によく表れているように、Ｄｘ線に沿って基材７３どうしを分離する際、およびＤｙ線に沿って基材７３を分離する際には、基材７３は接着層６２によってシート部材６１に貼り付けられたままである。また、分離溝７２を形成する工程により、図３で示した隆起部１１を有する基板１が形成される。
【００４５】
次に、図１９、図２０に示すように、接着層６２を所定の溶剤を用いて溶解する。図１９は、図１７に示した断面における次の工程を示す図であり、図２０は、図１８に示した断面における次の工程を示す図である。接着層６２が溶解すると、基板１がシート部材６１から分離される。これにより、基板１どうしは完全に分離する。次にマスキング層６３も溶解させる。これにより、マスキング層６３の表面に形成された導電体層３は、基板１から除去される。
【００４６】
次に、図３に示したメッキ層５を形成し、チップ抵抗器Ａ１の製造が完成する。
【００４７】
次に、チップ抵抗器Ａ１およびチップ抵抗器Ａ１の製造方法の作用について説明する。
【００４８】
本実施形態によれば、図１３〜図１５に示したように、導電体層３を溝７１の側面７１１に形成している。そのため導電体層３を形成するために基材７３どうしを分離、整列させる必要がなくなっている。基材７３どうしを分離、整列させないことで、基材７３どうしの位置および姿勢を、基板材料７に溝７１を形成する工程から導電体層３を形成する工程に至るまで、そのまま保持できる。基材７３どうしの位置および姿勢を保持できると、位置ずれが極力少ない状態で、導電体層３を形成できる。これにより、より正確にチップ抵抗器Ａ１を製造できる。すなわちより高精度のチップ抵抗器Ａ１を製造できる。
【００４９】
従来の技術においては、図４６（ｂ），（ｃ）に示したように、シート部材９６１から剥離されたバー部材９１１どうしを所望の姿勢に整列させるために、高精度な技術を用いる必要があった。このような技術は極めて細いバー部材９１１を扱うことが困難であった。だが本実施形態によれば、基材７３どうしを分離、整列させる必要がなくなっているため、この高精度な技術を必要としない。そのためこの技術を用いることに起因する困難がなく、より小型のチップ抵抗器Ａ１を製造することが可能となる。
【００５０】
本実施形態によれば、たとえば図１１、図１２に示したように、溝７１は、基板材料７に形成された底面７１２を有しており、基板材料７を貫通していない。すなわち、溝７１の深さは、溝７１が基板材料７を貫通する場合と比べて浅い。そのため、溝７１の底面７１２にまで印刷を用いてマスキング層６３を形成しやすくなっている。この結果、溝７１の側面７１１の所望の部分以外に導電体層３が形成されてしまうことを防止できる。
【００５１】
これにより、図１３で示したように、複数の導電部３１が方向ｘにおいて互いに離間するように、導電体層３を形成できる。このような方法は、チップ抵抗器Ａ１において複数の帯状抵抗部２１が形成されたいわゆる多連型のチップの製造に適する。
【００５２】
また、図１６で示したＤｙ線に沿った基板１の分離工程において、複数のＤｙ線の方向ｘにおける間隔を調整することで、帯状抵抗部２１の数が４つでない多連型のチップ抵抗器や、帯状抵抗部２１が１つであるいわゆる単品型のチップ抵抗器をも、容易に製造できる。
【００５３】
図１６〜図１８に示したように、本実施形態によれば、分離溝７２の幅は、溝７１の幅より小さい。そのため、基板１どうしを分離する工程において、たとえば図示しないダイシングブレードが溝７１の側面に形成された導電体層３に接触しにくくなる。これにより、基板１どうしを分離する工程において、導電体層３が削り取られることをなるべく回避できる。
【００５４】
図７〜図１２に示したように、マスキング層６３を形成しているのは、溝７１を形成した後であり、溝７１を形成する前ではない。そのため、方向ｙにおける、溝７１の大きさとマスキング層６３に形成される開口部６３１の大きさとを一致させる必要がない。図１０、図１１に示したように、方向ｙにおいて、開口部６３１の大きさは溝７１の大きさよりも大きい。これにより、図１３、図１４に示すように、導電体層３は溝７１の側面７１１だけでなく、基板１の表面１ａ側にも形成されている。よって、導電体層３を表面電極層４に、より十分に接触させやすくなっている。
【００５５】
図４に示したように、フィレットｆは、基板１の側面１ｃ側に形成されているメッキ層５の全体と接触するように形成されており、基板１の裏面１ｂと接触する程の大きさには形成されていない。そのため、フィレットｆの方向ｙにおける大きさもさほど大きくなっていない。これにより、フィレットｆの大きさを含めたチップ抵抗器Ａ１の実装面積をより小さくすることが可能になっている。
【００５６】
図２１〜図２３は、本実施形態の製造方法の変形例を示している。この変形例においては、図７〜図１２における、マスキング層６３を形成し、その後スパッタリングにより導電体層３を形成する工程を、印刷により導電体層３を形成する工程に替えている。
【００５７】
図２１〜図２３によく表れているように、マスキング層を形成することなく、溝７１の側面７１１や底面７１２における所望の位置のみに導電体層３を形成できる。すなわち、マスキング層を形成することなく、図２１、図２２に示すように、ｘｙ平面視において小さな正方形状の領域のみに導電体層３を形成している。一方、図２１、図２３に示すように、ｘ平面視において上記正方形状の領域以外の領域には、導電体層３を形成していない。このような方法を用いることでマスキング層を形成する工程を省略できるから、チップ抵抗器Ａ１の製造工程の削減を図りうる。また、このようにした場合であっても、上述のとおり溝７１の深さが浅くなっているので、溝７１の底面７１２にまで導電体層３を形成しやすい。
【００５８】
図２４〜図３９は、本発明の第２実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
【００５９】
図２４は、本発明の第２実施形態にかかるチップ抵抗器の一例を示す平面図である。図２５は、図２４のＸＸＶ−ＸＸＶ線に沿った断面図である。これらの図に示されたチップ抵抗器Ａ２は、いわゆる単品型であって、抵抗体層２が複数の帯状抵抗部２１を有しておらず１つの矩形状である点において、第１実施形態にかかるチップ抵抗器Ａ１と主に相違する。チップ抵抗器Ａ２においては抵抗体層２が１つのみしか形成されていないため、導電体層３、表面電極層４、およびメッキ層５も、抵抗体層２の両端に１つずつ形成しか形成されていない。図２４においては、理解の便宜上、保護層ｓおよびメッキ層５の記載は省略している。
【００６０】
次に、図２６〜図３９を用いて、チップ抵抗器Ａ２の製造方法について説明する。
【００６１】
まず、第１実施形態と同様、図２６、図２７に示すように、基板材料７を用意し、基板材料７の表面７ａに表面電極層４を形成する。より具体的には、複数の表面電極部列４Ｌを、方向ｙに互いに離間するように基板材料７の表面７ａに形成する。各表面電極部列４Ｌは、複数の表面電極部４１を有する。
【００６２】
次に、第１実施形態と同様に、基板材料７の表面７ａに抵抗体層２を形成する。より具体的には、複数の抵抗部列２Ｌを、方向ｙに互いに離間するように形成する。各抵抗部列２Ｌは、複数の帯状抵抗部２１を有する。抵抗部列２Ｌを形成する際には、帯状抵抗部２１の方向ｙにおける両端が、表面電極部４１の一部を覆うようにする。次に、帯状抵抗部２１を覆うように保護層ｓを形成する。保護層ｓは、たとえば方向ｘに等幅で延びる帯状である。なお、帯状抵抗部２１がいずれの部分に形成されているのかを理解しやすくするため、図２６においては保護層ｓの記載を省略している。また後述する製造工程における図２８、図３１、図３４などの平面図においても同様の理由により、保護層ｓの記載を省略している。
【００６３】
次に、所定の接着剤などを用いて基板材料７をシート部材６１に貼り付ける。これにより、シート部材６１に基板材料７が接着層６２を介して積層された格好となる。
【００６４】
次に、図２８、図２９、図３０に示すように、基板材料７の表面７ａに方向ｘに沿う複数の溝７１を形成する。この際、溝７１が表面電極部列４Ｌと重なるようにする。図２９、図３０に示すように、溝７１は、基板材料７を貫通しないように形成する。溝７１は、基板材料７に形成された側面７１１および底面７１２を有する。図２８に示すように溝７１が形成されることによって、基板材料７は、複数の基材７３に区画される。基材７３は、方向ｘに沿って延びる帯状である。ここまでの工程は、第１実施形態と同様である。
【００６５】
次に、図３１、図３２、図３３に示すように、基板材料７の表面７ａにマスキング層６３を形成する。マスキング層６３には、方向ｘに沿って延びる帯状の複数の開口部６３１が形成されている。各開口部６３１は、各表面電極部４１の溝７１寄りの部分が露出するように形成されている。
【００６６】
図３１においてはマスキング層６３を記載したが、後述する製造工程における図３４、図３７などの平面図においては理解の便宜上、マスキング層６３の記載を省略しており、開口部６３１のみを２点鎖線で示している。また、図３４、図３７などの平面図においてはさらに、以下で述べる導電体層３のうちマスキング層６３の表面に形成されるものの記載も省略している。
【００６７】
次に、図３４、図３５、図３６に示すように、基板材料７の表面７ａに向かって、導電性原子をスパッタリングする。すると、溝７１の側面および底面７１２には方向ｘの全体にわたって、導電体層３が形成される。また、図３４、図３５によく表れているように、開口部６３１が形成されているためマスキング層６３に覆われていない表面電極部４１にも、導電体層３が形成される。
【００６８】
次に、図３７、図３８、図３９に示すように、溝７１の底面７１２に分離溝７２を形成することにより、Ｄｘ線に沿って基材７３どうしを分離する。その後、Ｄｙ線に沿って基材７１を分離するなどして、第１実施形態で述べた工程と同様の工程を経ることにより、図２４、図２５に示したチップ抵抗器Ａ２の製造が完成する。
【００６９】
次に、チップ抵抗器Ａ２およびチップ抵抗器Ａ２の製造方法の作用について説明する。
【００７０】
本実施形態においても、導電体層３の一部を溝７１の側面７１１に形成している。これにより、第１実施形態と同様に、高精度なチップ抵抗器Ａ２を製造することができる。また、本実施形態においても、上述の実施形態において述べたその他の利点を有する。
【００７１】
また、本実施形態においても、図２１〜図２３に示した変形例のように、図３１〜図３６に示した、マスキング層６３を形成し、その後スパッタリングにより導電体層３を形成する工程を、印刷により導電体層３を形成する工程に替えてもよい。
【００７２】
図４０〜図４４は、本発明の第３実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
【００７３】
図４０は、本実施形態にかかるチップ抵抗器Ａ３の断面図である。図４０は、第２実施形態において示した図２５に対応する。チップ抵抗器Ａ３は、導電体層３が表面電極層４上に形成されていない点において、第２実施形態にかかるチップ抵抗器Ａ２と相違する。
【００７４】
図４１〜図４４を用いて、チップ抵抗器Ａ３の製造方法について説明する。図４１〜図４４は、図２６、図２８等におけるγ―γ線に沿った断面図に対応する。チップ抵抗器Ａ３の製造方法は、マスキング層６３を形成する工程（図４１参照）および溝７１を形成する工程（図４２参照）の順序が、チップ抵抗器Ａ２の製造方法における順序（図２９、図３２参照）の逆になっている。
【００７５】
まず、図４１に示すように、第２実施形態における図２６、図２７で示した工程と同様に、基板材料７の表面７ａに表面電極層４と抵抗体層２とを形成し、基板材料７をシート部材６１に貼り付ける。次に、基板材料７の表面７ａにマスキング層６３を形成する。
【００７６】
次に、図４２に示すように、基板材料７およびマスキング層６３を一括してダイシングすることにより、基板材料７に溝７１を形成する。次に、図４３に示すように、基板材料７の表面に向かって導電性原子をスパッタリングすることにより、溝７１の側面７１１および底面７１２に導電体層３を形成する。このとき、マスキング層６３の表面にも導電体層３が形成されている。次に、図４４に示すように、分離溝７２を形成し、Ｄｘ線に沿って基材７３どうしを分離する。その後、第２実施形態にかかるチップ抵抗器Ａ２の製造工程と同様の工程を経ることにより、図４０に示すチップ抵抗器Ａ３が製造される。
【００７７】
本実施形態においても、導電体層３を溝７１の側面７１１に形成している。これにより、上述の実施形態と同様に、高精度なチップ抵抗器Ａ３を製造することができる。
【００７８】
本発明の技術的範囲は、上述した実施形態に限定されるものではない。本発明にかかるチップ抵抗器およびチップ抵抗器の製造方法の具体的な構成は、種々に設計変更自在である。
【符号の説明】
【００７９】
Ａ１，Ａ２，Ａ３ チップ抵抗器
１ 基板
１ａ 表面
１ｂ 裏面
１ｃ 側面
１ｄ 面
１ｅ 面
１１ 隆起部
１１ａ 面
２ 抵抗体層
２Ｌ 抵抗部列
２１ 帯状抵抗部
３ 導電体層
３Ｌ 電極部列
３１ 導電部
４ 表面電極層
４１ 表面電極部
４Ｌ 表面電極部列
５ メッキ層
６１ シート部材
６２ 接着層
６３ マスキング層
６３１ 開口部
７ 基板材料
７ａ 表面
７１ 溝
７１１ 側面
７１２ 底面
７２ 分離溝（追加の溝）
７３ 基材
【技術分野】
【０００１】
本発明は、チップ抵抗器およびチップ抵抗器の製造方法に関する。
【背景技術】
【０００２】
図４５、図４６は、従来のチップ抵抗器の製造方法の一例を示している。図４５（ａ）は、従来のチップ抵抗器の製造方法の一工程を示す平面図である。図４５（ｂ）は、図４５（ａ）の９α―９α線に沿った要部断面図である。まず、図４５（ａ）、（ｂ）に示すように、絶縁板９１を準備する。次に、絶縁板９１の表面９１ａに、たとえば複数の矩形部からなる表面電極層９４を形成する。次に、絶縁板９１の表面９１ａに、たとえば複数の矩形部からなる抵抗体層９２を、一部が表面電極層９４と重なるように形成する。次に、絶縁板９１の裏面９１ｂに、表面電極層９４と同様に、複数の矩形部からなる裏面電極層９４’を形成する。次に、接着層９６３を介して絶縁板９１をシート部材９６１に貼り付ける。次に、図４６（ａ）に示すように、シート部材９６１に貼り付けた状態で絶縁板９１をＤｘ線（図４５（ａ）を参照）に沿ってダイシングし、帯状の複数のバー部材９１１を形成する。次に、図４６（ｂ）に示すように、バー部材９１１をシート部材９６１から剥離する。次に、同図（ｃ）に示すように、バー部材９１１を重ねるように整列させる。次に、同図（ｄ）の矢印で示すように、バー部材９１１の側面に一括して電極層９３を形成する。次に、複数のバー部材９１１を、図４５（ｂ）に示したようなシート部材に再度貼り付ける（図示略）。次に、バー部材９１１を、バー部材９１１の延びる方向に垂直な方向に沿って適当な大きさにダイシングし、上記シート部材から剥離する。これにより、チップ抵抗器が製造される。
【０００３】
一方、近年、チップ抵抗器の小型化が図られている。チップ抵抗器の小型化に伴い、チップ抵抗器の製造に用いるバー部材９１１も細くなっている。シート部材９６１から剥離された細いバー部材９１１が所望の姿勢をとるようにこれらのバー部材９１１を整列させるには、非常に高精度な技術が要求される。このような事情から、電極層９３をバー部材９１１の側面に正確に形成できない虞がある。これはチップ抵抗器の歩留まり向上を妨げるため好ましくない。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−４０４０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、上記した事情のもとで考え出されたものであって、より正確にチップ抵抗器を製造できるチップ抵抗器の製造方法を提供することを主たる課題とする。
【課題を解決するための手段】
【０００６】
本発明の第１の側面によって提供されるチップ抵抗器の製造方法は、基板材料の表面に抵抗体層を形成する工程と、上記基板材料に、第１の方向に沿って延びているとともに上記表面から凹む複数の溝を形成する工程と、上記溝の側面に導電体層を形成する工程と、上記基板材料に含まれており且つ上記溝により区画された複数の基材をそれぞれ上記第１の方向と異なる第２の方向に沿って分離する工程と、を備えることを特徴としている。
【０００７】
このような構成によれば、上記導電体層を上記溝の上記側面に形成するため、上記導電体層を形成するために上記基材をばらばらにする必要がない。上記基材をばらばらにしないならば、上記基材どうしの位置および姿勢を、上記溝を形成する工程から上記導電体層を形成する工程に至るまで、そのまま保持できる。これにより、位置ずれが少ない状態で、上記導電体層を形成できる。その結果、より正確にチップ抵抗器を製造できる。
【０００８】
本発明の好ましい実施の形態においては、上記溝は上記基板材料に形成された底面を有する。
【０００９】
本発明の好ましい実施の形態においては、上記第１の方向に沿って且つ上記溝の幅より小さい幅で上記底面に追加の溝を形成することにより、上記基材どうしを分離する工程をさらに備える。このような構成によれば、上記基材どうしを分離する工程において、たとえばダイシングブレードに上記導電体層が接触しにくい。そのため、上記分離する工程において、上記導電体層が削られてしまうことをなるべく回避できる。
【００１０】
本発明の好ましい実施の形態においては、上記抵抗体層を形成する工程においては、上記第１の方向に沿って配列され且つ上記第２の方向に延びる複数の帯状抵抗部を有する複数の抵抗部列を、上記第２の方向に互いに離間するように形成し、上記複数の溝を形成する工程においては、上記抵抗部列どうしの隙間に上記溝を形成する。
【００１１】
本発明の好ましい実施の形態においては、上記抵抗体層を形成する工程の前に、上記基板材料の上記表面に表面電極層を形成する工程をさらに備え、上記表面電極層を形成する工程においては、上記第１の方向に沿って配列された複数の表面電極部を有する複数の表面電極部列を、上記第２の方向に互いに離間するように形成し、上記抵抗体層を形成する工程においては、上記第２の方向において隣り合う２つの上記表面電極部の少なくとも一部を各上記帯状抵抗部が覆うように、上記抵抗部列を形成する。
【００１２】
本発明の好ましい実施の形態においては、上記導電体層を形成する工程は、上記帯状抵抗部と各別に導通する複数の導電部を形成する工程を含む。
【００１３】
本発明の好ましい実施の形態においては、上記導電体層を形成する工程は、印刷によりなされる、このような構成によれば、上記導電体層を形成する前段階として、後述のマスキング層を施す必要がない。そのため、上記チップ抵抗器の製造工程を削減できる。
【００１４】
本発明の好ましい実施の形態においては、上記導電体層を形成する工程は、スパッタリングによりなされる。
【００１５】
本発明の好ましい実施の形態においては、上記導電体層を形成する前に、上記基板材料の上記表面を覆っており且つ上記溝の上記側面を露出させる開口部を有するマスキング層、を形成する工程をさらに備える。
【００１６】
本発明の第２の側面によって提供されるチップ抵抗器は、表面および裏面と上記表面および上記裏面につながる側面とを有する基板と、上記基板の表面に形成された抵抗体層と、上記抵抗体層に導通し且つ上記側面に形成された導電体層と、を備えるチップ抵抗器において、上記基板には、上記側面の上記導電体層が形成された部分より上記裏面寄りの部分において、隆起している隆起部が形成されていることを特徴としている。このようなチップ抵抗器は、上記方法によって製造するのに適する。
【００１７】
本発明の好ましい実施の形態においては、上記導電体層は、上記表面の側にわたって形成されている。
【００１８】
本発明の好ましい実施の形態においては、上記基板の上記表面に形成され且つ上記抵抗体層と上記導電体層とに接する表面電極層をさらに備え、上記表面電極層は、上記導電体層と上記基板の上記表面とを介在している。
【００１９】
本発明の好ましい実施の形態においては、上記抵抗体層は、第１の方向に沿って配列され且つ上記第１の方向と異なる第２の方向に延びる複数の帯状抵抗部を含み、上記導電体層は、上記第１の方向における端部に形成され且つ上記帯状抵抗部と各別に導通する複数の導電部を含む。
【００２０】
本発明の好ましい実施の形態においては、複数の上記導電部は、上記第１の方向に互いに離間している。
【００２１】
本発明の好ましい実施の形態においては、上記隆起部は、上記導電体層に当接している第１面を有する。
【００２２】
本発明の好ましい実施の形態においては、上記導電体層と上記隆起部の一部とを覆うメッキ層をさらに備える。
【００２３】
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【図面の簡単な説明】
【００２４】
【図１】本発明の第１実施形態にかかるチップ抵抗器の一例を示す平面図である。
【図２】図１に示したチップ抵抗器の側面図である。
【図３】図１のＩＩＩ−ＩＩＩ線に沿った断面図である。
【図４】図１〜図３に示したチップ抵抗器の実装状態を表す図である。
【図５】図１に示したチップ抵抗器の製造方法の一例における一工程を示す図である。
【図６】図５のα−α線に沿った要部断面図である。
【図７】図５に続く工程を示す図である。
【図８】図７のα−α線に沿った要部断面図である。
【図９】図７のβ−β線に沿った要部断面図である。
【図１０】図７に続く工程を示す図である。
【図１１】図１０のα−α線に沿った要部断面図である。
【図１２】図１０のβ−β線に沿った要部断面図である。
【図１３】図１０に続く工程を示す図である。
【図１４】図１３のα−α線に沿った要部断面図である。
【図１５】図１３のβ−β線に沿った要部断面図である。
【図１６】図１３に続く工程を示す図である。
【図１７】図１６のα−α線に沿った要部断面図である。
【図１８】図１６のβ−β線に沿った要部断面図である。
【図１９】図１７に続く工程を示す要部断面図である。
【図２０】図１８に続く工程を示す要部断面図である。
【図２１】本発明の第１実施形態にかかるチップ抵抗器の製造方法の変形例の平面図である。
【図２２】図２１のα−α線に沿った要部断面図である。
【図２３】図２１のβ−β線に沿った要部断面図である。
【図２４】本発明の第２実施形態にかかるチップ抵抗器の一例を示す平面図である。
【図２５】図２４のＸＸＶ−ＸＸＶ線に沿った断面図である。
【図２６】図２４に示したチップ抵抗器の製造方法の一例における一工程を示す図である。
【図２７】図２６のγ−γ線に沿った要部断面図である。
【図２８】図２６に続く工程を示す図である。
【図２９】図２８のγ−γ線に沿った要部断面図である。
【図３０】図２８のδ−δ線に沿った要部断面図である。
【図３１】図２８に続く工程を示す図である。
【図３２】図３１のγ−γ線に沿った要部断面図である。
【図３３】図３１のδ−δ線に沿った要部断面図である。
【図３４】図３１に続く工程を示す図である。
【図３５】図３４のγ−γ線に沿った要部断面図である。
【図３６】図３４のδ−δ線に沿った要部断面図である。
【図３７】図３４に続く工程を示す図である。
【図３８】図３７のγ−γ線に沿った要部断面図である。
【図３９】図３７のδ−δ線に沿った要部断面図である。
【図４０】本発明の第３実施形態にかかるチップ抵抗器の一例を示す断面図である。
【図４１】図４０に示したチップ抵抗器の製造方法の一例における一工程を示す図である。
【図４２】図４１に続く工程を示す図である。
【図４３】図４２に続く工程を示す図である。
【図４４】図４３に続く工程を示す図である。
【図４５】従来のチップ抵抗器の製造方法の一工程を示す図である。
【図４６】図４５に続く工程を示す図である。
【発明を実施するための形態】
【００２５】
以下、本発明の実施の形態につき、図面を参照して具体的に説明する。
【００２６】
図１は、本発明の第１実施形態にかかるチップ抵抗器の一例を示す平面図である。図２は、図１に示したチップ抵抗器の側面図である。図３は、図１のＩＩＩ−ＩＩＩ線に沿った断面図である。
【００２７】
これらの図に示されたチップ抵抗器Ａ１は、基板１、抵抗体層２、保護層ｓ、導電体層３、表面電極層４、およびメッキ層５を備える。図１、図２においては理解の便宜上、保護層ｓおよびメッキ層５を省略している。
【００２８】
基板１は、ｘｙ平面視で矩形状であり、たとえばアルミナなどの絶縁材料からなる。基板１の方向ｘにおける大きさは、たとえば９００μｍである。基板１の方向ｙにおける大きさは、たとえば４００μｍである。基板１の厚み（方向ｚにおける大きさ）は、たとえば１００μｍである。図３によく表れているように、基板１は、表面１ａ、裏面１ｂ、および側面１ｃを有する。側面１ｃは、表面１ａと裏面１ｂとにつながっている。基板１には、側面１ｃの裏面１ｂ寄りの部分において隆起部１１が形成されている。隆起部１１は、基板１の方向ｙにおいて内側から外側に隆起した形状である。隆起部１１の方向ｙにおける大きさ（厚さ）は、たとえば１５μｍである。隆起部１１の方向ｚにおける大きさは、たとえば９０μｍである。隆起部１１が形成されていることにより、側面１ｃは、面１ｄ，１１ａ，１ｅを有している。面１ｄおよび面１ｅは、ｚｘ平面に沿っている。面１１ａは、ｘｙ平面に沿っており、面１ｄおよび面１ｅとつながっている。基板１の裏面１ｂには図示しない保護層が形成されている。
【００２９】
図１、図３に示すように、抵抗体層２は、基板１の表面１ａに形成されている。抵抗体層２は、たとえば酸化ルテニウムなどの抵抗体材料からなる。図１に示すように、抵抗体層２は、複数の帯状抵抗部２１を有する。帯状抵抗部２１はいずれも方向ｙに沿って延びている。各帯状抵抗部２１は、方向ｘに沿って配列されている。帯状抵抗部２１は、本実施形態においては４本形成されている。もちろん、４本と異なる本数の帯状抵抗部２１が形成されていてもよい。帯状抵抗部２１は、厚みがたとえば１０μｍの膜状である。
【００３０】
図３に示すように、保護層ｓは、抵抗体層２を覆っており、抵抗体層２を保護している。保護層ｓは、たとえば等幅で方向ｘに沿って延びている。保護層ｓは、たとえば絶縁性樹脂からなる。
【００３１】
図１、図３に示すように、表面電極層４は、基板１の表面１ａに形成されている。表面電極層４は、たとえば銀などの導電性材料からなる。図１に示すように、表面電極層４は、複数の表面電極部４１を有する。図１、図３に示すように、表面電極部４１は、基板１の方向ｙの両端において、方向ｘに沿って４つずつ配列されている。表面電極部４１はそれぞれ、方向ｙにおける中央寄りの部分を帯状抵抗部２１に覆われている。これにより表面電極部４１は、帯状抵抗部２１と導通している。表面電極部４１の厚みは、たとえば１０μｍである。
【００３２】
図１〜図３に示すように、導電体層３は、基板１の側面１ｃから基板１の表面１ａ側にわたって形成されている。そのため、導電体層３は表面電極部４１に重なっており、基板１の表面１ａと方向ｚ視において重なっている。導電体層３は、たとえばニッケルおよびクロムなどの導電性金属からなる。図１、図２に示すように、導電体層３は、複数の導電部３１を有する。導電部３１は、方向ｘにおいて互いに離間するように配置されている。図１に示すように、導電部３１の方向ｘにおける大きさは、表面電極部４１の方向ｘにおける大きさと異なっており、本実施形態においては、表面電極部４１における大きさよりも大きい。なお、図３に示した場合と異なり、導電部３１の方向ｘにおける大きさと、表面電極部４１の方向ｘにおける大きさとが同じであっても構わない。図３に示すように、導電部３１は面１１ａと当接しており、面１ｅを露出させている。導電部３１の厚みは、たとえば１０ｎｍである。各導電部３１は、表面電極部４１と各別に接している。これにより各導電部３１は、表面電極部４１を介して帯状抵抗部２１と導通している。
【００３３】
図３に示すように、メッキ層５は、表面電極層４と、導電体層３と、隆起部１１の一部とを覆っている。メッキ層５の厚みは、たとえば１０μｍである。メッキ層５は、ニッケルとスズの２層構造となっている。
【００３４】
図４は、チップ抵抗器Ａ１が配線パターンｐに実装された状態を示している。図４においてチップ抵抗器Ａ１は、基板１の表面１ａ側を実装面として用いられている。チップ抵抗器Ａ１を配線パターンｐに実装するためには、フィレットｆを形成する。
【００３５】
次に、図５〜図２０を用いて、チップ抵抗器Ａ１の製造方法について説明する。
【００３６】
図５は、チップ抵抗器Ａ１の製造工程における平面図を示す。図６は、図５のα−α線に沿った断面図を示す。
【００３７】
まず、図５、図６に示すように、たとえばアルミナなどの絶縁材料からなる基板材料７を用意する。次に、基板材料７の表面７ａに表面電極層４を形成する。より具体的には、複数の表面電極部列４Ｌを、方向ｙに互いに離間するように基板材料７の表面７ａに形成する。各表面電極部列４Ｌは、複数の表面電極部４１を有する。各表面電極部列４Ｌにおいて、表面電極部４１は、方向ｘに沿って配列されている。
【００３８】
次に、基板材料７の表面７ａに抵抗体層２を形成する。より具体的には、複数の抵抗部列２Ｌを、方向ｙに互いに離間するように形成する。各抵抗部列２Ｌは、複数の帯状抵抗部２１を有する。抵抗部列２Ｌを形成する際には、帯状抵抗部２１の方向ｙにおける両端が、表面電極部４１の一部を覆うようにする。次に、帯状抵抗部２１を覆うように保護層ｓを形成する。保護層ｓは、たとえば方向ｘに等幅で延びる帯状である。なお、帯状抵抗部２１がいずれの部分に形成されているのかを理解しやすくするため、図５においては保護層ｓの記載を省略している。また後述する製造工程における図７、図１０、図１３などの平面図においても同様の理由により、保護層ｓの記載を省略している。
【００３９】
次に、所定の接着剤などを用いて基板材料７をシート部材６１に貼り付ける。これにより、シート部材６１に基板材料７が接着層６２を介して積層された格好となる。シート部材６１は、たとえばＰＥＴフィルムなどの絶縁材料からなる。
【００４０】
次に、図７、図８、図９に示すように、基板材料７の表面７ａに方向ｘに沿う複数（図７においては３本）の溝７１を形成する。この際、溝７１が表面電極部列４Ｌと重なるようにする。図８、図９に示すように、溝７１は、基板材料７を貫通しないように形成する。溝７１は、基板材料７に形成された側面７１１および底面７１２を有する。図７に示すように溝７１が形成されることによって、基板材料７は、複数の基材７３に区画される。基材７３は、方向ｘに沿って延びる帯状である。図７においては、４つの基材７３を記載している。なお、溝７１の幅（方向ｙにおける大きさ）は、たとえば７０〜１００μｍであり、溝７１の深さは、たとえば５０〜１００μｍである。
【００４１】
次に、図１０、図１１、図１２に示すように、基板材料７の表面７ａ側に、印刷によりマスキング層６３を形成する。図１０、図１１に示すように、マスキング層６３には、矩形状の複数の開口部６３１が形成されている。各開口部６３１は、各表面電極部４１の少なくとも一部が露出するように形成されている。各開口部６３１は、方向ｘに沿って配置されている。一方、図１０、図１２に示すように、溝７１の表面電極部４１どうしに挟まれていない部分の大半は、マスキング層６３に覆われている。
【００４２】
図１０においてはマスキング層６３を記載したが、後述する製造工程における図１３、図１６などの平面図においては理解の便宜上、マスキング層６３の記載を省略しており、開口部６３１のみを２点鎖線で示している。また、図１３、図１６などの平面図においてはさらに、以下で述べる導電体層３のうちマスキング層６３の表面に形成されるものの記載も省略している。
【００４３】
次に、図１３、図１４、図１５に示すように、基板材料７の表面７ａに向かって、たとえばニッケルやクロムなどの導電性原子をスパッタリングする。すると、図１３、図１４によく表れているように、開口部６３１が形成されているためマスキング層６３に覆われていない、表面電極部４１と溝７１の側面７１１および底面７１２とには、導電体層３が直接形成される。このように溝７１の側面７１１などに直接形成された導電体層３は、方向ｘに沿って並ぶ複数の導電部３１を構成している。複数の導電部３１は、ｘｙ平面視で矩形状であり、方向ｘにおいて離間している。一方、図１４、図１５に示すように、表面電極部４１、および溝７１の側面７１１や底面７１２のうち、マスキング層６３に覆われた部分には、マスキング層６３の表面に導電体層３が形成されるから、導電体層３が直接形成されることはない。
【００４４】
次に、図１６、図１７、図１８に示すように、溝７１の底面７１２に分離溝７２を形成する。これにより、図１６における方向ｘに延びるＤｘ線に沿って、基材７３どうしが分離する。分離溝７２の幅（方向ｙにおける大きさ）は、溝７１の底面７１２の幅（方向ｙにおける大きさ）より小さい。分離溝７２の幅は、たとえば４０〜６０μｍである。分離溝７２を形成するにはたとえば図示しないダイシングブレードを用いる。次に、図１６におけるＤｙ線に沿って図示しない溝を形成するなどして、基材７３を分離する。図１７、図１８によく表れているように、Ｄｘ線に沿って基材７３どうしを分離する際、およびＤｙ線に沿って基材７３を分離する際には、基材７３は接着層６２によってシート部材６１に貼り付けられたままである。また、分離溝７２を形成する工程により、図３で示した隆起部１１を有する基板１が形成される。
【００４５】
次に、図１９、図２０に示すように、接着層６２を所定の溶剤を用いて溶解する。図１９は、図１７に示した断面における次の工程を示す図であり、図２０は、図１８に示した断面における次の工程を示す図である。接着層６２が溶解すると、基板１がシート部材６１から分離される。これにより、基板１どうしは完全に分離する。次にマスキング層６３も溶解させる。これにより、マスキング層６３の表面に形成された導電体層３は、基板１から除去される。
【００４６】
次に、図３に示したメッキ層５を形成し、チップ抵抗器Ａ１の製造が完成する。
【００４７】
次に、チップ抵抗器Ａ１およびチップ抵抗器Ａ１の製造方法の作用について説明する。
【００４８】
本実施形態によれば、図１３〜図１５に示したように、導電体層３を溝７１の側面７１１に形成している。そのため導電体層３を形成するために基材７３どうしを分離、整列させる必要がなくなっている。基材７３どうしを分離、整列させないことで、基材７３どうしの位置および姿勢を、基板材料７に溝７１を形成する工程から導電体層３を形成する工程に至るまで、そのまま保持できる。基材７３どうしの位置および姿勢を保持できると、位置ずれが極力少ない状態で、導電体層３を形成できる。これにより、より正確にチップ抵抗器Ａ１を製造できる。すなわちより高精度のチップ抵抗器Ａ１を製造できる。
【００４９】
従来の技術においては、図４６（ｂ），（ｃ）に示したように、シート部材９６１から剥離されたバー部材９１１どうしを所望の姿勢に整列させるために、高精度な技術を用いる必要があった。このような技術は極めて細いバー部材９１１を扱うことが困難であった。だが本実施形態によれば、基材７３どうしを分離、整列させる必要がなくなっているため、この高精度な技術を必要としない。そのためこの技術を用いることに起因する困難がなく、より小型のチップ抵抗器Ａ１を製造することが可能となる。
【００５０】
本実施形態によれば、たとえば図１１、図１２に示したように、溝７１は、基板材料７に形成された底面７１２を有しており、基板材料７を貫通していない。すなわち、溝７１の深さは、溝７１が基板材料７を貫通する場合と比べて浅い。そのため、溝７１の底面７１２にまで印刷を用いてマスキング層６３を形成しやすくなっている。この結果、溝７１の側面７１１の所望の部分以外に導電体層３が形成されてしまうことを防止できる。
【００５１】
これにより、図１３で示したように、複数の導電部３１が方向ｘにおいて互いに離間するように、導電体層３を形成できる。このような方法は、チップ抵抗器Ａ１において複数の帯状抵抗部２１が形成されたいわゆる多連型のチップの製造に適する。
【００５２】
また、図１６で示したＤｙ線に沿った基板１の分離工程において、複数のＤｙ線の方向ｘにおける間隔を調整することで、帯状抵抗部２１の数が４つでない多連型のチップ抵抗器や、帯状抵抗部２１が１つであるいわゆる単品型のチップ抵抗器をも、容易に製造できる。
【００５３】
図１６〜図１８に示したように、本実施形態によれば、分離溝７２の幅は、溝７１の幅より小さい。そのため、基板１どうしを分離する工程において、たとえば図示しないダイシングブレードが溝７１の側面に形成された導電体層３に接触しにくくなる。これにより、基板１どうしを分離する工程において、導電体層３が削り取られることをなるべく回避できる。
【００５４】
図７〜図１２に示したように、マスキング層６３を形成しているのは、溝７１を形成した後であり、溝７１を形成する前ではない。そのため、方向ｙにおける、溝７１の大きさとマスキング層６３に形成される開口部６３１の大きさとを一致させる必要がない。図１０、図１１に示したように、方向ｙにおいて、開口部６３１の大きさは溝７１の大きさよりも大きい。これにより、図１３、図１４に示すように、導電体層３は溝７１の側面７１１だけでなく、基板１の表面１ａ側にも形成されている。よって、導電体層３を表面電極層４に、より十分に接触させやすくなっている。
【００５５】
図４に示したように、フィレットｆは、基板１の側面１ｃ側に形成されているメッキ層５の全体と接触するように形成されており、基板１の裏面１ｂと接触する程の大きさには形成されていない。そのため、フィレットｆの方向ｙにおける大きさもさほど大きくなっていない。これにより、フィレットｆの大きさを含めたチップ抵抗器Ａ１の実装面積をより小さくすることが可能になっている。
【００５６】
図２１〜図２３は、本実施形態の製造方法の変形例を示している。この変形例においては、図７〜図１２における、マスキング層６３を形成し、その後スパッタリングにより導電体層３を形成する工程を、印刷により導電体層３を形成する工程に替えている。
【００５７】
図２１〜図２３によく表れているように、マスキング層を形成することなく、溝７１の側面７１１や底面７１２における所望の位置のみに導電体層３を形成できる。すなわち、マスキング層を形成することなく、図２１、図２２に示すように、ｘｙ平面視において小さな正方形状の領域のみに導電体層３を形成している。一方、図２１、図２３に示すように、ｘ平面視において上記正方形状の領域以外の領域には、導電体層３を形成していない。このような方法を用いることでマスキング層を形成する工程を省略できるから、チップ抵抗器Ａ１の製造工程の削減を図りうる。また、このようにした場合であっても、上述のとおり溝７１の深さが浅くなっているので、溝７１の底面７１２にまで導電体層３を形成しやすい。
【００５８】
図２４〜図３９は、本発明の第２実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
【００５９】
図２４は、本発明の第２実施形態にかかるチップ抵抗器の一例を示す平面図である。図２５は、図２４のＸＸＶ−ＸＸＶ線に沿った断面図である。これらの図に示されたチップ抵抗器Ａ２は、いわゆる単品型であって、抵抗体層２が複数の帯状抵抗部２１を有しておらず１つの矩形状である点において、第１実施形態にかかるチップ抵抗器Ａ１と主に相違する。チップ抵抗器Ａ２においては抵抗体層２が１つのみしか形成されていないため、導電体層３、表面電極層４、およびメッキ層５も、抵抗体層２の両端に１つずつ形成しか形成されていない。図２４においては、理解の便宜上、保護層ｓおよびメッキ層５の記載は省略している。
【００６０】
次に、図２６〜図３９を用いて、チップ抵抗器Ａ２の製造方法について説明する。
【００６１】
まず、第１実施形態と同様、図２６、図２７に示すように、基板材料７を用意し、基板材料７の表面７ａに表面電極層４を形成する。より具体的には、複数の表面電極部列４Ｌを、方向ｙに互いに離間するように基板材料７の表面７ａに形成する。各表面電極部列４Ｌは、複数の表面電極部４１を有する。
【００６２】
次に、第１実施形態と同様に、基板材料７の表面７ａに抵抗体層２を形成する。より具体的には、複数の抵抗部列２Ｌを、方向ｙに互いに離間するように形成する。各抵抗部列２Ｌは、複数の帯状抵抗部２１を有する。抵抗部列２Ｌを形成する際には、帯状抵抗部２１の方向ｙにおける両端が、表面電極部４１の一部を覆うようにする。次に、帯状抵抗部２１を覆うように保護層ｓを形成する。保護層ｓは、たとえば方向ｘに等幅で延びる帯状である。なお、帯状抵抗部２１がいずれの部分に形成されているのかを理解しやすくするため、図２６においては保護層ｓの記載を省略している。また後述する製造工程における図２８、図３１、図３４などの平面図においても同様の理由により、保護層ｓの記載を省略している。
【００６３】
次に、所定の接着剤などを用いて基板材料７をシート部材６１に貼り付ける。これにより、シート部材６１に基板材料７が接着層６２を介して積層された格好となる。
【００６４】
次に、図２８、図２９、図３０に示すように、基板材料７の表面７ａに方向ｘに沿う複数の溝７１を形成する。この際、溝７１が表面電極部列４Ｌと重なるようにする。図２９、図３０に示すように、溝７１は、基板材料７を貫通しないように形成する。溝７１は、基板材料７に形成された側面７１１および底面７１２を有する。図２８に示すように溝７１が形成されることによって、基板材料７は、複数の基材７３に区画される。基材７３は、方向ｘに沿って延びる帯状である。ここまでの工程は、第１実施形態と同様である。
【００６５】
次に、図３１、図３２、図３３に示すように、基板材料７の表面７ａにマスキング層６３を形成する。マスキング層６３には、方向ｘに沿って延びる帯状の複数の開口部６３１が形成されている。各開口部６３１は、各表面電極部４１の溝７１寄りの部分が露出するように形成されている。
【００６６】
図３１においてはマスキング層６３を記載したが、後述する製造工程における図３４、図３７などの平面図においては理解の便宜上、マスキング層６３の記載を省略しており、開口部６３１のみを２点鎖線で示している。また、図３４、図３７などの平面図においてはさらに、以下で述べる導電体層３のうちマスキング層６３の表面に形成されるものの記載も省略している。
【００６７】
次に、図３４、図３５、図３６に示すように、基板材料７の表面７ａに向かって、導電性原子をスパッタリングする。すると、溝７１の側面および底面７１２には方向ｘの全体にわたって、導電体層３が形成される。また、図３４、図３５によく表れているように、開口部６３１が形成されているためマスキング層６３に覆われていない表面電極部４１にも、導電体層３が形成される。
【００６８】
次に、図３７、図３８、図３９に示すように、溝７１の底面７１２に分離溝７２を形成することにより、Ｄｘ線に沿って基材７３どうしを分離する。その後、Ｄｙ線に沿って基材７１を分離するなどして、第１実施形態で述べた工程と同様の工程を経ることにより、図２４、図２５に示したチップ抵抗器Ａ２の製造が完成する。
【００６９】
次に、チップ抵抗器Ａ２およびチップ抵抗器Ａ２の製造方法の作用について説明する。
【００７０】
本実施形態においても、導電体層３の一部を溝７１の側面７１１に形成している。これにより、第１実施形態と同様に、高精度なチップ抵抗器Ａ２を製造することができる。また、本実施形態においても、上述の実施形態において述べたその他の利点を有する。
【００７１】
また、本実施形態においても、図２１〜図２３に示した変形例のように、図３１〜図３６に示した、マスキング層６３を形成し、その後スパッタリングにより導電体層３を形成する工程を、印刷により導電体層３を形成する工程に替えてもよい。
【００７２】
図４０〜図４４は、本発明の第３実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
【００７３】
図４０は、本実施形態にかかるチップ抵抗器Ａ３の断面図である。図４０は、第２実施形態において示した図２５に対応する。チップ抵抗器Ａ３は、導電体層３が表面電極層４上に形成されていない点において、第２実施形態にかかるチップ抵抗器Ａ２と相違する。
【００７４】
図４１〜図４４を用いて、チップ抵抗器Ａ３の製造方法について説明する。図４１〜図４４は、図２６、図２８等におけるγ―γ線に沿った断面図に対応する。チップ抵抗器Ａ３の製造方法は、マスキング層６３を形成する工程（図４１参照）および溝７１を形成する工程（図４２参照）の順序が、チップ抵抗器Ａ２の製造方法における順序（図２９、図３２参照）の逆になっている。
【００７５】
まず、図４１に示すように、第２実施形態における図２６、図２７で示した工程と同様に、基板材料７の表面７ａに表面電極層４と抵抗体層２とを形成し、基板材料７をシート部材６１に貼り付ける。次に、基板材料７の表面７ａにマスキング層６３を形成する。
【００７６】
次に、図４２に示すように、基板材料７およびマスキング層６３を一括してダイシングすることにより、基板材料７に溝７１を形成する。次に、図４３に示すように、基板材料７の表面に向かって導電性原子をスパッタリングすることにより、溝７１の側面７１１および底面７１２に導電体層３を形成する。このとき、マスキング層６３の表面にも導電体層３が形成されている。次に、図４４に示すように、分離溝７２を形成し、Ｄｘ線に沿って基材７３どうしを分離する。その後、第２実施形態にかかるチップ抵抗器Ａ２の製造工程と同様の工程を経ることにより、図４０に示すチップ抵抗器Ａ３が製造される。
【００７７】
本実施形態においても、導電体層３を溝７１の側面７１１に形成している。これにより、上述の実施形態と同様に、高精度なチップ抵抗器Ａ３を製造することができる。
【００７８】
本発明の技術的範囲は、上述した実施形態に限定されるものではない。本発明にかかるチップ抵抗器およびチップ抵抗器の製造方法の具体的な構成は、種々に設計変更自在である。
【符号の説明】
【００７９】
Ａ１，Ａ２，Ａ３ チップ抵抗器
１ 基板
１ａ 表面
１ｂ 裏面
１ｃ 側面
１ｄ 面
１ｅ 面
１１ 隆起部
１１ａ 面
２ 抵抗体層
２Ｌ 抵抗部列
２１ 帯状抵抗部
３ 導電体層
３Ｌ 電極部列
３１ 導電部
４ 表面電極層
４１ 表面電極部
４Ｌ 表面電極部列
５ メッキ層
６１ シート部材
６２ 接着層
６３ マスキング層
６３１ 開口部
７ 基板材料
７ａ 表面
７１ 溝
７１１ 側面
７１２ 底面
７２ 分離溝（追加の溝）
７３ 基材
【特許請求の範囲】
【請求項１】
基板材料の表面に抵抗体層を形成する工程と、
上記基板材料に、第１の方向に沿って延びているとともに上記表面から凹む複数の溝を形成する工程と、
上記溝の側面に導電体層を形成する工程と、
上記基板材料に含まれており且つ上記溝により区画された複数の基材をそれぞれ上記第１の方向と異なる第２の方向に沿って分離する工程と、
を備えることを特徴とする、チップ抵抗器の製造方法。
【請求項２】
上記溝は上記基板材料に形成された底面を有する、請求項１に記載のチップ抵抗器の製造方法。
【請求項３】
上記第１の方向に沿って且つ上記溝の幅より小さい幅で上記底面に追加の溝を形成することにより、上記基材どうしを分離する工程をさらに備える、請求項２に記載のチップ抵抗器の製造方法。
【請求項４】
上記抵抗体層を形成する工程においては、上記第１の方向に沿って配列され且つ上記第２の方向に延びる複数の帯状抵抗部を有する複数の抵抗部列を、上記第２の方向に互いに離間するように形成し、
上記複数の溝を形成する工程においては、上記抵抗部列どうしの隙間に上記溝を形成する、請求項１ないし３のいずれかに記載のチップ抵抗器の製造方法。
【請求項５】
上記抵抗体層を形成する工程の前に、上記基板材料の上記表面に表面電極層を形成する工程をさらに備え、
上記表面電極層を形成する工程においては、上記第１の方向に沿って配列された複数の表面電極部を有する複数の表面電極部列を、上記第２の方向に互いに離間するように形成し、
上記抵抗体層を形成する工程においては、上記第２の方向において隣り合う２つの上記表面電極部の少なくとも一部を各上記帯状抵抗部が覆うように、上記抵抗部列を形成する、請求項４に記載のチップ抵抗器の製造方法。
【請求項６】
上記導電体層を形成する工程は、上記帯状抵抗部と各別に導通する複数の導電部を形成する工程を含む、請求項４または５に記載のチップ抵抗器の製造方法。
【請求項７】
上記導電体層を形成する工程は、印刷によりなされる、請求項１ないし６のいずれかに記載のチップ抵抗器の製造方法。
【請求項８】
上記導電体層を形成する工程は、スパッタリングによりなされる、請求項１ないし６のいずれかに記載のチップ抵抗器の製造方法。
【請求項９】
上記導電体層を形成する前に、上記基板材料の上記表面を覆っており且つ上記溝の上記側面を露出させる開口部を有するマスキング層、を形成する工程をさらに備える、請求項８に記載のチップ抵抗器の製造方法。
【請求項１０】
表面および裏面と上記表面および上記裏面につながる側面とを有する基板と、
上記基板の表面に形成された抵抗体層と、
上記抵抗体層に導通し且つ上記側面に形成された導電体層と、
を備えるチップ抵抗器において、
上記基板には、上記側面の上記導電体層が形成された部分より上記裏面寄りの部分において、隆起している隆起部が形成されていることを特徴とする、チップ抵抗器。
【請求項１１】
上記導電体層は、上記表面の側にわたって形成されている、請求項１０に記載のチップ抵抗器。
【請求項１２】
上記基板の上記表面に形成され且つ上記抵抗体層と上記導電体層とに接する表面電極層をさらに備え、
上記表面電極層は、上記導電体層と上記基板の上記表面とを介在している、請求項１０または１１に記載のチップ抵抗器。
【請求項１３】
上記抵抗体層は、第１の方向に沿って配列され且つ上記第１の方向と異なる第２の方向に延びる複数の帯状抵抗部を含み、
上記導電体層は、上記第１の方向における端部に形成され且つ上記帯状抵抗部と各別に導通する複数の導電部を含む、請求項１０ないし１２のいずれかに記載のチップ抵抗器。
【請求項１４】
複数の上記導電部は、上記第１の方向に互いに離間している、請求項１３に記載のチップ抵抗器。
【請求項１５】
上記隆起部は、上記導電体層に当接している第１面を有する、請求項１０ないし１４のいずれかに記載のチップ抵抗器。
【請求項１６】
上記導電体層と上記隆起部の一部とを覆うメッキ層をさらに備える、請求項１０ないし１５のいずれかに記載のチップ抵抗器。
【請求項１】
基板材料の表面に抵抗体層を形成する工程と、
上記基板材料に、第１の方向に沿って延びているとともに上記表面から凹む複数の溝を形成する工程と、
上記溝の側面に導電体層を形成する工程と、
上記基板材料に含まれており且つ上記溝により区画された複数の基材をそれぞれ上記第１の方向と異なる第２の方向に沿って分離する工程と、
を備えることを特徴とする、チップ抵抗器の製造方法。
【請求項２】
上記溝は上記基板材料に形成された底面を有する、請求項１に記載のチップ抵抗器の製造方法。
【請求項３】
上記第１の方向に沿って且つ上記溝の幅より小さい幅で上記底面に追加の溝を形成することにより、上記基材どうしを分離する工程をさらに備える、請求項２に記載のチップ抵抗器の製造方法。
【請求項４】
上記抵抗体層を形成する工程においては、上記第１の方向に沿って配列され且つ上記第２の方向に延びる複数の帯状抵抗部を有する複数の抵抗部列を、上記第２の方向に互いに離間するように形成し、
上記複数の溝を形成する工程においては、上記抵抗部列どうしの隙間に上記溝を形成する、請求項１ないし３のいずれかに記載のチップ抵抗器の製造方法。
【請求項５】
上記抵抗体層を形成する工程の前に、上記基板材料の上記表面に表面電極層を形成する工程をさらに備え、
上記表面電極層を形成する工程においては、上記第１の方向に沿って配列された複数の表面電極部を有する複数の表面電極部列を、上記第２の方向に互いに離間するように形成し、
上記抵抗体層を形成する工程においては、上記第２の方向において隣り合う２つの上記表面電極部の少なくとも一部を各上記帯状抵抗部が覆うように、上記抵抗部列を形成する、請求項４に記載のチップ抵抗器の製造方法。
【請求項６】
上記導電体層を形成する工程は、上記帯状抵抗部と各別に導通する複数の導電部を形成する工程を含む、請求項４または５に記載のチップ抵抗器の製造方法。
【請求項７】
上記導電体層を形成する工程は、印刷によりなされる、請求項１ないし６のいずれかに記載のチップ抵抗器の製造方法。
【請求項８】
上記導電体層を形成する工程は、スパッタリングによりなされる、請求項１ないし６のいずれかに記載のチップ抵抗器の製造方法。
【請求項９】
上記導電体層を形成する前に、上記基板材料の上記表面を覆っており且つ上記溝の上記側面を露出させる開口部を有するマスキング層、を形成する工程をさらに備える、請求項８に記載のチップ抵抗器の製造方法。
【請求項１０】
表面および裏面と上記表面および上記裏面につながる側面とを有する基板と、
上記基板の表面に形成された抵抗体層と、
上記抵抗体層に導通し且つ上記側面に形成された導電体層と、
を備えるチップ抵抗器において、
上記基板には、上記側面の上記導電体層が形成された部分より上記裏面寄りの部分において、隆起している隆起部が形成されていることを特徴とする、チップ抵抗器。
【請求項１１】
上記導電体層は、上記表面の側にわたって形成されている、請求項１０に記載のチップ抵抗器。
【請求項１２】
上記基板の上記表面に形成され且つ上記抵抗体層と上記導電体層とに接する表面電極層をさらに備え、
上記表面電極層は、上記導電体層と上記基板の上記表面とを介在している、請求項１０または１１に記載のチップ抵抗器。
【請求項１３】
上記抵抗体層は、第１の方向に沿って配列され且つ上記第１の方向と異なる第２の方向に延びる複数の帯状抵抗部を含み、
上記導電体層は、上記第１の方向における端部に形成され且つ上記帯状抵抗部と各別に導通する複数の導電部を含む、請求項１０ないし１２のいずれかに記載のチップ抵抗器。
【請求項１４】
複数の上記導電部は、上記第１の方向に互いに離間している、請求項１３に記載のチップ抵抗器。
【請求項１５】
上記隆起部は、上記導電体層に当接している第１面を有する、請求項１０ないし１４のいずれかに記載のチップ抵抗器。
【請求項１６】
上記導電体層と上記隆起部の一部とを覆うメッキ層をさらに備える、請求項１０ないし１５のいずれかに記載のチップ抵抗器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【公開番号】特開２０１１−２９４１４（Ｐ２０１１−２９４１４Ａ）
【公開日】平成２３年２月１０日（２０１１．２．１０）
【国際特許分類】
【出願番号】特願２００９−１７３７８２（Ｐ２００９−１７３７８２）
【出願日】平成２１年７月２７日（２００９．７．２７）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
【公開日】平成２３年２月１０日（２０１１．２．１０）
【国際特許分類】
【出願日】平成２１年７月２７日（２００９．７．２７）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
[ Back to top ]